JPS5897729A - オペレ−テイングシステムと周辺装置の同期制御方式 - Google Patents
オペレ−テイングシステムと周辺装置の同期制御方式Info
- Publication number
- JPS5897729A JPS5897729A JP56195697A JP19569781A JPS5897729A JP S5897729 A JPS5897729 A JP S5897729A JP 56195697 A JP56195697 A JP 56195697A JP 19569781 A JP19569781 A JP 19569781A JP S5897729 A JPS5897729 A JP S5897729A
- Authority
- JP
- Japan
- Prior art keywords
- control information
- identifier
- lbp
- operating system
- peripheral device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/46—Multiprogramming arrangements
- G06F9/48—Program initiating; Program switching, e.g. by interrupt
- G06F9/4806—Task transfer initiation or dispatching
- G06F9/4843—Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
Landscapes
- Engineering & Computer Science (AREA)
- Software Systems (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は電子計算機におけるオペレーティングシステム
（以下、Ｏ８と略称する）と周辺装置との保存情報の一
致性を保証する方式に係り、特に周辺装置のオペレータ
操作等による状態変化をＯ８が適確に検知するために好
適な同期制御方式に関するものである。
（以下、Ｏ８と略称する）と周辺装置との保存情報の一
致性を保証する方式に係り、特に周辺装置のオペレータ
操作等による状態変化をＯ８が適確に検知するために好
適な同期制御方式に関するものである。
一般に多くの制御情報をホストから送出させる方式（い
わゆるセンタロード）の周辺装置では、制御情報を論理
的に名称づけ、その名称をＯ８で管理する場合が多い。
わゆるセンタロード）の周辺装置では、制御情報を論理
的に名称づけ、その名称をＯ８で管理する場合が多い。
Ｏ８では、あるジョブで使用する制御情報が直前のジョ
ブと同一である場合にはハードウェアへのローディング
を実施しないように制御することにより、性能の向上を
はかつている。この制御情報の同一性の確認は、Ｏ８が
記憶、管理している名称とジョブの要求とを比較するこ
とによりＯ８が独自に行う。しかし、前のジョブと次の
ジョブとの間で装置に対するオペレータ操作があり（例
：装置の保守作業のためにパネル操作する、あるいはチ
ャネルスイッチを別システムに切換え別システムで装置
を利用した後チャネルスイッチをもとにもどす等）、か
つ、それをＯ８に連絡しなかつ九場合には（オペレータ
がセンタコンソールからＯ８に連絡できる）、装置内の
コントロールメモリ上の制御情報とＯ８が管理している
情報が不一致となり、誤動作が発生する。しかし、従来
はハードウェアの一部の物理的状態のみしか検知できろ
ようになっていないため、周辺装置中の全ての制御情報
の変化を検知できず、オペレータの操作ミス等による制
御情報の変化による誤動作を防ぐことができないという
欠点があった。
ブと同一である場合にはハードウェアへのローディング
を実施しないように制御することにより、性能の向上を
はかつている。この制御情報の同一性の確認は、Ｏ８が
記憶、管理している名称とジョブの要求とを比較するこ
とによりＯ８が独自に行う。しかし、前のジョブと次の
ジョブとの間で装置に対するオペレータ操作があり（例
：装置の保守作業のためにパネル操作する、あるいはチ
ャネルスイッチを別システムに切換え別システムで装置
を利用した後チャネルスイッチをもとにもどす等）、か
つ、それをＯ８に連絡しなかつ九場合には（オペレータ
がセンタコンソールからＯ８に連絡できる）、装置内の
コントロールメモリ上の制御情報とＯ８が管理している
情報が不一致となり、誤動作が発生する。しかし、従来
はハードウェアの一部の物理的状態のみしか検知できろ
ようになっていないため、周辺装置中の全ての制御情報
の変化を検知できず、オペレータの操作ミス等による制
御情報の変化による誤動作を防ぐことができないという
欠点があった。
本発明の目的は、制御情報をセンタロードする方式の周
辺装置に対するオペレータの操作により制御情報の内容
が変化することをＯ８が自動的に検知し、オペレータに
よるＯ８への連絡なしに、その後の誤動作を回避する手
段５を提供することにある。
辺装置に対するオペレータの操作により制御情報の内容
が変化することをＯ８が自動的に検知し、オペレータに
よるＯ８への連絡なしに、その後の誤動作を回避する手
段５を提供することにある。
上記目的を達成するため、本発明はＯ８が制御情報を周
辺装置へ送出する時点で１組の制御情報を識別する識別
子を該周辺装置に送出し、同時にこの識別子をＯ８の賃
理情報として登録することＫする。一方、周辺装置では
パネル操作等により制御情報が変更された場合には、Ｏ
８から送出された識別子をゼロクリアすることにする０
次の、Ｏ８からの制御情報送出時点では、Ｏ８がこの＃
ｌ別子を周辺装置から読み出し、Ｏ８の管理情報中の識
別子と比較するととＫより、周辺装置とＯ８との一致性
を確認した上で処理を進める。なお、識別子の内容は、
ホス）ＣＰＵを一意的Ｋｍ別するＣＰＵｆｆ１別番号（
いわゆるＣＰＵ Ｉ Ｄ ’）と送出時点を一意的に識
別する時刻の組み合せが適当である。
辺装置へ送出する時点で１組の制御情報を識別する識別
子を該周辺装置に送出し、同時にこの識別子をＯ８の賃
理情報として登録することＫする。一方、周辺装置では
パネル操作等により制御情報が変更された場合には、Ｏ
８から送出された識別子をゼロクリアすることにする０
次の、Ｏ８からの制御情報送出時点では、Ｏ８がこの＃
ｌ別子を周辺装置から読み出し、Ｏ８の管理情報中の識
別子と比較するととＫより、周辺装置とＯ８との一致性
を確認した上で処理を進める。なお、識別子の内容は、
ホス）ＣＰＵを一意的Ｋｍ別するＣＰＵｆｆ１別番号（
いわゆるＣＰＵ Ｉ Ｄ ’）と送出時点を一意的に識
別する時刻の組み合せが適当である。
以下、本発明の一実施例を図面にもとづいて詳細に説明
する。更宜上、実施例では周辺装置としてレーザビーム
プリンタ（以下、ＬＢＰと略称する）を対象とするが、
勿論、これ以外にも適用可能である。
する。更宜上、実施例では周辺装置としてレーザビーム
プリンタ（以下、ＬＢＰと略称する）を対象とするが、
勿論、これ以外にも適用可能である。
第１図は本発明の第１の実施例で、オペレータのパネル
操作による制御情報の内容変化を検知する場合の構成図
を示す。第１図において、１０はホストＣＰＵであり、
チャネルを通してＬＢＰコントローラ部１部上１続され
ている。ＬＢＰコントローラ部１部上１御情報を格納す
るコントロールメモリ１０２を有している。このＬＢＰ
コントローラ部１部上１ＢＰプリンタ部１２と操作パネ
ル１′３が接続されている。更に、ホス）ＣＰＵＩＯに
は外部ファイル装置１４及びメインメモＩＪ １５が接
続されている。外部ファイル装置１４は制御情報ライブ
ラリである。
操作による制御情報の内容変化を検知する場合の構成図
を示す。第１図において、１０はホストＣＰＵであり、
チャネルを通してＬＢＰコントローラ部１部上１続され
ている。ＬＢＰコントローラ部１部上１御情報を格納す
るコントロールメモリ１０２を有している。このＬＢＰ
コントローラ部１部上１ＢＰプリンタ部１２と操作パネ
ル１′３が接続されている。更に、ホス）ＣＰＵＩＯに
は外部ファイル装置１４及びメインメモＩＪ １５が接
続されている。外部ファイル装置１４は制御情報ライブ
ラリである。
メインメモリ１５にはＯ８のＬＢＰ制御情報管理表１０
１が用意されている。
１が用意されている。
ホストＣＰ Ｕ １０は外部ファイル装＃Ｌ１４からジ
ョブが必要とする制御情報を読み出して、ＬＢＰコント
ローラ部１】中のコントロールメモリ１０２にロードし
、同時に、それぞれの制御情報の名称をメインメモリ１
５のＬＢＰ制御情報管理表１０１に登録する。
ョブが必要とする制御情報を読み出して、ＬＢＰコント
ローラ部１】中のコントロールメモリ１０２にロードし
、同時に、それぞれの制御情報の名称をメインメモリ１
５のＬＢＰ制御情報管理表１０１に登録する。
この一連の制御情報のロードを終了したら、ＣＰＵＩＤ
（ＣＰＵ毎に一意的である）と時刻（Ｔｉｍｅ ｏｆ
Ｄａｙ ｃｌｏｃｋ）を得て、上記一連（２）
Ｉｌｌ １ｌｉＵ情報の識別子としてＬＢＰコントロー
ラ部１部上１出し、同時に、メインメモリ１５のＯ８の
ＬＢＰ制御情報管理表１０１に登録する（識別子ｌ）。
（ＣＰＵ毎に一意的である）と時刻（Ｔｉｍｅ ｏｆ
Ｄａｙ ｃｌｏｃｋ）を得て、上記一連（２）
Ｉｌｌ １ｌｉＵ情報の識別子としてＬＢＰコントロー
ラ部１部上１出し、同時に、メインメモリ１５のＯ８の
ＬＢＰ制御情報管理表１０１に登録する（識別子ｌ）。
ＬＢＰコントローラ部１部上１送られてきた識別子をコ
ントロールメモリ１０２に登録する（識別子２）。
ントロールメモリ１０２に登録する（識別子２）。
ジョブ終了後、オペレータがＬＢＰの操作パネル１３を
何らかの理由で操作したとする。この結果、コントロー
ルメモリ１０２の制御情報に変化があれば、ＬＢＰコン
トローラ部１部上１別子２をゼロにする。
何らかの理由で操作したとする。この結果、コントロー
ルメモリ１０２の制御情報に変化があれば、ＬＢＰコン
トローラ部１部上１別子２をゼロにする。
その後、次のジョブの実行時にＯ８はジョブからの要求
と管理表の内容とを比較し、一致していない場合は制御
情報をセンタロードし、一致している場合は該ロードを
省略するが、これに先立ってＬＢＰコントロールメモリ
１０２中の識別子２とメインメモリ管理表１０１中の識
別子ｌとを比較する。
と管理表の内容とを比較し、一致していない場合は制御
情報をセンタロードし、一致している場合は該ロードを
省略するが、これに先立ってＬＢＰコントロールメモリ
１０２中の識別子２とメインメモリ管理表１０１中の識
別子ｌとを比較する。
この結果、識別子１＝識別子２であれば、前のジョブで
設定した管理表はＬＢＰの状態を正しく反映しているこ
とになる。もし識別子ｌＮ識別子２であれば、前のジョ
ブから次のジョブの間にＬＢＰコントロールメモリ１０
２の状態が変化したことを意味するため、Ｏ８はメイン
メモリ１５内のＬＢＰ制御情報管理表１０１の内容を無
効化し、制御情報の再設定処理を行う。
設定した管理表はＬＢＰの状態を正しく反映しているこ
とになる。もし識別子ｌＮ識別子２であれば、前のジョ
ブから次のジョブの間にＬＢＰコントロールメモリ１０
２の状態が変化したことを意味するため、Ｏ８はメイン
メモリ１５内のＬＢＰ制御情報管理表１０１の内容を無
効化し、制御情報の再設定処理を行う。
上記動作のフローチャートを第３図に示す。第３図中、
（ａ）はＯ８側の処理フローであり、（ｂ）はＬＢＰコ
ントローラ側の処理フローでるる。なお、識別子中の「
時刻」は、ＬＢＰ側に変化がなく、Ｏ８の管理表に変化
があった場合の識別のために用いるものである。
（ａ）はＯ８側の処理フローであり、（ｂ）はＬＢＰコ
ントローラ側の処理フローでるる。なお、識別子中の「
時刻」は、ＬＢＰ側に変化がなく、Ｏ８の管理表に変化
があった場合の識別のために用いるものである。
第２図は本発明の第２の実施例で、手動チャネル切換え
による制御情報の内容変化を検知する場合の構成図を示
す。第２図はシステムｌとシステム２がチャネルスイッ
チ１６を通してＬＢＰを共有している例である。システ
ムｌはＣＰＵ１０、外部ファイル装置１４、メインメモ
リ１５からなり、同様に、システム２はＣＰ Ｕ １７
、外部ファイル装置１８、メインメモリ１９からなる。
による制御情報の内容変化を検知する場合の構成図を示
す。第２図はシステムｌとシステム２がチャネルスイッ
チ１６を通してＬＢＰを共有している例である。システ
ムｌはＣＰＵ１０、外部ファイル装置１４、メインメモ
リ１５からなり、同様に、システム２はＣＰ Ｕ １７
、外部ファイル装置１８、メインメモリ１９からなる。
各メインメモリ１５．１９にはＯ８のＬＢＰ制御情報管
理表１０１ 、１０３が用意されている。システムｌと
２で共有されるＬＢＰはＬＢＰコントローラ部１部上１
ＢＰプリンタ部１２からなり、ＬＢＰコントローラ部１
部上１御情報格納用コントロールメモリ１０２ を内蔵
している。
理表１０１ 、１０３が用意されている。システムｌと
２で共有されるＬＢＰはＬＢＰコントローラ部１部上１
ＢＰプリンタ部１２からなり、ＬＢＰコントローラ部１
部上１御情報格納用コントロールメモリ１０２ を内蔵
している。
いｔｃＰＵｌｏでＬＢＰを利用するジョブを実行したと
する。この場合、第１図で説明したと同様の動作によ゛
す、メインメモリ１０１のＬＢＰ制御情報管理表１０１
とＬＢＰコントローラ部１部上１ントロールメモリ１０
２に識別子１．２が登録される６次に、オペレータがチ
ャネルスイッチＩ６をＣＰＵｌ７側に切換え、ＣＰＵ１
７でＬＢＰを利用するジョブを実行したとする。この時
、メインメモリ珀のＬＢＰ制御情報管理表１０３中の識
別子ｒには、ＣＰＵ１７のＣＰＵＩＤ（あるいはゼロ）
が登録されているため、ＬＢＰコントロールメモリ１０
２中の識別子２とは必ず不一致となる。そこで、ＣＰＵ
１７のＯ８は、制御情報の再設定処理を行い、メインメ
モリ１９中のＬＢＰ制御情報管理表１０３とＬＢＰコン
トローラ部１部上１ントロールメモリ１０２にあらため
て職別子ｒ。
する。この場合、第１図で説明したと同様の動作によ゛
す、メインメモリ１０１のＬＢＰ制御情報管理表１０１
とＬＢＰコントローラ部１部上１ントロールメモリ１０
２に識別子１．２が登録される６次に、オペレータがチ
ャネルスイッチＩ６をＣＰＵｌ７側に切換え、ＣＰＵ１
７でＬＢＰを利用するジョブを実行したとする。この時
、メインメモリ珀のＬＢＰ制御情報管理表１０３中の識
別子ｒには、ＣＰＵ１７のＣＰＵＩＤ（あるいはゼロ）
が登録されているため、ＬＢＰコントロールメモリ１０
２中の識別子２とは必ず不一致となる。そこで、ＣＰＵ
１７のＯ８は、制御情報の再設定処理を行い、メインメ
モリ１９中のＬＢＰ制御情報管理表１０３とＬＢＰコン
トローラ部１部上１ントロールメモリ１０２にあらため
て職別子ｒ。
２を登録する。その後、チャネルスイッチ１６をＣＰＵ
ｌ０側に切換え、再びＣＰ Ｕ １０でＬＢＰを利用す
るジョブを実行したとする。この場合も識別子ｌと識別
子２は必ず不一致となるはずであり、ＣＰＵｌ０のＯ８
＃′ｉ制御情報の再設処理を行う。
ｌ０側に切換え、再びＣＰ Ｕ １０でＬＢＰを利用す
るジョブを実行したとする。この場合も識別子ｌと識別
子２は必ず不一致となるはずであり、ＣＰＵｌ０のＯ８
＃′ｉ制御情報の再設処理を行う。
このように、オペレータ操作の場合もチャネルスイッチ
の場合も、オペレータは必要最小限の動作以外は何ら注
意を払う必要がなく、装置とＯ８が自動的に不当印刷を
防上する。
の場合も、オペレータは必要最小限の動作以外は何ら注
意を払う必要がなく、装置とＯ８が自動的に不当印刷を
防上する。
以上説明した如く、本発明によれば、Ｏ８が認識してい
る装置の状態と、装置の真の状態との一致性をオペレー
タからＯ８への連絡なしに保証できるので、オペレータ
の不注意による誤動作の減少、不当な処理結果出力の防
止、などの信頼性の向上の効果がある。特に、ジョブの
切れ目が長時間に渡る場合（ＬＢＰが長時間未使用状態
となる場合）に、オペレータのシフト交替が重なると、
オペレータの不注意が発生し易く、本発明の効果は大き
い。
る装置の状態と、装置の真の状態との一致性をオペレー
タからＯ８への連絡なしに保証できるので、オペレータ
の不注意による誤動作の減少、不当な処理結果出力の防
止、などの信頼性の向上の効果がある。特に、ジョブの
切れ目が長時間に渡る場合（ＬＢＰが長時間未使用状態
となる場合）に、オペレータのシフト交替が重なると、
オペレータの不注意が発生し易く、本発明の効果は大き
い。
第１図及び第２図は本発明の一実施例の構成図、第３図
は第１図の動作を説明するだめの流れ図である。 １０．１７・・・ホストＣＰＵ、１１・・・ＬＢＰコン
トローラ部、１２・・・ＬＢＰプリンタ部、１３・・・
操作パネル、１４．１８・・・外部ファイル装置、１５
．１９・・・メインメモリ、１０１・・・管理表、１０
２・・・コントロールメモリ。 代理人弁理士 薄 １）利 幸 第１図 第３− （幻 ＜ｂ）
は第１図の動作を説明するだめの流れ図である。 １０．１７・・・ホストＣＰＵ、１１・・・ＬＢＰコン
トローラ部、１２・・・ＬＢＰプリンタ部、１３・・・
操作パネル、１４．１８・・・外部ファイル装置、１５
．１９・・・メインメモリ、１０１・・・管理表、１０
２・・・コントロールメモリ。 代理人弁理士 薄 １）利 幸 第１図 第３− （幻 ＜ｂ）
Claims (1)
- １、多くの制御情報が格納されているファイル装置と、
ホス）ＣＰＵと、必要とする制御情報を前記ファイル装
置から前記ホストＣＰＵを通して受は取る周辺装置と、
前記制御情報の送出を管理するオペレーティングシステ
ムより成る電子計Ｘ機システムにおいて、前記制御情報
を送出する時、該制御情報を識別する識別子を周辺装置
に送って該周辺装置内に保持せしめると共に該識別子を
オペレーティングシステムの管理情報として登録し、次
の制御情報の送出時、前記周辺装置の識別子を読み出し
、それとオペレーティングシステムの管理情報中の識別
子とを比較して周辺装置とオペレーティングシステムの
一致性を確認することを特徴とするオペレーティングシ
ステムと周辺装置の同期制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195697A JPS5897729A (ja) | 1981-12-07 | 1981-12-07 | オペレ−テイングシステムと周辺装置の同期制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195697A JPS5897729A (ja) | 1981-12-07 | 1981-12-07 | オペレ−テイングシステムと周辺装置の同期制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5897729A true JPS5897729A (ja) | 1983-06-10 |
| JPH0218507B2 JPH0218507B2 (ja) | 1990-04-25 |
Family
ID=16345483
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56195697A Granted JPS5897729A (ja) | 1981-12-07 | 1981-12-07 | オペレ−テイングシステムと周辺装置の同期制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897729A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4896260A (ja) * | 1972-03-24 | 1973-12-08 | ||
| JPS56149606A (en) * | 1980-04-23 | 1981-11-19 | Hitachi Ltd | General-purpose controller |
-
1981
- 1981-12-07 JP JP56195697A patent/JPS5897729A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS4896260A (ja) * | 1972-03-24 | 1973-12-08 | ||
| JPS56149606A (en) * | 1980-04-23 | 1981-11-19 | Hitachi Ltd | General-purpose controller |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0218507B2 (ja) | 1990-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20110239038A1 (en) | Management apparatus, management method, and program | |
| JP2000148683A (ja) | オンラインシステム、オンラインシステムにおけるデータ伝送管理方法およびデータ伝送管理用プログラムを記録した記録媒体 | |
| GB2189061A (en) | Management of system configuration data | |
| JPS588018B2 (ja) | 多重プロセッサシステム | |
| JPS5897729A (ja) | オペレ−テイングシステムと周辺装置の同期制御方式 | |
| US5291613A (en) | Method for executing a control instruction in a multi-computer system | |
| JPH11126173A (ja) | メモリアクセス制御装置およびその記憶媒体 | |
| JPH0122653B2 (ja) | ||
| JPH05158721A (ja) | 仮想計算機システム | |
| JPS6010343B2 (ja) | 情報処理系の制御方式 | |
| JPH05298250A (ja) | マルチホストシステム | |
| JPH03164847A (ja) | データ処理用端末機 | |
| JPH0610795B2 (ja) | 共有メモリの診断方式 | |
| JPS6133565A (ja) | プログラムのロ−デイング方式 | |
| JP2798140B2 (ja) | 仮想空間制御方式 | |
| JPS60101666A (ja) | 共有資源管理装置 | |
| JPS6152495B2 (ja) | ||
| JP2002149413A (ja) | クラスタ型コンピュータシステムにおけるクラスタソフトウェアのシステム定義情報の配布方法およびそのシステム | |
| JPH01207870A (ja) | Ｐｏｓターミナルシステム | |
| JPH04172528A (ja) | プログラム管理装置 | |
| JPH0553952A (ja) | 電子計算機システム | |
| JPH05108592A (ja) | マルチｃｐｕシステムにおけるユニツト管理方法 | |
| JPH03257609A (ja) | プロセッサシステム | |
| JPS63133379A (ja) | 記憶媒体管理方式 | |
| JPS60193049A (ja) | マイクロプログラムロ−ド方式 |