JPS5897730A - デ−タ処理装置 - Google Patents

デ−タ処理装置

Info

Publication number
JPS5897730A
JPS5897730A JP19650781A JP19650781A JPS5897730A JP S5897730 A JPS5897730 A JP S5897730A JP 19650781 A JP19650781 A JP 19650781A JP 19650781 A JP19650781 A JP 19650781A JP S5897730 A JPS5897730 A JP S5897730A
Authority
JP
Japan
Prior art keywords
data
data transfer
control device
input
peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19650781A
Other languages
English (en)
Inventor
Akira Nakayama
中山 昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP19650781A priority Critical patent/JPS5897730A/ja
Publication of JPS5897730A publication Critical patent/JPS5897730A/ja
Pending legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING OR CALCULATING; COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14Handling requests for interconnection or transfer
    • G06F13/20Handling requests for interconnection or transfer for access to input/output bus
    • G06F13/28Handling requests for interconnection or transfer for access to input/output bus using burst mode transfer, e.g. direct memory access DMA, cycle steal

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Information Transfer Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はデータ処理装置に関する。
データ処理装置が周辺装置との間でデータの入出力を行
なう場合には、データの入出力を制御する入出力制御装
置と、周辺装置の動作を制御する周辺制御装置とを介し
て行なわれる。この入出力制御装置と周辺制御装置との
間のインターフェイスは一般にPSI(ペリ7エラルサ
ブシステムイ  ・ンメー7エイス)と呼ばれ、この間
のデータ転送制御方式には、速さおよび信頼性を勘案し
てそれぞれによシ適するいくつかの異なる方式が用いら
れている。
一般に制御信号によシデータ母線上のデータを確定させ
るデータ転送方式(制御信号とデータ信号とが別の伝送
線上を伝送する方式)においては、インターフェイス上
の各信号に対する伝送線の伝幡時間のバラツキや、イン
ターフェイス両端の装置におけるドライバ/レシーバ回
路等の動作時間のバラツキにもとすく各信号間の時間軸
上の不揃い(スキュウ)による悪影響を何等かの方法で
除去する必要があるが、この除去方法によシいくつかの
方式に分たれる。
この最も確実な方式は、いわゆる、4トリップ型PSI
といわれるものでこれは下肥の如く動作する0例えばデ
ータを入力する場合(周辺制御装置側から人出力制御装
置側にデータを転送する場合) KF!、周辺制御l!
!置はまず5TI(ストクープイン)制御線(これは周
辺制御装置から人出力制御装置に向う方向の制御線)を
@l”論理レベルにするとともにデータ母線上に人力デ
ータをのせる。入出力制御装置はこのSTI制御線が@
l#論理レベルになったのを確認すると5TO(ストo
 −ブアウト)制御線(これは人出力制御装置から周辺
制御装置に向う方向の制御線)に@1#論理レベルの信
号を返す6周辺制御装置がSTO制御線が″11忙なっ
たのを確認すると、 l!tT !に:  STI制御
線の11#論理レベルを@o#論理レベルにrす。入出
力制御!!置がこのSTI制御線が″0”になったのを
確認するとその時点のデータ母線上のに落ちた仁とによ
シデータが人出力制御装置で読まれたことを確認し、次
に再び始めに戻シ、STIタ母線上にのせる。かくして
久々にデータの転送が行なわれるが、この方式によると
一つのデータ転送に対して十伽の制御信号の転送による
確認が行なわれるととくなる。
これに対し、これよ)も確認回数を減らし速度を重視し
た方式に1いわゆる2トリ、プff1PsIがある。こ
の方式によ)例tはデータを入力する場合には、前述と
同様に人出力制御装置は、まず。
STI  制御線を@1#論理レベルにするとともにデ
ータ母線上に入力データをのせる0人出方制御装置はS
TI制御線が′″1′になったのをa認するとSTOf
!IIJ御線を′1”とし予め定められた特定の時間を
おいてデータ母線上のデー4Xを読み込む。
周辺制御装置はSTO制御線が″1”になったのを確認
するとDTI(データイン)制御線(これも周辺制御装
置から人出力制御装置に向う方向の制御線)1−“1”
論理レベル処するとともに1次の制御線が″l”になっ
たのを確認するとDTO(データアウト)制御線(これ
は入出力制御装置から周辺制御装置に向う方向の制御@
)を″l”とし。
またSTO制御線を@0”に路とし、かつ予め定められ
ている特定の時間後にデータ母線神−タータをデータ母
線上にのせSTI制御線t−@l ’ とする、STI
制御線上の@l”を確認すると入出力制御装置は、最初
に述べたようにSTO制御線を′″1”とし、またDT
O制御線を@0#に落とし、かつ予め定められた特、定
の時間をおいてデータ母線上のデータを読み込む、かく
してこれを繰り返してつぎつぎにデータを転送する。こ
の2トリ、ブ型PSIにおいては、一つのデータ転送に
対して2回の制御信号の転送による確認ですむので(但
し制御線の数が多くなっている)、それだけデータ転送
速度を速くすることができる。
さらに速度を必要とする場合にはデータストリーミング
uPsIが用いられる。この方式によシ例えば、データ
を入力する場合には1周辺制御装置は8TI制御線を″
1″とするとともにデータ母線上にデータをのせる。予
め定められている一定時間だけSTI制御線上の″l’
を憬持してがらこれt−@0”に落とす、つぎに予め定
められている時間だけ経過してから再びSTI制御線を
11mとするとともに次のデータをデータ母線上にのせ
る0周辺制御装置側は人出方制御装置髄の応答と無関係
にこれを繰シ返えす。
一方、入出力制御装置@においてはSTI制御線が@1
″になるとデータを読み込む準備をし、STI制御線が
″0”になった時点でデータ母線上のデータを読み込む
、また、これとと本にSTI制御線が″l”KなるとS
TO制御線を11#とじ、STI制御線が″0#になる
とSTO制御線を10”処する。これ10返して転送さ
れたデータの受信を行なう。
データ転送終了後、STI制御線上のパルスの数を計数
したカウンタの内容と、STO?II′tlN線上のパ
ルスの数を計数したカウンタの内容トを比較することに
より送信されたと同じ数のデータが受信されたか否かを
チェックする。
このデータストリーミング型PSIによると。
各データごとの転送データの確認は行なわれないので、
それだけ速度を速くすることができ、また2トリ、プ温
PSIで用いたDTIおよびDTOの傘針な制御線を必
要としない。
以上の説明においてはデータ転送/シーケンスの部分だ
けについて説明したが、実際にはデータ転送のはじめに
当って指示コードを転送するための指示コードシーケン
スがあシ、そのための制御線トシて5CI(サービスコ
ードイン)制御線、5EO(サービスイネーブルアウト
)制御線および蝦終データであることt−rB示するた
めのTMI(ターミネートイン)制御線およびTMO(
ターミネートアウト)制御線がいずれの型のPSIにお
いても共通に用いられる。  。
以上述べたように、PSIにおけるデータ転送には各種
のタイプがちシ、従来は一つの転送制御方式ごとに入出
力制御装置および対応する周辺制御装置を製造するか、
あるいはまた一つの装置に2ta類以上の転送制御方式
の実行を可能としておき相手によって(制御方式の組合
せKよって)装置接続時に例えばジャンパーの選択によ
シ決定するという手段がとられている。これは入出力制
御装置と周辺制御装置と゛の関の結合に柔軟性に欠くと
いう欠点がある。
本発明の目的は従来のか力\る欠点と除去したデケンス
中に含まれるデータ転送制御方弐指足情報を解読する解
読手段と予め定めた複数のデータ転送制御方式の中の指
定された任意のデータ転送制御方式に従ってデータ転送
を実行できるデータ転送制御手段とを備え前記解読手段
の解読結果に応答して前記複数のデータ転送制御方式の
中の指定され九転送制御方式に従って〆前記周辺制御装
置との間のデータ転送を行なう入出力制御装置を含む竺 次に図面を参照して本発明の詳細な説明する。
第11には本発明の一実施例を示すプロ、り図である0
本実施例は中央処理装置l主記憶装置2、入出力制御装
置31周辺制御装置4および周辺装置5を有し、また前
記入出力制御装置3は第2図に示すように、実行制御部
30.アンドゲート31゜デコーダ32および3個のデ
ータ転送制御方式指示7す、プ70.プFF33−1.
FF33−2.FF33−3とを含んでいる。
さて、中央処理装置(以後CPU)1が1例えばある周
辺装置5からデータを入力する場合には次のようなプロ
セスをとる。
CPUIは、主記憶装[2の中にチャンネルプログラム
を作成し、このチャンネルプログラムの格納開始番地を
入出力制御装置3に転送し、このチャンネルプログラム
の実行を指示する。この指示を受けると、入出力制御装
置3は、主記憶装置2の指定された番地から前記チャン
ネルプログラムの各コマンドを逐次読み出し、そのコマ
ンドを解読した結果に従って1周辺制御装置4を介し指
定された周辺装fi115からのデータを読み出し、こ
れを主記憶装置2の指定された番地に格納する。
以上のプロセス中において、入出力制御装置3と周辺制
御装置4との間のインターフェイス(以後PSI:ペリ
フェラルサブシステムインターフェイス)における情報
の授受は以下のようKなる。
第2図に示すように、不笑施例のPSIにおける信号線
は(w、2図は入出力制御装置3@を示す)。
チャンネルプログラム開始指示線(cpwで示す:チャ
ンネルプログラムウェイティング)、サービスコード入
力指示線(SCIで示す:サービスコードイン)、サー
ビスイネーブル出力線(SEOで示す:サービスイネー
ブルアウト)、入力ストローブ線(STIで示すニスト
ロープイン)、出力ストローブ線(STOで示すニスト
ロープアウト)、データ入力指示線(DTIで示す;デ
ータイン)、データ出力指示線(DTOで示す:データ
アウト)、入力終了指示線(TMIで示す:ターミネー
トイン)、出力終了指示線(TMOで示す:ターミネー
トアウト)およびデータ母線(DBSで示す:データパ
ス)t−含んでいる。これらの各信号線の信号伝送方向
は、DBSを除いて一方向伝送であシ、そ9伝送方向は
それぞれ第2図の矢印を付けた方向とする。例えばSC
Iは周辺制御装fli4から入出力制御装置3に送られ
る信号と表わし、SEOは入出力制御装置3から周辺制
御装置4に送られる信号を表わしている。なお、DBS
は双方向伝送性をもつバスとする。
さて、入出刃側m装置3はチャンネルプログラム開始の
指示を受けると、cpwを論理レベル@l”として周辺
制御装置4にチャンネルプログラムが開始待状態にある
仁とを通報する。以下のPSIにおける信号の授受は第
3図に示すタイムチャートに従って実行される。
まず、cpwの11”論理レベルを受けると。
周辺制御装置4はζ送装置5の状態をチェ、りし、これ
がチャンネルプログラム実行開始可能な状態にあるのf
:確認すると、SCIを′″l”とし指示コードシーケ
ンスに入ったことを通報する。
入出力制御装置3は、これを受けると指示フードシーケ
ンスに入ったことを確認し、SEOに″1#を返す、こ
のSEOの″1”論理レベルの立チ上刃前縁は第2図に
示す装置3の中のFF33−1〜FF33−3 をリセ
ットする。また、それと共K、アンドゲート31の−方
の入力に供給され、このゲートを開く。
SEOに′″l”が返ると、周辺制御装置4はDBSに
籟示コードデータをのせると共にSTIを″l“とする
この場合の指示コードデータは、第4図に示すように、
従来の指示コードデータを格納するデータフィールドD
のほかに、どのタイプのデータ転送制御方式を用いてデ
ータ転送を行なうかを指定するためのタイプ推定フィー
ルドTを有する。
STIの111とDBS上の指示コードデータとは入出
力制御装置3に供給されるが、装置3側においては、S
TIの11mは開かれている前記アンドグー)31を通
シ%FF33−1−FF33−3のクロ、り入力に供給
される。一方、前記DBS上の指示コードデータは、デ
コーダ32にょシそのタイプ指定フィールドTが解読さ
れ、そのフィールドの指定に対応するFF33−1−F
F33−3の中の一つのフリ、ブフロ、プのデータ入力
に111を発生する。
一方人出方制御装置3の実行制御部3oは、STIの@
1”を受信するとこれに応答してSTOを″l”とする
周辺制御装置はこのSTOの@l”を確認するとSTI
を′″0#とする。
このSTIが″0”になる時点で実行制御部3゜hb 
DBS上17)7’−夕の前記データフィールドDの内
容を読み込むが、それと同時に、FF33−1〜FF3
3−3のクロック入力に供給されている11”が″0”
に立ち下シ、この立ち下シ後練で前述のデータ人力K”
 1 ”を供給されているフリップフロップがセットさ
れる。
こうして、従来の指示コードであるデータフィールドD
の内容は、従来と間際に入出力制御装置3の実行制御部
30に読み込まれるが、それと共にこの実施例において
は、周辺制御装置4がタイプ指定フィールドTで指定し
たデータ転送制御方式に対応するFF33−1−FF3
3−3の中の一つの7つ、ラフ0.プがセットされ、そ
の出方が実行制御部30に供給される。
指示コードシーケンスは、以下、第3図に示すよりにs
 5TIo″″θ′は入出力制御装置3によってSTO
の10#で応答される。これが受信されると装&4はT
MI上へ′″l”1−、また、DBS上へ第2指示コー
ドデータを送出する。
かくして送出されたTMIの″1r%STOの@l”で
応答され、5T(1)″1# はTIVI I (’)
@0’を結果する。入出力制御装置3がTMIの10#
を検出すると、−8TOK″″0“を返すとともに、D
BS上の前記m2指示コードデータを読み込む。
このSTOの″01が確認されると、8辺制御装置4は
SCIを@0”として指示コードシーケンスが終ったこ
とを表示し、入出力制御装置がこれを受けるとSEOを
@o#とし、これで指示コードシーケンスが終了する。
以上に述べ九本実施例の指示コードシーケンスは、前述
し九従米の4トリツて〆PSI方式で用いられる指示コ
ードシーケンスと全く同様であるが1本実施例において
は、とくに、この指示コードシーケンス中にタイプ指定
フィールドTを加えた指示コードを用い、これによって
、入出力制御装置3中に含まれるデータ転送制御方式指
示クリップ70ツブFF33−1−FF33−3の中の
一つを指定しこれをセットするという特徴を有している
さて、本実施例の入出力製造制御装置3の実行制御部3
0は、前述した4トリ、プ型PSI、2トリ、プmp 
s rおよびデータストリーミング型PSIのいずれの
データ転送制御方式にも対応できる実行制御回路を備え
、これらの回路は対応すデータ転送シーケンスに入ると
、入出力制御装置3側は、前述のFF33−1−FF3
3−3の中の一つの7す、プフロ、プのセットで指定さ
れるPSIO製のデータ転送制御方式を用・いて周辺制
御装置4との間のデータ転送を実行する。
合には実行制御部30は、前述した4トリツプ型PSI
の動作基準に順じて動作する。従って、周辺制御装置4
が4トリツプ型PSIを有する装置である場合には、前
記タイプ指定フィールドTに4トリリブ型PSI動作を
指定する像(FF’33−1を指定する値)を格納して
指示コードとして送出すると、第3図のデータ転送シー
ケンスで示す如く、前述した4トリヅプ型PSIの動作
基準に従ってデータ転送が行なわれる。
またもし、周辺制御装置4が2トリツプ型PSIを有す
る装置である場合には、タイプ指定フイコルドTに2ト
リ、プ型PSI動作を指定する値(FF’33−2を指
定する値)を格納して指示コードとして送出すると第5
図に示す2トリツプ型PSIの動作基準に従ってデータ
転送が行なわれる。この場合においても指示コードシー
ケンスは第3図に示したものと全く同様に行なわれ、こ
のシーケンス中に2トリ、ブ型PSI動作を指定するF
F33−2がセットされる。なお、指示コードシーケン
ス牛に転送されるデータの数はデータ転送シーケンス中
に転送されるデータ数に比較して無視できるのでこの期
間K 4 h ’) vプ方式が用いられることによる
データ転送時間の増大は無視することができる。
さらにまた、データストリーミング戯PsIを有する周
辺制御装置4の場合には、タイプ指定フィールドTにデ
ータストリーミングタイプ型PHI動作を指定する値(
FF33−3を指定する値)を格納して指示コードとし
て送出すると、第6図に示す前述のデータストリーミン
グ型PSIの動作基準に従ってデータ転送が行なわれる
この場合においても指示コードシーケンスは第3図に示
したものと全く同様に行なわれ、このシーケンス中にデ
ータストリーミング型psx動作を指定するFF33−
3がセットされる。この期間に4トリップ方式が用いら
れることによるデータ転送時間の増大は2トリ、プ方式
の場合で述べたと同じ理由によって無視することができ
る。
以上述べたように1本実犯例を用いると周辺制御装置側
のもつPSIO型によって入出力制御装置@を変える必
要がない6周辺制御装置が、自己の吃つPSIの屋をタ
イプ指定フィールドTに指定するだけで、いずれの型の
PSIをもつ周辺制御装置とも整合可能な入出力制御装
置をもつデーる動作が可能な周辺制御装置が使用できる
場合には、それぞれの時点におけるデータ転送に最もマ
ツチしたPSIO型を必要に応じて自由に選ぶことがで
きる。
なお1以上の実施例においてはPSIの型の数を3個と
限定したが、勿論これに限るものではな指示を触読する
手段として、第2図に示すような特定の回路を用い九が
、勿−これは−例であシ、これに限るものではない。
さらにまた、データ転送制御方式指定情報として指示コ
ード中の特定なフィールドを用いたが、このかわシに予
め定められている特定の指示コードを用いるようにして
もよい。
以上述べたように1本発明を用いると柔軟性に富むPS
Iを有するデータ兎理装fILを提供することができる
【図面の簡単な説明】
第1図は本発明の一実施例を説明するためのブロック図
、第2図は前記実施例の一部の詳細を示すブロック図、
第3図は本実施例が4トリ、プ型PSI動作を行なう場
合を説明するためのタイムチャート、第4図は本実施例
の指示コードのフォー−v、)t−説明するための図、
第5図は本実施例が2トリ雫プff1P S I動作を
行なう場合を説明するためのタイムチャートおよび第6
図は本実施例がデータスト号゛−ミング型PSI動作を
行なう場合を説明するためのタイムチャートである。 図において、1・・・・・・中央処理装置(CPU)、
2・・・・・・主記憶装置、3・・・・・・入出力制御
装置、4・・・・・・周辺制御装置、5・・・・・・周
辺装置%30・・・・・・実行制御部% 31・・・・
・・アンドゲート、32・・・・・・デコーダ、33−
1〜33−3・・・・・・データ転送制御方式指示y 
I2ツブフロップ(FF)。 革 1 図 J#2 目

Claims (1)

    【特許請求の範囲】
  1. 周辺制御装置から指示コードシーケンス中に含まれるデ
    ータ転送制御方式指定情報を解読する解読手段と予め定
    めた複数のデータ転送制御方式の中の指定された任意の
    データ転送制御方式に従ってデータ転送を実行できるデ
    ータ転送制御手段とを備え前記解読手段の解読結果に応
    答して前記複数のデータ転送制御方式の中の指定された
    転送制御方式に従って前記周辺制御装置との間のデータ
    転送を行なう入出力制御装置を含むことを特徴とするデ
    ータ処理装置。
JP19650781A 1981-12-07 1981-12-07 デ−タ処理装置 Pending JPS5897730A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19650781A JPS5897730A (ja) 1981-12-07 1981-12-07 デ−タ処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19650781A JPS5897730A (ja) 1981-12-07 1981-12-07 デ−タ処理装置

Publications (1)

Publication Number Publication Date
JPS5897730A true JPS5897730A (ja) 1983-06-10

Family

ID=16358898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19650781A Pending JPS5897730A (ja) 1981-12-07 1981-12-07 デ−タ処理装置

Country Status (1)

Country Link
JP (1) JPS5897730A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04242462A (ja) * 1991-01-16 1992-08-31 Nec Ibaraki Ltd チャネルシステム

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5111334A (ja) * 1974-07-17 1976-01-29 Sanyo Electric Co Denshikeisankiniokeru tensomoodono shiteihoshiki
JPS52101935A (en) * 1976-02-23 1977-08-26 Sanyo Electric Co Ltd Data transmission method
JPS5462740A (en) * 1977-10-28 1979-05-21 Hitachi Ltd Input-output controller
JPS5476034A (en) * 1977-11-30 1979-06-18 Fujitsu Ltd Bus data transfer system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5111334A (ja) * 1974-07-17 1976-01-29 Sanyo Electric Co Denshikeisankiniokeru tensomoodono shiteihoshiki
JPS52101935A (en) * 1976-02-23 1977-08-26 Sanyo Electric Co Ltd Data transmission method
JPS5462740A (en) * 1977-10-28 1979-05-21 Hitachi Ltd Input-output controller
JPS5476034A (en) * 1977-11-30 1979-06-18 Fujitsu Ltd Bus data transfer system

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04242462A (ja) * 1991-01-16 1992-08-31 Nec Ibaraki Ltd チャネルシステム

Similar Documents

Publication Publication Date Title
US4041473A (en) Computer input/output control apparatus
NL8701711A (nl) Gegevensverwerkingssysteem.
US5247640A (en) Dual access control system including plural magnetic disk control units and contention control circuitry
US4740910A (en) Multiprocessor system
JPS5897730A (ja) デ−タ処理装置
JP2710151B2 (ja) 自動化装置の作動方法
JPS58500735A (ja) 電気通信ネットワ−クにおける端末に送信許可を分配する方法および装置
US7734903B2 (en) Multi-processor system and method for controlling reset and processor ID thereof
JP2803270B2 (ja) Scsiホストアダプタ回路
JPS6061859A (ja) マイクロコンピュ−タのデ−タ通信方式
JPS6059464A (ja) バスリクエスト制御方式
JPS58178468A (ja) デ−タ処理システムの割込方式
JPH05265667A (ja) プリンタの双方向通信方法
JP2856709B2 (ja) バス間結合システム
JPH04217060A (ja) 複合プロセッサシステムのリセット方法
JPS63201751A (ja) バス制御方式
JPS5999528A (ja) デ−タ転送の制御方法および装置
JPH03113555A (ja) バスリピータ装置
JPS61122743A (ja) フアイル装置選択方式
JPS5918733B2 (ja) デ−タ送受信制御装置
JPS60136848A (ja) デ−タ処理装置
JPS6074071A (ja) バス制御方式
JPH04257957A (ja) バス切替制御におけるエラー処理方式
JPH05274245A (ja) マイクロコントローラユニット
JPH03228165A (ja) 優先順位判定装置