JPS5897750A - マイクロ命令の誤り訂正機能を有する情報処理装置 - Google Patents
マイクロ命令の誤り訂正機能を有する情報処理装置Info
- Publication number
- JPS5897750A JPS5897750A JP56196141A JP19614181A JPS5897750A JP S5897750 A JPS5897750 A JP S5897750A JP 56196141 A JP56196141 A JP 56196141A JP 19614181 A JP19614181 A JP 19614181A JP S5897750 A JPS5897750 A JP S5897750A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- microinstruction
- micro
- contents
- error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/14—Error detection or correction of the data by redundancy in operations
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Detection And Correction Of Errors (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はマイクロ命令の誤シ訂正機能を有する情報処理
装置に関する。
装置に関する。
マイクロ命令によシ動作する情報処理装置においては、
マイクロ命令の重要性に鑑み、マイクロ命令の！Ｉａシ
を訂正する機能を有するものが多い。
マイクロ命令の重要性に鑑み、マイクロ命令の！Ｉａシ
を訂正する機能を有するものが多い。
従来のこの種の情報処理装置は、マイクロ命令を格納す
るマイクロ命令記憶回路と、該マイクロ命令記憶回路か
ら絖み出される前記マイクロ命令を保持するマイクロ命
令保持回路と、該マイクロ命令保持回路における脈）を
訂正する誤シ訂正回路とを含み、該誤シ訂正回路が訂正
したマイクロ命令を零剰秦＊命令寺マイクロ命令保持回
路に入力して保持させ、このマイクロ命令保持回路の内
容をマイクロ命令記憶回路に再書込みしている。
るマイクロ命令記憶回路と、該マイクロ命令記憶回路か
ら絖み出される前記マイクロ命令を保持するマイクロ命
令保持回路と、該マイクロ命令保持回路における脈）を
訂正する誤シ訂正回路とを含み、該誤シ訂正回路が訂正
したマイクロ命令を零剰秦＊命令寺マイクロ命令保持回
路に入力して保持させ、このマイクロ命令保持回路の内
容をマイクロ命令記憶回路に再書込みしている。
マイクロ命令記憶回路への再書込み期間中は次のステッ
プのマイクロ命令を読み出すことができないが、このよ
うな従来綱成では、誤シ訂正頻度が高くなってもこれを
報告する手段がないため、必要な処置をとることができ
ず、処理速度が低下するという欠点がある。
プのマイクロ命令を読み出すことができないが、このよ
うな従来綱成では、誤シ訂正頻度が高くなってもこれを
報告する手段がないため、必要な処置をとることができ
ず、処理速度が低下するという欠点がある。
本発明の目的は処理速度の低下を防止できるマイクロ命
令の誤シ訂正機能を有する情報処理装置を提供すること
にある。
令の誤シ訂正機能を有する情報処理装置を提供すること
にある。
本発明の装置はマイクロ命令を格納するマイクロ命令記
憶回路と、該マイクロ命令記憶回路から読み出される前
記マイクロ命令を保持するマイクロ命令保持回路と、該
マイクロ命令保持回路が保持する前記マイクロ命令の誤
９を訂正する誤り訂正回路と、該誤シ訂正回路における
誤シ訂正回数を計数する計数回路と、該計数回路の内容
をあらかじめ設定した時間経過毎に消去する消去回路と
、前記計数回路の内容があらかじめ設定した値になると
誤シ多発信号を発生する報告回路とを設は九ことを特徴
とする。
憶回路と、該マイクロ命令記憶回路から読み出される前
記マイクロ命令を保持するマイクロ命令保持回路と、該
マイクロ命令保持回路が保持する前記マイクロ命令の誤
９を訂正する誤り訂正回路と、該誤シ訂正回路における
誤シ訂正回数を計数する計数回路と、該計数回路の内容
をあらかじめ設定した時間経過毎に消去する消去回路と
、前記計数回路の内容があらかじめ設定した値になると
誤シ多発信号を発生する報告回路とを設は九ことを特徴
とする。
次に本発明について図面を参照して詳細に説明する。
図は本発明の一実施例を示す回路図である。
本実施例はマイクロ命令記憶回路１と、データ選択回路
２と、マイクロ命令保持回路であるマイクロ命令レジス
タ３と、マイクロ命令訂正回路である１ビツト訂正回路
４と、消去回路５と、計数回路６と、報告回路７とを含
んでいる。
２と、マイクロ命令保持回路であるマイクロ命令レジス
タ３と、マイクロ命令訂正回路である１ビツト訂正回路
４と、消去回路５と、計数回路６と、報告回路７とを含
んでいる。
マイクロ命令記憶回路１に格納されているマイクロ命令
１１は逐次データ選択回路２を経由してマイクな命令レ
ジスタ３に読み出され、保持される。マイクロ命令レジ
スタ３に保持されたマイクロ命令１１について１ビツト
訂正回路４において誤シの検査が行なわれる。
１１は逐次データ選択回路２を経由してマイクな命令レ
ジスタ３に読み出され、保持される。マイクロ命令レジ
スタ３に保持されたマイクロ命令１１について１ビツト
訂正回路４において誤シの検査が行なわれる。
もし、誤シがなければ、マイクロ命令１１はマイクロ命
令レジスタ３から、マイクロ命令実行回路（図示せず）
に取シ出されて、実行され、マイクロ命令記憶回路１か
らは次のステップのマイク党命令１１が前述のようにし
てマイクロ命令レジスタ３に読み出されていく。
令レジスタ３から、マイクロ命令実行回路（図示せず）
に取シ出されて、実行され、マイクロ命令記憶回路１か
らは次のステップのマイク党命令１１が前述のようにし
てマイクロ命令レジスタ３に読み出されていく。
誤り訂正回路４がマイクロ命令１１に１ビ、トの誤シを
検出すると、誤シ訂正回路４はこの誤シビットを訂正し
、訂正済マイクロ命令１２をデータ選択回路２を経由し
てマイクロ命令レジスタ３に入力し、保持させる。デー
タ選択回路２はこのときｌビット訂正回路４が発生する
訂正指示１３により、マイクロ命令記憶回ｉ−らのマイ
クロ命令１１ではなく、１ビツト訂正回路４が出力する
訂正済マイクロ命令１２を受は入れるように切シ替わる
。
検出すると、誤シ訂正回路４はこの誤シビットを訂正し
、訂正済マイクロ命令１２をデータ選択回路２を経由し
てマイクロ命令レジスタ３に入力し、保持させる。デー
タ選択回路２はこのときｌビット訂正回路４が発生する
訂正指示１３により、マイクロ命令記憶回ｉ−らのマイ
クロ命令１１ではなく、１ビツト訂正回路４が出力する
訂正済マイクロ命令１２を受は入れるように切シ替わる
。
マイクｑ命令実行回路は、マイクロ命令レジスタ３に保
持されて員る訂正済マイクロ命令１２を取シ出して、実
行するとともに、訂正済マイクロ命令１２はマイクロ命
令記憶回路１のうちマイクロ命令１１が読み出された番
地へ再書込みされる。
持されて員る訂正済マイクロ命令１２を取シ出して、実
行するとともに、訂正済マイクロ命令１２はマイクロ命
令記憶回路１のうちマイクロ命令１１が読み出された番
地へ再書込みされる。
この再書込み時間はマイクロ命令１１の読出し時間の約
４倍程度であるが、この間は次のステップのマイクロ命
令をマイクロ命令記憶回路１から読み出すことができな
い。
４倍程度であるが、この間は次のステップのマイクロ命
令をマイクロ命令記憶回路１から読み出すことができな
い。
一方、訂正指示１３は計数回路６にも入力され、計数回
路６は訂正回数を計数する。この計数回路おちかご゛ ６の内容１４は消去回路５ｍ設定された時間経由毎に発
生する消去信号１５に応答して消去されてＯになる。計
数回路６の内容１４は報告回路７において、あらかじめ
設定された設定値１６と比較され、設定値１６になると
、報告回路７は誤シ多発信号１７を発生し、情報処理装
置の操作者に、たとえば、操作卓等を介して報告を行な
う。
路６は訂正回数を計数する。この計数回路おちかご゛ ６の内容１４は消去回路５ｍ設定された時間経由毎に発
生する消去信号１５に応答して消去されてＯになる。計
数回路６の内容１４は報告回路７において、あらかじめ
設定された設定値１６と比較され、設定値１６になると
、報告回路７は誤シ多発信号１７を発生し、情報処理装
置の操作者に、たとえば、操作卓等を介して報告を行な
う。
前記内容１４が設定値１６を超えたときは、報告回路７
は誤）多発信号１７を継続して発生する。
は誤）多発信号１７を継続して発生する。
訂正指示１３の発生頻度が高いと誤シ多発信号１７が発
生するのであるが、このときにはマイクロ命令記憶回路
１において固定誤シが発生している場合が多く、操作者
は前述の報告を知覚すると、マイクロ命令記憶回路ｌを
診断することによル、誤り多発原因を容易に発見するこ
とができ、それを除去することができる。
生するのであるが、このときにはマイクロ命令記憶回路
１において固定誤シが発生している場合が多く、操作者
は前述の報告を知覚すると、マイクロ命令記憶回路ｌを
診断することによル、誤り多発原因を容易に発見するこ
とができ、それを除去することができる。
本実施例においては、１ビツト訂正回路４を誤り訂正回
路として使用しているが、本発明はこれに限定されるこ
となく、マイクロ命令１１の誤シ訂正用ビットの数を多
くしかつ１ビツト訂正回路の代シに複数ビットの訂正回
路で構成することにより、計数回路６における計数対象
を訂正可能な複数ビットまでの誤りに対する訂正指示１
３に拡張することも容易にできる。
路として使用しているが、本発明はこれに限定されるこ
となく、マイクロ命令１１の誤シ訂正用ビットの数を多
くしかつ１ビツト訂正回路の代シに複数ビットの訂正回
路で構成することにより、計数回路６における計数対象
を訂正可能な複数ビットまでの誤りに対する訂正指示１
３に拡張することも容易にできる。
本発明によれば、以上のような構成を採用することによ
ル前記マイク四命令記憶回路への再書込み回数を低減で
きるようになるため、前記再書込みに伴う処理速度の低
下を防止できる。
ル前記マイク四命令記憶回路への再書込み回数を低減で
きるようになるため、前記再書込みに伴う処理速度の低
下を防止できる。
図は本発明の一実施例を示す。
図において、１・・・・・・マイクロ命令記憶回路、２
・・・・・・データ選択回路、３・・・・・・マイクロ
命令レジスタ、４・・・・・・１ビツト訂正回路、５・
・・・・・消去回路、６・・・・・・計数回路、７・・
・・・・報告回路、１０・・・・・・訂正済マイクロ命
令、１１・・・・・・マイクロ命令、１２・・・・・・
訂正済マイクロ命令、１３・・・・・・訂正指示、１４
・・・・・・計数回路６の内容、１５・・・・・・消去
信号、１６・・・・・・設定値、１７・・・・・・！ｉ
Ｉシ多発信号。
・・・・・・データ選択回路、３・・・・・・マイクロ
命令レジスタ、４・・・・・・１ビツト訂正回路、５・
・・・・・消去回路、６・・・・・・計数回路、７・・
・・・・報告回路、１０・・・・・・訂正済マイクロ命
令、１１・・・・・・マイクロ命令、１２・・・・・・
訂正済マイクロ命令、１３・・・・・・訂正指示、１４
・・・・・・計数回路６の内容、１５・・・・・・消去
信号、１６・・・・・・設定値、１７・・・・・・！ｉ
Ｉシ多発信号。
Claims (1)
- マイクロ命令を格納するマイクロ命令記憶回路と、該マ
イクロ命令記憶回路から読み出される前記マイクロ命令
を保持するマイクロ命令保持回路と、該マイクロ命令保
持回路が保持する前記マイクロ命令の誤シを訂正するＬ
シ訂正回路と、該糾シ訂正回路における誤シ訂正回数を
計数する計数回路と、該計数回路の内容をあらかじめ設
定した時間経過毎に消去する消去回路と、前記計数回路
の内容があらかじめ設定した値になると誤シ多発信号を
発生する報告回路とを設けたことを％像とするマイクロ
命令の誤り訂正機能を有する情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56196141A JPS5897750A (ja) | 1981-12-04 | 1981-12-04 | マイクロ命令の誤り訂正機能を有する情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56196141A JPS5897750A (ja) | 1981-12-04 | 1981-12-04 | マイクロ命令の誤り訂正機能を有する情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5897750A true JPS5897750A (ja) | 1983-06-10 |
Family
ID=16352905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56196141A Pending JPS5897750A (ja) | 1981-12-04 | 1981-12-04 | マイクロ命令の誤り訂正機能を有する情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897750A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60110041A (ja) * | 1983-11-21 | 1985-06-15 | Hitachi Ltd | パリテイエラ−発生時のバツクアツプ装置 |
| JPS6111854A (ja) * | 1984-06-04 | 1986-01-20 | Fujitsu Ltd | エラ−検出方法 |
| JPH02115938A (ja) * | 1988-10-26 | 1990-04-27 | Nec Corp | マイクロプログラムエラー検出回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5065149A (ja) * | 1973-10-11 | 1975-06-02 | ||
| JPS5537654A (en) * | 1978-09-08 | 1980-03-15 | Nec Corp | Information processor |
-
1981
- 1981-12-04 JP JP56196141A patent/JPS5897750A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5065149A (ja) * | 1973-10-11 | 1975-06-02 | ||
| JPS5537654A (en) * | 1978-09-08 | 1980-03-15 | Nec Corp | Information processor |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60110041A (ja) * | 1983-11-21 | 1985-06-15 | Hitachi Ltd | パリテイエラ−発生時のバツクアツプ装置 |
| JPS6111854A (ja) * | 1984-06-04 | 1986-01-20 | Fujitsu Ltd | エラ−検出方法 |
| JPH02115938A (ja) * | 1988-10-26 | 1990-04-27 | Nec Corp | マイクロプログラムエラー検出回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4638457A (en) | Method and apparatus for the non-volatile storage of the count of an electronic counting circuit | |
| US20080016415A1 (en) | Evaluation system and method | |
| US4598402A (en) | System for treatment of single bit error in buffer storage unit | |
| US4016409A (en) | Longitudinal parity generator for use with a memory | |
| JPS59148954A (ja) | 制御記憶パトロ−ル方式 | |
| JPS5764400A (en) | Error correction system of storage contents | |
| JPH0652065A (ja) | メモリ制御回路 | |
| JP3123855B2 (ja) | メモリ装置のパトロール制御回路 | |
| JP3157242B2 (ja) | マイクロ・プログラム制御におけるエラー処理方法 | |
| JPS57113497A (en) | Error correction system | |
| JP3695078B2 (ja) | パルス出力命令を持つプログラマブルコントローラ | |
| JP3166167B2 (ja) | マイクロコンピュータ | |
| JPH04255032A (ja) | 制御記憶装置のエラー訂正方式 | |
| KR830002883B1 (ko) | 마이크로 프로그램 제어장치 | |
| JP3271685B2 (ja) | パトロール方式を採用した記憶装置 | |
| JPH0229839A (ja) | マイクロプログラム制御装置 | |
| JPH04243436A (ja) | 実行履歴記憶装置 | |
| JPH02242436A (ja) | マイクロプログラム制御装置 | |
| JPH06149602A (ja) | 演算処理装置 | |
| JPS58171792A (ja) | 制御記憶装置のエラ−訂正方式 | |
| JPS59162697A (ja) | 制御記憶のエラ−修正方式 | |
| JPS59109950A (ja) | 制御記憶装置のエラ−処理方式 | |
| JPS6238745B2 (ja) | ||
| JPS58215798A (ja) | マイクロプログラム制御装置 | |
| JPH05210597A (ja) | 記憶装置のパトロール回路 |