JPH02115938A - マイクロプログラムエラー検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 挾」υＬ野 本発明はマイクロプログラムエラー検出回路に関し、特
にマイクロプログラム制御のマイクロプログラム制御装
置におけるエラー検出、訂正方式従来、この種のマイク
ロプログラム制御装置においては、制御記憶から読出さ
れてマイクロプログラム読出しレジスタに保持されたマ
イクロプログラムに訂正可能エラーが検出されると、こ
のマイクロプログラムの訂正可能エラーを常に４正して
いる。

このような従来のマイクロプログラム制御装置では、−
度エラー訂正された後に再度訂正可能エラーが検出され
ると、該訂正可能エラーの訂正を行ってしまうので、制
御記憶のＲＡＭ　（ランダムアクセスメモリ）ではなく
、マイクロプログラム読出しレジスタに故障が生じた場
合には、連続してその訂正可能エラーに対する訂正動作
が行われ、命令タイムアウトになってしまうという欠点
がある。

九肌立亘勲 本発明は上記のような従来のものの欠点を除去すべくな
されたもので、マイクロプログラム読出しレジスタに故
障が生じた場合に命令タイムアウトとなることなく、マ
イクロプログラム読出しレジスタの故障を検出すること
ができるマイクロプログラムエラー検出回路の提供を目
的とする。

九匪座旦メ 本発明によるマイクロプログラムエラー検出回路は、制
御記憶から続出されたマイクロプログラムを保持するレ
ジスタと、前記レジスタに保持された前記マイクロプロ
グラムの訂正可能エラーを検出するエラー検出手段と、
前記マイクロプログラムの前記Ｊ「正可能エラーを訂正
して前記レジスタに格納するエラー訂正手段とを含むマ
イクロプログラムエラー検出回路であって、前記エラー
訂正手段により前記訂正可能エラーが訂正され、前記レ
ジスタに保持されたマイクロプログラムに前記エラー検
出手段により前記訂正可能エラーが検出されたとき、該
マイクロプログラムの訂正可能エラーを訂正不可能エラ
ーとして通知する手段を設けたことを特徴とする。

火里ヱ 次に、本発明の一実施例について図面を参照して説明す
る。

第１図は本発明の一実施例の構成を示すブロック図であ
る４図において、制御記憶装置１にはマイクロプログラ
ムと１とットエラー訂正可能２とットエラー検出可能な
Ｅ　ＣＣ（ｅｒｒｏｒ　ｃｏｒｒｅｃｔ　ｃ。

ｄｅ）ビットとが格納されており、この制御記憶装置１
から信号線１０１を介して読出されたマイクロプログラ
ムおよびＥＣＣビットはセレクタ２を介してマイクロプ
ログラム読出しレジスタ（以下読出しレジスタとする）
３に格納される。

セｌ／クタ２は制御記憶装置１から読出されて信号線１
０１を介して入力されたマイクロプログラムおよびＥＣ
Ｃビットと、エラー訂正回路５で１ビットエラーが訂正
されて信号線１０５を介して入力されたマイクロプログ
ラムおよびＥＣＣビットとのうち一方をエラー検出回路
４からの信号に応じて選択し、信号ｆｆｌ　１０２を介
して読出しレジスタ３に送出する。

すなわち、エラー検出回路４で１とットエラーが検出さ
れたときにはエラー訂正回路５からのマイクロプログラ
ムおよびＥＣＣビットが選択され、エラー検出回路４で
エラーが検出されなかったときには制御記・１モ装置１
がらのマイクロプログラムおよびＥＣＣビットが選択さ
れる。

読出しレジスタ３に格納されたマイクロプログラムおよ
びＥＣＣビットは信号線１０３を介してエラー検出回路
４およびエラー訂正回路５に送出される。

エラー検出回路４は読出しレジスタ３から送られてきた
マイクロプログラムおよびＥＣＣビットの１ビツトエラ
ーおよび２とットエラーの検出を行い、その検出結果を
信号線１０４を介してセレクタ２および訂正可能エラー
検出フリップフロップ（以下訂正可能エラー検出ＦＦと
する）６に送出し、また信号線１０７を介して読出しレ
ジスタエラー登録ＦＦ（以下レジスタエラー登録ＦＦと
する）７に送出する。

エラー訂正回路５は読出しレジスタ３から送られてきた
マイクロプログラムおよびＥＣＣビットの１とットエラ
ーの訂正を行い、訂正されたマイクロプログラムおよび
ＥＣＣビットは信号線１０５を介してセレクタ２に送出
される。

訂正可能エラー検出ＰＦ６はエラー検出回路４で１とッ
トエラーが検出されたときにセットされ、その内容を信
号線１０６を介してエラー検出回路４に出力する。

レジスタエラー登録ＦＦ７は訂正可能エラー検出ＦＦ６
がセットされているときに、エラー検出回路４で１とッ
トエラーが検出されるとセットされ、１とットエラーを
訂正したにもかかわらず、再度１ビツトエラーが発生し
たということで、訂正不可のハードウェアエラーとして
登録される。

第２図は本発明の一実施例の動作を示すタイムチャート
である。これら第１図および第２図を用いて本発明の一
実施例の動作について説明する。

タイミングＴ１で制御記憶装置１から読出されたマイク
ロプログラムおよびＥＣＣビットは、タイミングＴ２で
セレクタ２を介して読出しレジスタ３に格納される。

読出しレジスタ３に格納されたマイクロプログラムおよ
びＥＣＣビットは直ちにエラー検出回路４によりＥＣＣ
チエツクが行われる。

このＥＣＣチエツクにより１とットエラーが検出される
と、タイミングＴ３でエラー検出回路４からの信号線１
０４上の信号がアクティブとなって、訂正可能エラー検
出ＦＦ６がセットされるとともに、エラー訂正回路５で
訂正されたマイクロプログラムおよびＥＣＣビットがセ
レクタ２を介して読出しレジスタ３に格納される。

この読出しレジスタ３に格納されたマイクロプログラム
およびＥＣＣビットは再度エラー検出回路４によりＥＣ
Ｃチエツクが行われる。

このとき、ＥＣＣチエツクによって１とットエラーが検
出された場合には、訂正可能エラー検出ＦＦ６がセット
されているので、タイミングＴ４でエラー検出回路４か
らの信号！１１０７上の信号がアクティブとなって、レ
ジスタエラー登８１　Ｆ　Ｆ　７がセットされ、この１
とットエラーが訂正不可のハードウェアエラーとして登
録される。

レジスタエラー登録ＦＦ７がセットされることにより、
図示せぬ上位装置あるいは診断装置にこのハードウェア
エラーが通知され、上位装置あ・るいは診断装置により
障害処理が行われる。

よって、読出しレジスタ３が故障しているような場合に
、エラー訂正回路５で訂正されたマイクロプログラムお
よびＥＣＣビットに再度１とットエラーが検出されると
、この訂正可能エラーが訂正不可のハードウェアエラー
として上位装置あるいは診断装置に通知されるので、命
令タイムアウトとなることなく、読出しレジスタ３の故
障を検出することができる。

このように、エラー訂正口Ｆ！？１５で訂正可能エラー
が訂正されたマイクロプログラムおよびＥＣＣビットに
、エラー検出回路４で再度訂正可能エラーが検出された
ときに、この訂正可能エラーを訂正不可のエラーとして
レジスタエラー登録ＦＦ７に登録して上位装置あるいは
診断装置に通知するようにすることによって、制御記憶
装置１の故障ではなく、読出しレジスタ３に故障が生じ
た場合でも、命令タイムアウトとなることなく、読出し
レジスタ３の故障を検出することができる。

１匪ム豆」 以上説明したように本発明によれ、ば、制御記憶から読
出されてマイクロプログラム読出しレジスタに保持され
たマイクロプログラムにおいて訂正可能エラーが検出さ
れ、この訂正可能エラーが訂正されたマイクロプログラ
ムに再度訂正可能エラーが検出されたとき、該マイクロ
プログラムの訂正可能エラーを訂正不可能エラーとして
通知するようにすることによって、マイクロプログラム
読出しレジスタに故障が生じた場合に命令タイムアウト
となることなく、マイクロプログラム続出しレジスタの
故障を検出することができるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例の構成を示すブロック図、第
２図は本発明の一実施例の動作を示すタイムチャートで
ある。 主要部分の符号の説明 １・・・・・・制御記憶装置 ３・・・・・・マイクロプログラム読出しレジスタ４・
・・・・・エラー検出回路 ５・・・・・・エラー訂正回路 ６・・・・・・訂正可能エラー検出フリップフロップ７
・・・・・・読出しレジスタエラー 登録フリップフロップ

Claims (1)

【特許請求の範囲】
1. （１）制御記憶から読出されたマイクロプログラムを保
   持するレジスタと、前記レジスタに保持された前記マイ
   クロプログラムの訂正可能エラーを検出するエラー検出
   手段と、前記マイクロプログラムの前記訂正可能エラー
   を訂正して前記レジスタに格納するエラー訂正手段とを
   含むマイクロプログラムエラー検出回路であって、前記
   エラー訂正手段により前記訂正可能エラーが訂正され、
   前記レジスタに保持されたマイクロプログラムに前記エ
   ラー検出手段により前記訂正可能エラーが検出されたと
   き、該マイクロプログラムの訂正可能エラーを訂正不可
   能エラーとして通知する手段を設けたことを特徴とする
   マイクロプログラムエラー検出回路。