JPS5897874A - 電界効果トランジスタの製造方法 - Google Patents
電界効果トランジスタの製造方法Info
- Publication number
- JPS5897874A JPS5897874A JP56195647A JP19564781A JPS5897874A JP S5897874 A JPS5897874 A JP S5897874A JP 56195647 A JP56195647 A JP 56195647A JP 19564781 A JP19564781 A JP 19564781A JP S5897874 A JPS5897874 A JP S5897874A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- conductive layer
- films
- implanted
- semi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P30/00—Ion implantation into wafers, substrates or parts of devices
- H10P30/20—Ion implantation into wafers, substrates or parts of devices into semiconductor materials, e.g. for doping
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は化合物半導体論理回路用の電界効果トランジス
タの製造方法に関するものである。
タの製造方法に関するものである。
ＧａＡｓをはじめとする化合物半導体を用いた論理回路
は、半絶縁性基板上に電界効果トランジスタ（ＦＥＴ）
を作って構成するのが一般的である。中でもエンハンス
メントモードＦ’ＥＴ （Ｅ−ＦＥＴ）をドライバとし
、ディプリーションモードＦＥＴ（Ｄ−ＦＥＴ）を負荷
とするＥ／Ｄ形ＤＣＦＬ（Ｄｉｒｅｃｔ Ｃｏｕｐｌｅ
ｄ ＦＥＴ Ｌｏｇｉｃ ）構成が、回路の簡単さ、低
消費電力性、高密度さなどの点で優れておシ、よく用い
られる。
は、半絶縁性基板上に電界効果トランジスタ（ＦＥＴ）
を作って構成するのが一般的である。中でもエンハンス
メントモードＦ’ＥＴ （Ｅ−ＦＥＴ）をドライバとし
、ディプリーションモードＦＥＴ（Ｄ−ＦＥＴ）を負荷
とするＥ／Ｄ形ＤＣＦＬ（Ｄｉｒｅｃｔ Ｃｏｕｐｌｅ
ｄ ＦＥＴ Ｌｏｇｉｃ ）構成が、回路の簡単さ、低
消費電力性、高密度さなどの点で優れておシ、よく用い
られる。
このＥ／Ｄ形回路の従来の製造方法を第１図に示す。
ｌａｌ半絶縁性基板１上にＤ−ＦＥＴ用マスク２を介し
てイオン注入３を行ない、Ｄ−ＦＥＴの導電層４を形成
する。
てイオン注入３を行ない、Ｄ−ＦＥＴの導電層４を形成
する。
ｌｂｌ 次Ｖｃ、Ｅ−ＦＥＴ用マスク５を介してイオン
注入３ａを行ない、Ｅ−ＦＥＴの導電層６を形成する。
注入３ａを行ない、Ｅ−ＦＥＴの導電層６を形成する。
イオン注入に際しては、加速電圧、ドーズ量を適正に選
ぶことによって、不純物濃度分布を変えることができる
ので、Ｄ−Ｆ’ＥＴとＥ−ＦＥＴｆ：作り分けることか
できる。
ぶことによって、不純物濃度分布を変えることができる
ので、Ｄ−Ｆ’ＥＴとＥ−ＦＥＴｆ：作り分けることか
できる。
イオン注入後はアニールして活性化させ、導電層４．６
上にゲート、ノース、ドレインの電極を形成すればＦＥ
Ｔとして完成する。
上にゲート、ノース、ドレインの電極を形成すればＦＥ
Ｔとして完成する。
このようなイオン注入による導電層形成上の大きな問題
点は、Ｄ−ＦＥＴとＥ−ＦＥＴｆ：設計通りの特性にな
るように注入条件を選ぶことが難しいことにある。
点は、Ｄ−ＦＥＴとＥ−ＦＥＴｆ：設計通りの特性にな
るように注入条件を選ぶことが難しいことにある。
また、結晶表面を露呈した状態でイオン注入を行なうた
め、表面汚染の恐れが大きい。
め、表面汚染の恐れが大きい。
本発明はこれらの欠点を解決するため、膜付イオノ注入
をし、かつ膜厚を変えることによって、Ｅ／Ｄ形ＦＥＴ
の導電層を形成できるようにした電界効果トランジスタ
の製造方法を提供するものである。
をし、かつ膜厚を変えることによって、Ｅ／Ｄ形ＦＥＴ
の導電層を形成できるようにした電界効果トランジスタ
の製造方法を提供するものである。
以下図面により本発明の詳細な説明する。
第２図は本発明の実施例であって、半絶縁性基板１上に
絶縁膜７および８をつけておき、これらの膜を通してイ
オン注入３Ｌ＋を行なう。例えは、半絶縁性基板ｌがＧ
ａＡｓであるときには、Ｓｌなどをイオン注入の物質と
して用いる。薄い膜７を進して導電層４ａは深くまで不
純物が注入され、厚い膜８を通したものは浅くしか注入
されない。また注入イオンは絶縁膜７や８中にも入るの
で、２４篭膜４ａと６ａとではドーズ量も異なってくる
。従って、絶縁膜７，８の膜厚とイオン注入条件を適切
に選ぶことにより、４ａをＤ−ＦＥＴ用の導電層とし、
６ａをＥ−ＦＥＴ用の導電層としチャネルとして利用す
ることができる。
絶縁膜７および８をつけておき、これらの膜を通してイ
オン注入３Ｌ＋を行なう。例えは、半絶縁性基板ｌがＧ
ａＡｓであるときには、Ｓｌなどをイオン注入の物質と
して用いる。薄い膜７を進して導電層４ａは深くまで不
純物が注入され、厚い膜８を通したものは浅くしか注入
されない。また注入イオンは絶縁膜７や８中にも入るの
で、２４篭膜４ａと６ａとではドーズ量も異なってくる
。従って、絶縁膜７，８の膜厚とイオン注入条件を適切
に選ぶことにより、４ａをＤ−ＦＥＴ用の導電層とし、
６ａをＥ−ＦＥＴ用の導電層としチャネルとして利用す
ることができる。
また、注入したくない部分はマスク層９でおおっておけ
ばよい。
ばよい。
注入後の製作工程は、アニールして電極付けをする。ア
ニールは膜付のまま、あるいは新しく膜をつけ直して行
なってもよい。またキャラブレスアニールでもよい。
ニールは膜付のまま、あるいは新しく膜をつけ直して行
なってもよい。またキャラブレスアニールでもよい。
このように、膜厚の違う膜を通してイオン注入すること
により、ＶＤ形ＦＥＴの導電層を形成することができる
ので、イオン注入時の表面汚染が２なく、膜厚の違いに
よってＥ／Ｄ形ＦＥＴが同時に形成され製作が簡単化す
る◇ また、膜付住人で導電層を形成するので、結晶表面の不
純物濃度を旨くすることができる。
により、ＶＤ形ＦＥＴの導電層を形成することができる
ので、イオン注入時の表面汚染が２なく、膜厚の違いに
よってＥ／Ｄ形ＦＥＴが同時に形成され製作が簡単化す
る◇ また、膜付住人で導電層を形成するので、結晶表面の不
純物濃度を旨くすることができる。
以上説明したように、本発明は化合物半導体の半絶縁性
基板への不純物のイオン注入によりＤ −ＦＥＴとＥ−
Ｆ’ＥＴを簡単に作り分けることができる製造方法であ
るので、これを論理集積回路の製造に導入することによ
り、歩留りよ＜ Ｅ／Ｄ形ＤＣＦＬ構成のＬＳＩが製造
でき、大きな利点となる。
基板への不純物のイオン注入によりＤ −ＦＥＴとＥ−
Ｆ’ＥＴを簡単に作り分けることができる製造方法であ
るので、これを論理集積回路の製造に導入することによ
り、歩留りよ＜ Ｅ／Ｄ形ＤＣＦＬ構成のＬＳＩが製造
でき、大きな利点となる。
第１図は従来のＥ／Ｄ形ＥＦＴの製造方法を説明するだ
めの断面図、第２図は本発明のＥ／Ｄ形ＦＥＴの製造方
法の一実施例を示す断面図である。 ■・・・半絶縁性基板、 ２・・・Ｄ−ＦＥＴ用マス
ク層、３、、３ａ 、 ３ｂ−−−イオン注入、 ４
・ Ｄ−ＦＥＴの、導− 電層、 ５・・・Ｅ−ＦＥＴ用マスク層、 ６・・
・Ｅ −ＦＥＴの導電層、 ７・・・Ｄ−ＦＥＴ用絶縁
膜、８・・・Ｅ−ＦＥＴ用絶縁膜、 ９・・・マスク
層。 第 １ 閃 ３ 、
めの断面図、第２図は本発明のＥ／Ｄ形ＦＥＴの製造方
法の一実施例を示す断面図である。 ■・・・半絶縁性基板、 ２・・・Ｄ−ＦＥＴ用マス
ク層、３、、３ａ 、 ３ｂ−−−イオン注入、 ４
・ Ｄ−ＦＥＴの、導− 電層、 ５・・・Ｅ−ＦＥＴ用マスク層、 ６・・
・Ｅ −ＦＥＴの導電層、 ７・・・Ｄ−ＦＥＴ用絶縁
膜、８・・・Ｅ−ＦＥＴ用絶縁膜、 ９・・・マスク
層。 第 １ 閃 ３ 、
Claims (1)
- 化合物半導体の半絶縁性基板に不純物をイオン注入する
ことによりチャネルとして利用する導電層を形成する電
界効果トランジスタの製造方法において、該半絶縁性基
板上に定められた領域１と領域２上に厚さの異なる膜を
形成し、膜を通してイオン注入を行なうことによって前
記半絶縁性基板内に導電層を形成する場合、前記領域１
および前記領域２上の膜厚を各々エンノ・／スメントモ
ードトランジスタおよびディプリーションモードトラン
ジスタの導電層が形成されるように選んだことを特徴と
する電界効果トランジスタの製造方法◇
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195647A JPS5897874A (ja) | 1981-12-07 | 1981-12-07 | 電界効果トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195647A JPS5897874A (ja) | 1981-12-07 | 1981-12-07 | 電界効果トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5897874A true JPS5897874A (ja) | 1983-06-10 |
Family
ID=16344646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56195647A Pending JPS5897874A (ja) | 1981-12-07 | 1981-12-07 | 電界効果トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897874A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6350014A (ja) * | 1986-08-19 | 1988-03-02 | Nec Corp | 半導体装置の製造方法 |
| JPH01236657A (ja) * | 1988-03-17 | 1989-09-21 | Toshiba Corp | 半導体装置の製造方法 |
| US5292671A (en) * | 1987-10-08 | 1994-03-08 | Matsushita Electric Industrial, Co., Ltd. | Method of manufacture for semiconductor device by forming deep and shallow regions |
| US5543342A (en) * | 1989-03-29 | 1996-08-06 | Mitsubishi Denki Kabushiki Kaisha | Method of ion implantation |
-
1981
- 1981-12-07 JP JP56195647A patent/JPS5897874A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6350014A (ja) * | 1986-08-19 | 1988-03-02 | Nec Corp | 半導体装置の製造方法 |
| US5292671A (en) * | 1987-10-08 | 1994-03-08 | Matsushita Electric Industrial, Co., Ltd. | Method of manufacture for semiconductor device by forming deep and shallow regions |
| JPH01236657A (ja) * | 1988-03-17 | 1989-09-21 | Toshiba Corp | 半導体装置の製造方法 |
| US5543342A (en) * | 1989-03-29 | 1996-08-06 | Mitsubishi Denki Kabushiki Kaisha | Method of ion implantation |
| US5585658A (en) * | 1989-03-29 | 1996-12-17 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device having diffusion regions formed with an ion beam absorber pattern |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4394182A (en) | Microelectronic shadow masking process for reducing punchthrough | |
| US3996655A (en) | Processes of forming insulated gate field effect transistors with channel lengths of one micron in integrated circuits with component isolated and product | |
| US3883372A (en) | Method of making a planar graded channel MOS transistor | |
| EP0085916A3 (en) | Method of fabricating field effect transistors | |
| US4679303A (en) | Method of fabricating high density MOSFETs with field aligned channel stops | |
| JPH09102550A (ja) | Ｌｄｄ ｃｍｏｓ形成方法 | |
| DE3561680D1 (en) | Method of producing highly integrated mos field-effect transistors | |
| JPH05235350A (ja) | 半導体装置 | |
| JPS61263274A (ja) | 半導体装置の製造方法 | |
| JPS5854638A (ja) | 半導体装置の製造方法 | |
| JPS62179143A (ja) | 半導体装置およびその製造方法 | |
| JPS616871A (ja) | 電界効果トランジスタの製造方法 | |
| EP0157780B1 (en) | High density mosfet with field oxide aligned channel stops and method of fabricating the same | |
| JPH01208869A (ja) | 半導体装置およびその製造方法 | |
| JPS63229756A (ja) | 半導体装置の製造方法 | |
| JPS5874070A (ja) | 半導体装置の製造方法 | |
| JP2973479B2 (ja) | 薄膜トランジスタ装置 | |
| JPS5955070A (ja) | 半導体装置の製造方法 | |
| JPS6211516B2 (ja) | ||
| KR940001398B1 (ko) | Mosfet 제조방법 | |
| JPS63160277A (ja) | 半導体素子製造方法 | |
| JPH04223368A (ja) | Ｃｍｏｓ半導体装置の製造方法 | |
| JPH02222547A (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| JPS58161376A (ja) | 半導体装置およびその製造方法 | |
| JPS5856468A (ja) | 半導体製造方法 |