JPS5897989A - 色表示装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明はビームインデックス方式カラーテレビジョン用
陰極線管を用い九色素表示装置に関するものである。

ビームインデックス方式の陰極線管は電子ビームの走査
方向に直角に配列した色螢光体細条群、さらにこの色螢
光体細条群と一定の関係をもって配列したインデックス
細条群で構成したスクリーンを用い、このスクリーンを
単一電子ヒームテ走査することでインデックス細条群か
らのインデックス信号により電子ビームの色螢光体細条
群への到達位置全検出して、電子ビームを色情報信号で
斐調して色表示を達成するものである。

ただ、上記のインデックス細条群としては紫外螢光体Ｐ
１６や２次電子放射材料ＭｇＯなどが使われるが普通で
ある。ここではＰｌ、などの集外螢光体を用いたインデ
ックス螢光体細条群で構成した例を説明するが、基本的
には２次電子放射材料を用い九ときも全く同様である。

さて、このビームインデックス方式の色表示装置におい
て、最大の欠点は、画面全体にわたって常に電子ビーム
の到達位置を検知しなければならないため、インデック
ス信号を常に確保する必要があることである。このこと
は（１）インデックス信号を確保するだけのビーム電流
を常に流す必要があり、画面が暗黒でも電子ビームを遮
断できないためコントラストが充分とれない、（２）イ
ンデックス信号に雑音等が混入すると正し一位置信号が
得られなくなり、正しい色再現ができなくなるなどの問
題が発生する。

本発明は、上記のこれらの欠点を解決するものである。

すなわち、色表示装置をスイッチオンしたとき、または
適当な期間を１置いてインデックス信号の周期または位
相情報をメモリに記憶し、通常の画像表示中は、周期ま
たは位相情報をメモリから読みだし、インデックス信号
を再生して、これにより色表示を行なうものでおる。

以下本発明の構成を図面に基づいて説明する。

第１図は本発明の一実施例の色表示装置の概略構成図で
あり、（１）ｔｌｉビームインデックス方式のカラー陰
極線管、Ｃ２）は電子銃、＋３）　Ｖｉミスクリーン（
４）は電子銃ｔＸ＞からの単一電子ビーム、（６）は電
子ビーム（４）の励起で発光したインデックス螢光体か
らのインデックス紫外光、ｔｉＩｌは紫外光（５）の検
出器、（７）はインデックス螢光体からの紫外光（５）
の検出器（６）で電気信号に変換したインデックス信号
の高域周波数成分（メインインデックス信号）を取り出
し増幅する高域増幅器、（８）はインデックス信号の低
域周波数成分（スタートインデックス信号）を取りだす
低域増幅器、（９）はメインインデックス信号をゲート
するゲート回路、帥はゲート回路（９）へゲー）信号を
供給するためのゲート信号発生器、（川はメインインデ
ックス信号から周期データを発生する周期データ発生器
、Ｑ２１はクロック信号発生器、−１はメモリ　（ＲＡ
Ｍ）、０４はメモリ＋１３のアドレス信号発生回路、−
はメモリ■からのデータによりメインインデックス信号
を発生するインデックスパルス発生器、０１１′ｉメモ
リＱｌ、アドレス信号発生器Ｉ、ゲート信号発生器（至
）等を制御する制御信号発生回路、　＋１７１は発生し
たメインインデックス信号ＩＯ＠、１２０＠ａ　　２４
０＠（Ｄ５相Ｃ）ｆｉ相信号ＫＮ’換するパルス移相器
、０１は複合映像信号から、乳Ｇ、Ｂの３色の色信号を
復調する色復調回路、輪はパルス移相器Ｑηからの５相
に分離されたパルス信号でもって、色復調回路舖からの
Ｒ，Ｇ、Ｂ。

色信号をゲートし、直列信号に変換する色信号ゲート回
路、−は色信号ゲート回路−からパルス信号を増幅し、
電子銃（２）を駆動する信号を供給する映像出力回路、
勾は垂直同期信号の入力端子、勾は水平同期信号の入力
端子、（ハ）は複合映像信号の入力端子である。

第２図は、第１図の実施例における周期データ発生器０
すの一実施例の構成図であり、図中の（７）　（１１）
（川（ｔ２１Ｑ３１　ａ４はそれぞれ第１図の（７）　
（９）　ｔｉＩｌ　０５　Ｑ：ｌ　１１４１に対応する
。榊は４ビツトラツチ、翰は４ビットフフチ０４ヲ作動
させるパルスの入力端子、翰は櫨ビｆｆ）パイナリイカ
ウンタ、（財）は４ビツトバイナリイカウンタ（ホ）の
全ビットを零にクリアするパルスの入力端子％（ハ）は
（ビットバイナリイカウンタ（至）のクロック信号入力
端子、翰はバッフ１である。

第５図は、第１図の実施例におけるインデックスパルス
発生器ｌ〜の一実施例の構成図であり、図中Ｏ（＠）　
（１２１１８１０４（ＩＱ　ｌｌηはそれぞれ第１図の
（１１）　ｆｌ！ｌ　＠’４　Ｑ４１０５）拳乃に対応
する。（７）は４ビツトラツチ、（２）は４ビツトラツ
チＣｆＪを作動させるパルスの入力端子、に）は４ビフ
トコンバレータ、に）は４ビツトフンパレータ■を作動
させるパルスの入力端子、（財）は４ビツトコンパレー
ターに）の出力信号をメインインデックス信号のパルス
幅には！等しいパルス信号に整形するためのパルス整形
回路、（至）は４ピフトパイナリイカウンタ、曽は１ビ
ツトパイナリイカウン！（至）の全ビットを零にクリア
するパルスの入力端子、＠Ｆｊ４ビットパイナリイカウ
ンタ（至）のクロック信号入力端子、Ｃ４ｆｉ４ビツト
バイナリイカウン！（至）のキャリイビフト出力端子で
、４ビツトがすべて“１”となるときキャリイビットの
出力は＃ｌ＃となる。■Ｆｉ２ビットパイナリイカウン
！、−祉２ビットパイナリイカウンタ働の全ビットを零
にクリアするパルスの入力端子、（ロ）は２ビツトパイ
ナリイカウンターのクロック信号入力端子、−はＡＮＤ
ゲート、峙はＯＫゲートである。

第４図は、第１図の実施例におけるスクリーン（３）の
一実施例の構造の断面図であり、この断面図は水平走査
の最初の短かい期間に相当する部分である。第４図にお
いて、−はガラスのフェースグレート、に）はガラスの
フェースプレー１の内壁に塗布しｑＲ，Ｇ、Ｂの色螢光
体細条群、＠は同じく内壁に塗布した非発光物質（黒鉛
など）のブラック部、に）は色螢光体細条群に）および
ブラック部−の上に形成したメタルバック、＠輪はメタ
ルバック上に塗布したインデックス螢光体細条群で、−
はスタートインデックス部、＆ａはメインインデックス
部、輪は電子ビームの走査方向である。なお、第１図に
示すスタートインデックス部−の螢光体幅とメインイン
デックス部−の螢光体細条群のピッチは前者が大幅に大
きくなるように設定し、さらに、メインインデックス部
−の最初の数周期（第４図では２周期としている）は電
、子ビームが到達しても、発光しないようにブラック部
とする。

また、第４図ではメインインデックス部の螢光体細条群
−のピッチと、色螢光体細条群−のＲ，Ｇ。

Ｂを１ｍ　（）リップレフト）としたトリプレフトビフ
チとは等しくなるように配列しているが、この配列関係
は種々あり、こ−では説明をより判りやすくするため、
上述のような配列としている。

第す図は、第４図のスクリーンを電子ビームで走査して
得られるインデックス信号を基にした第１図の各部の信
号を示し、第５図（Ａ）は検出器（ＩＩ）で得られる出
力信号であり、躯っは第４図のスタートインデックス部
−に対応した信号、勢りは第４図のメインインデックス
部−に対応した信号である。

第す図（至）は高域増幅器（７）の出力信号でめり、闘
は休）の信号からメインインデックス信号の＠を取り出
した信号である。第６図Ｃは低域増幅器（８）の出力信
号であり、（財）は（Ａ）のスタートインデックス信号
の１を取り出した信号である。第す図（至）はゲート信
号発生器（２）の出力信号であり、（Ｃ）の−のパルス
と（Ｂ）の−の最初のパルスｂ、により生成する。

第５図（イ）はゲート回路（９）の出力信号であり、−
は（至）のメインインデックス信号の最初のパルスｂ。

のみを００信号でゲートして取り出したパルスである。

第６図（ト）はクロック信号発生器−の出力信号であり
、１７１はに）の−のパルスで起動させて発生させたク
ロック信号である。

第６図は、第１図、第２図、第５図における動作を説明
するための各部の信号を示し、（Ｇ）および（ロ）はそ
れぞれ第す図の（７）および（ト）に対応し、（１）は
第す図の（ロ）に対応するパルス信号であるが、それぞ
れのパルスのピッチを４区間に分割し、最初の５期間を
それぞれｔ・の等期間とし、残りの期間をそれぞれ１．
、１．、１．、１４・−・・・としている。（−Ｔ）は
第１図および第５図におけるインデックスパルス発生器
−のパルス発生の動作を示し、（勾における１、、　１
１．１．、１．、１．　＋＋・・・でメインインデック
ス信号に対応するパルス信号を得る様子を示す。

さて、従来のビームインデックス方式の陰極線管におけ
る色素水装置では、陰極線管のスクリーンから取り出さ
れる色螢光体細条群と一定の配列関係をもったインデッ
クス螢光体細条群からのインデックス信号管増幅し、色
替光体トリプレラドに対応した信号に変換して（例えば
、第１図のパルス移相器０７）への供給信号に変換して
）色表示を実現するものである。従って、前述したよう
にインデックス信号が欠除すると色表示が正しく行なわ
れない。

本発明では、電子ビームが色信号で変調されない安定し
た短かい期間（テレビジ覆ンの数フィールドの期間）全
設け、この期間にインデックス信号を取り出し、この信
号の周期または位相の情報全記憶する。そして、画像表
示は記憶された情報を読みだしてインデックス信号金再
び発生し、この信号で色表示を行なうものである。従っ
て画像表示の時はインデックス信号は陽極線からは取り
出さないため、インデックス信号の欠除などの開門は全
く発生しない。これらの動作について、第１図によって
詳しく説明する。ビームインデックス方式のカラー陰極
線管（１）のスクリーン（３）上に構成された色螢光体
細条群やインデックス螢光体細条群の配列のそれぞれの
ピッチが等間隔に配列されていても、電子ビームの偏向
の直線性の完全なものは実現され難く、従って電子ビー
ムの走査速度は一定とならない九め、取り出されるイン
デックス信号の周期も一定とならない、ただ、現在の技
術では偏向精度も向上し、±５チ程度の直線性は達成さ
れて居り、従って、インデックス信号の周期も±５−の
変動に納めることはそれ程難かしいことではない。本発
明では上記程度の偏向精度は実現できることを前提とし
ている。

きて、第４図は第１図のスクリーン（３）の構造の一例
でおり、電子ビームが走査すると、スタートインデック
ス部螢光体細条群−、メインインデックス部螢光体細条
群−より紫外光を発光する。この発光を第１図の検出器
（ｅｌＪで検出し、電気信号に変換すると第５図（Ａ）
に示す信号が得られる（インデックス螢光体細条群のピ
ッチは等間隔であるが、電子ビームの走査が偏向の非直
線性によシ、取り出された信号の周期は一定とならない
）。そして、この信号全第１図の高域増幅器（７）へ供
給すると、第６図（Ｂ）　Ｖｒ−示すように、高域成分
だけを選択増幅してメインインデックス信号が得られる
。ｆた、第１図の低域増幅器（８）へ検出器（Ｉｌｌの
信号を供給すると第５図（Ｃ）に示すスタートインデッ
クス信号が得られろ。そして、これらのメインインデッ
クス信号とスタートインデックス信号を第１図のグー１
信号発生器ωに供給して第５図のに示すゲートパルスを
発生させ、ゲート回路（９）に供給する。ゲート回路（
９）では第５図Ｃ）に示すように、メインインデックス
信号の最初のパルスｂ１のみゲートしてパルス全戦り出
す（このパルス全以後クロックスタートパルスと称する
）。一方、クロック信号発生器０４のクロック信号の周
期は、メインインデックス（ｍ号の周期に比べ極めて短
かい周期のクロック信号に既定する（５０〜２００分の
１の周期）。

また、このクロック信号発生器０２１はクロックスター
トパルスで一水平走査期間毎に発振をスタートロックさ
せるとともにこのクロック信号を周期データ発生器ｔｌ
ｌｌ　Ｋメインインデックス信号とも艮供給する。この
周期データ発生器（１１）ではメインインデックス信号
の各周期毎に、クロック信号のパルス数を算出してディ
ジタル周期データにｒ換して、アドレス信号発生回路０
慟からの画面のアドレスに対応したメモリ上のアドレス
指定に基づき、メ毛すＱ場に記憶する６以上がＱデック
ヌ信号の記憶動作の説明である。

第４図のスクリーン構造において、水平走査の最初の短
かい期間に相当する期間（スタートインデックス部螢光
体細条群−からメインインデックス部螢光体細条群■の
最初の２つの細条までの期間）はブラックが塗布されて
居シ、画面には出ない部分である。そこで、こｏｓ分子
ｔ電子ビームが走査するときは多少ビーム電流全増加し
て、スタートインデックス信号およびメインインデック
ス信号の最初の１また２つのパルスを常に安定して取り
出すようにすることが可能である。従って画像を再現す
るときは、電子ビームを上記の水平走査の最初の短かい
期間だけ画像信号で変調することなく、インデックス信
号が安定して取り出せる一定のレベルのビーム電流が流
れるように設定して駆動する。

上記のように電子ビームを駆動することにより画像表示
を行なっているときでも、第５図（＾）のスタートイン
デックス信号ｉ１１、メインインデックス信号−〇＆、
、！Ｌ、け安定して取り出される。従って第す図（Ｃ）
　（ＤＩ）　（尊のパルスも同様に安定して確保される
ことになる。そこで、第１図のゲート回路（ｓ）カラの
クロックスタートパルスでクロック信号発生器０２１を
起動させてクロック信号を発生し、インデックスパルス
発生器−に供給する。これと同時に、アドレス１８号発
生器α嘴からの画面アドレスに対応し次メモリ上のアド
レス指定に基づいて、メモリ■からディジタル周期デー
タを読み出してインデックスパルス発生器（ＩＱに供給
する。インデックスパルス発生器０５１では周期データ
の情報に応じてクロック信号をカウントして、周期デー
タの情報とカウントの値が一致した時点でパルスを発生
し、このパルスで再び周期データを読みだし、再ヒカウ
ントしてデータとカウントの値が一致した時点でパルス
を発生する。これを顛次くり返してパルス列を発生する
が、これらのパルス（ｉｆ号の周期は予め刈ンインデッ
クス信号を周期データに変換してメモリ０に記憶された
情報を読み出して再生したものであり、メインインデッ
クス信号が再生されたことになる。インデックスパルス
信号発生器０りからのパルス信号はパルス移相器αηへ
供給し、Ｒ，Ｇ、Ｂの色信号をゲートする九めの５つの
位相のパルス信号を発生する（色螢光停細条群の各ピッ
チを等しくすると５つの位相のバルスイｄ号の位相は０
°、１２０＠、！４０°となる）。

また、複合映像信号を入力端子−に供給し、色複−回路
ＯｎでＲ，Ｇ、Ｂの色信号を複−し、これらのＲ，Ｇ、
ＢＯ色信号を色信号デート回路（ｌＩに供給し、パルう
移相器ａ′ＩＩからの３相のパルス信号でゲートして直
列信号に変換する。この直列信号を映像出力回路（２１
を経て電子銃（２）に供給し、電子ビームを変調して色
表示を行なう。なお、パルス移相器Ｑ７）、色複調回路
（１１、色信号ゲート回路積、映像出力回路−等で構成
される色信号処理回路は他にも種々の構成があるが、こ
−では−例を示したにすぎない。

第１図における制御信号発生回路ＯＦ６は、入力端子鰭
より垂直同期信号を、入力端子（イ）より水平同期信号
を供給され、画面アドレスとメモリＱ：ｌのアドレスの
対応金つける制御信号ｔアドレス信号発生ｕｒＪ＊に供
給し、さらに、メモリａ罎への記憶動作が、読み出し動
作かを指示する制御信号をメモリａｌｌに供給し、水平
走査の開始のタイミング＊’＋ｔゲート信号発生器αＯ
に供給するなどの動作を遂行する。さらに、メモリｆｉ
ｌｌへの記憶＃Ｊ作は色表示装置に電源が投入された時
か、テレビチャンネルの切換え時か、または適当な期間
毎に電子ビームの極端な変ｖ４を押えるか、Ｊたは変調
のない一定のレベルのビームｖＬ流として安定なインデ
ックス信号が確保できるように設定して行なうが、この
記憶動作の設定も制−信号発生回路９檜で行なう、また
、記憶するメインインデックス信号の周期データも全水
平走査線にわたって行なう必要はない。

これは隣接する水平走査線間では偏向の直線性は査線（
ｌフレームの半分）の２〜４走査線に１回記憶し、再生
時２〜４走査線を１本の走査線の周期データでメインイ
ンデックス信号ヲ鵬生し、色表示することも可能であり
、メモリａ４の容量も大幅に減少する。このような飛び
こしの制御も制御信号発生回路Ｑ１ｍで行なう。

第２図は第１図における周期データ発生器（川の一実施
例の構成図であるが、この構成では周期データを（ビッ
トのデータとして取扱う一例である。

第６図（Ｇ）に示すクロックスタートパルスをゲート回
路（９）よりクロック信号発生器（Ｉりに供給し、これ
を起動して第６図（ロ）に示すようなりロック信号を発
生させる。このクロック信号は４ビツトバイナリイカウ
ンターのクロック信号入力端子（至）に供給する。また
、高域増幅器（７）からのメインインデックス信号は４
ビツトフフチ＠の作動信号入力端子（ハ）に供給すると
ともに、パフファ＠を通して４ビツトパイナリイカウン
タ■のクリア入力端子−に供給する。今、メインインデ
ックス信号を第６図し、最初から５つまでの期間を等し
て期間ｔ・に設定し、残りの１つの期間をそれぞれのパ
ルス周期に対応してｔｌｌ　ｔｌｌ　ｔｌｌ　ｔ４・・
・・・・として、０〈ｔ、、　ｔ、、　ｔｌｌ　ｔａ・
・・・・−・＜１．とすると周期の賢動が±１９−５チ
以内でめれば、１１．１．、１．、１４−・・・・・だ
けｔｆ動１分として取り出すことで周期データとするこ
とができる。偏向の直線性が±５チであれば、上記の±
１ｓＬ５％は充分カバーできる範囲である。

さて、上記のように１．、−１１．１．、１．、１．・
・・を設定するが、これは周期データ発生器（Ｉｌｌで
次のようにして達成される。今ここで、クロック信号の
周期をｔ・のｌ／１６　　（４ビツト）に設定し、第６
図（１）のメインインデックス信号の最初のパルスｂ１
がパフフ１＠全通して４ビツトパイナリイカウンタ（至
）のクリア入力端子に入力されると、カウンタ（２）の
全ビットが零にクリア□されるとともに、クロック信号
入力端子（２）に入力された第６図（ロ）のクロック信
号のカウントを始める。そして、゛カウンタ曽の全ビッ
トが′ｌ“となると再び全ビット＃Ｏ＃からカウントを
開始する。この全ビット′０“から全ビット″１＃とな
るまでのクロック信号のパルスのパルスのカウント数は
１６とナル（これの期間はｔｏと々る）。これを３回繰
返して４回目のカラントラ開始すると、この間にメイン
インデックス信号の次のパルス（第６　図（１）のｂｍ
）が現。わする。このす、のパルスは４ビツトバイナリ
イカウンタωの各ビットをラッチする４ビツトフフチ＠
のラッチ作動入力端子に供給され、４回目のカウント数
をラッチする。そしてラッチされたデータは４ビツトの
周期データとしてメモリｔｌ：ＩＩへ転送されて記憶逼
れる。また、ｂ、のパルスはパフファａｔ通して４ビツ
トパイナリイカウンタ（ホ）のクリア入力端子に供給さ
れて、カウンタ（ホ）の全ビットを零にクリアするとと
もに再び４間隔のカウントを開始する。このように各パ
ルス期間毎にカウンタ（ハ）をり□“リアして３回の４
ビツトのカウント金実行し、４回目のカウンタ曽の内容
を周期データとしてメモリａ３に記憶する。このように
してｔ＋　ｅ　ｔＨｔ　ｔＨｙ　ｔ４・・・・・−の周
期データがｍｌ憶されることになる。ただ、ここでのパ
フファーは４ビツトラツチ（２）のラッチ動作を先行さ
せ、ラッチが終ってから４ビツトパイナリイカウンタ（
２）をクリアするための遅延回路である。

第３図は第１図のインデックスパルス発生器０＠の一実
施例の構成図であるが、この構成も周期データｆ：４ビ
ットで取り扱う場合の一例でらる。この場合でも第６図
（Ｇ）のクロックスタートパルスでクロック信号発生器
鯖を起動し、第６図（ロ）のようなりロック信号を発生
し、このクロック信号を４ビツトパイナリイカウンター
のクロック信号入力端子（２）に供給する。また、クロ
ックスタートパルスは４ビツトパイナリイカウンタ（至
）のクリア入力端子（至）および２ビツトバイナリイカ
ウンタ員のクリア入力端子輪にＯＲゲート輪を通して与
えられる。これによりカウンタの全ビットが零にクリア
されるとともにクロック信号のカウントを開始する。こ
の４ビツトパイナリイカウンタ（至）の全ビットが＃ｌ
“となり、次の１カウントでカウンタ（至）よりキャリ
イビフトを次の２ビツトバイナリイカウンタ（至）のク
ロック信号入力端子輔に送る。そして１ビツトパイナリ
イカウンタ（至）は再び全ビット“０＃よりカウントを
開始し、さらにキャリイビットを送り、これを５回繰返
すと２ビツトパイナリイカウンタ（至）のＭ２Ｒ，１８
Ｂの各ビットが共に１１＃となり、ＡＮＤゲート−の出
力もｌ＃となる。また４ビツトパイナリイカウンタ（２
）は４回目のカウントを開始している。一方、４ビツト
フツチ曽にはメモリａ３から周期データが読み出されラ
ッチされて−る。そして、礁ビフチフッチ（至）の各ビ
ットのデータは４ビツトコンパレータに）に供給されて
い、る。また、４ビツトパイナリイカウンタ（至）の各
ビットの出力も４ビツトコンパレータに）に供給されて
いる。前述のＡＮＤゲート輔の出力が＃ｌ＃となゐこと
はカウント（至）が４回目のカウントを開始したことを
示す信号でおり、このＡＮＤゲート−の信号（＝１’）
ｔ−＋ビフトフフチ■、４ビツトコンパレータに）の作
動入力端子に供給することで、周期データがラッチされ
、４ビツトコンパレータ（至）が作動し始めたことにな
る。

そして、４ビツトコンパレータ（至）ｑ４ピットラッチ
員からのデータと４ビツトがイナリイカウンタ（至）か
らのデータの各ピッＦ毎め比較を行ない全ビットが等し
くなったらパルス整形回路（２）へパルス信号を供給す
る。このパルス整形回路−では４ビツトコンパレータ（
至）からの出力パルスをメインインデックス信号のパル
ス幅にほぼ等しいパルス信号に整形して、パルス移相器
（ｌηへ供給するとともに、ＯＲゲート回路輪、アドレ
ス信号発生回路Ｉに供給する。そして、このパルス信号
で、４および２ビツトバイナリイカウンタ（２）曽ヲク
リャし、最初から再びカウント動作を開始させるととも
に、アドレス信号発生器Ｉからアドレス信号を出し、メ
モリ■から次の周期データの読み出しを行なわしめる。

このようにして、水平走査の最初はメインインデックス
信号からの最初のパルス（第６図（Ｇ）の−のクロック
スタートパルスで始動したが、以Ｆ４Ｆｉ４ビア）コン
パレータに）、パルス整形回路−で得られるパルス信号
で各４ビツトおよび２ピツトノ＜イナリイカウンタ（至
）＠金りリアしてメモリｌＩＪ上の周期データを次々読
みだしてパルス列を再生する。この様子を示したのが第
６図（丙である。

すなわち、各パルス期間の再生に・おいて、最初からＳ
回目までのカウントでは４ビツトコンパレータ（至）、
４ビツトフフチ■は作動せず、４回目になって４ビツト
コンパレータ（至）、４ビフトブツチ…が作動し、１．
、１．、１．、１．・・・・・・対応する周期データで
それぞれカランＩを停止して、パルス列を再生し、メイ
ンインデックス信号を再び発生するものである。なお、
第２図および第５図におけるクロック信号の周期は全く
等しくなければならない。

また、第２図、第３図の構成図から明らかなようにメモ
リａ罎への周期データの記憶とメモリａ（上からの周期
データの読み出しにおいて、４ビツトパイナリイ力ウン
タ等共通に利用できる回路も存在する。第７図は第２図
と第５図を統合した一実施例の周期データ処理部構成図
を示し、図中の（７）（ｏ）　０２１８３１１４０ｎ　
＋ｌηは第１図の（７）　（９）　Ｈ５ＩＩＩ　１１４
１　（１１６ηにそれぞれ対応する。−は周期データ処
理部、１は４ビットフフチ、１ｅｉ１４ピツドラフチＩ
ＩＩの作動パルス入力端子、−は４ビツトコンパレータ
、−は４ビツトコンパレータ１の作動パルス入力端子、
ａｉｔｔｚｃルス整形回路、−は４ビツトパイナリイ力
ウンタｔｎｅｍｍａそれぞれ４ビツトバイナリイカウン
ターのクリアパルスの入力端子、クロック信号の入力端
子、キャリイビットの出力端子、ｆ７１Ｖｉ２ビットバ
イナリイカウン夕、Ｈ！７カはそれぞれ２ビツトパイナ
リイカウンターのクロック信号入力端子、クリアパルス
の入力端子、（至）は４ビツトラツチ、９４は４ビツト
ラツチ（ハ）の作動パルス入力端子、ケ四はＡＩＤゲー
ト、ヴ匈はバッファ、（ロ）はＯＲゲート、四はＡＮＤ
ゲート、四はインバータ、桐はＡＮＤゲートである。

さて第７図において、制御信号発生回路６ｇからメモリ
ａ１への周期データの記憶動作モードを指゛示する信号
（これを“ｌ＃とする）ｔインバータ（２）、Ａ￥Ｄゲ
ート−に供給して記憶動作モードに設定すると、ＡＮＤ
ゲー、トケ時によってそれぞれ４ビツトフフチＩｆｍ、
４ビットコンパレーターの動作パルス入力端子−−への
入力パルスが遮断され、４ビツトラツチ（２）、４ビツ
トバイナリイカウンター、バッフ１（２）で第２図の周
期データ発生器（１１１が構成され、第２図で説明した
動作が実行される０次に、制御信号発生回路（ＩＩｍか
ら、インバータ翰、ＡＮＤゲート−に’ｌｌ’？供給し
、メモリ０３からの周期データの読み出し動作モードに
設定すると、ＡＮＤケート四はＡＮＤゲートｒＪ篩から
のパルスを１ビツトフフチＩｆ　４ビフトコンバレータ
ーのそれぞれの作動パルス入力端子−一に供給すること
になり、また、ＡＮＤゲート−は高域増幅器（７）から
のメインインデックス信号ｔ−遮断して４ビツトフフチ
（２）の作動パルス入力端子ｆｆ４へのパルスの供給を
停止するため４ピツドラフチ四は動作を停止する。その
結果、４ビツトフフチＩｆ％４ビットコンパレーター、
パルス整形回路−１４ビツトバイナリイカウンター、２
ビツトパイナリイカウンタＩＦ（ｌ　、　Ａ　Ｎ　Ｄゲ
ート輛、ＯＲゲート面により第Ｓ図のインデックスパル
ス発生器を構成し、第５図で説明した動作を実行する。

゛このような構成とすることでカウン夕等の共用化がで
き、回路構成が簡略化される。

第２図、第５図の説明では周期データを１ピツＦで構成
して説明したが精度を上げるためビット数を増加するこ
とも可能である。また、周期データのメモリ容量をｙ〒
８Ｃ方式のテレビジ冒ン信号を基準に算出してみると、
ｌフィールドの水平走査線数Ｆｉ５２５／！、インデッ
クス細条件数を２６０本として、４水平走査線に１回記
憶し、同期データｆ：４ビットとすると （６２５／’り　Ｘ　！ＢＯＸ　（１／４）　Ｘ４ｋ　
６６　Ｋビットとなり、それほどのメモリ容量は必要と
しなφ。

以上の説明で明らかなように、本発明の色表示装置は、
画像表示の期間はインデックス信号はメモリ上の周期デ
ータから発生させる構成であり、−像信号により電子ビ
ームが遮断されても何ら影ｗｅ受けず、しかも、雑音の
混入しやすい陰極線管からのインデックス信号の取り出
しは極めて短期間で、しかも電子ビームが安定している
状茜で行なうため極めて安定した色表示が達成できる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る色表示装置の概略構成
図、第２図は周期データ発生器の一実施例の構成図、第
５図はインデックスパルス発生器の一実施例の構成図、
第４図はスクリーンの一実施例の構造の断面図、第６図
および第６図は第１図の各部の信号波形図、第７図は周
期データ処理部の別の実施例の構成図である。 （１１・−・カフ−陰極線管、（２）・・・電子銃、（
３）・−・スクリーン、（６ン・・・検出器、（７）・
・・高域増幅器、（ＩＩ）・・・低域増幅器、（９）・
・・ゲート回路、鱒・・・ゲート信号発生器、（Ｉｌｌ
・・・周期データ発生器、轢・・・クロック信号発生器
、０漕・・・メモリ、０４・・・アドレス信号発生器、
ａ〜・・・インデックスパルス発生器、−・・・制御信
号発生回路、ｔＪ？）・・・移相器、ｔＪ樽・・・色復
調回路、０１・・・色信号ゲート回路、−・・・映像出
力回路、−・・・４ビフＦラフチ。 （ホ）・・・４ビツトパイナリイカウンタ、（至）・・
・４ビツトラツチ、に）・・・４ビツトコンパレータ、
（２）・・・パルス整形回路、に）・・・４ビツトバイ
ナリイカウンタ、（２）・・・２ビツトパイナリイカウ
ンタ、−・・・色螢光体細条群、−・・・ププック部、
葡・・・メタルバック、＠−・・・インデックス螢光体
細条群 代理人　森本義弘 第２図 ７・ＩＩ

Claims (1)

1. 【特許請求の範囲】 Ｌ　ビームインデックス方式のカラー陰極線管から取抄
   出されるインデックス信号をクロック信号発生器を介し
   てディジタル信号に変換する変換回路と、上記ディジタ
   ル信号を記憶するメモリと、上記ディジタル信号からク
   ロック信号発生器を介して上記インデックス信号を再生
   する再生回路とを具備し、ある定められた短かい期間に
   上記インデックス信号をディジタル信号に変換し、メモ
   リ記憶させるときに、上記メモリから上記ディジタル信
   号を読み出し、上記インデックス信号を再生し、上記再
   生されたインデックス信号をもって色表示全行なうよう
   にしたことを特徴とする色表示装置。 ｉ　変換回路は、クロック信号発生器からのクロック信
   Ｊｌ＋’ｉカウントするカウンタと、カウンタ内容を１
   時うフチするラッチ回路を有し、インデックス信号の各
   周期毎に、上記クロック信号と上記カウンタでカウント
   シ、かつ各周期毎に上記カウンタの内容を上記ラッチ回
   路でフッチし、これをディジタル信号となして上記メモ
   リに転送記憶することを特徴とする特許請求の範囲第１
   項記載の色表示装置。 ＆　再生回路は、クロック信号発生器からのクロック信
   号をカウントするカウンタと、メモリの内容を１時うフ
   チするラッチ回路と、上記カウントの各ビットと上記ラ
   ッチ回路の各ビフ）ｌ比較して各ビットがそれぞれ一致
   した時にパルス信号を発生するコンパレータを有し、上
   記パルス信号を整形してインデックス信号を再生するこ
   とを特徴とする特許請求の範囲第１項記載の色表示装置
   。 未　インデックス信号の各周期を一定な期間と変動する
   期間の和とし、周期ディジタル信号としては、上記変動
   する期間のみを取り出して、メモリへ記憶し、読み出す
   こと全特徴とする特許請求の範囲第２項または第５項記
   載の色表示装置。