JPS5898942A - 超微細パタ−ンの形成法 - Google Patents
超微細パタ−ンの形成法Info
- Publication number
- JPS5898942A JPS5898942A JP56196801A JP19680181A JPS5898942A JP S5898942 A JPS5898942 A JP S5898942A JP 56196801 A JP56196801 A JP 56196801A JP 19680181 A JP19680181 A JP 19680181A JP S5898942 A JPS5898942 A JP S5898942A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- film
- etching
- etched
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
- H10P50/69—Etching of wafers, substrates or parts of devices using masks for semiconductor materials
- H10P50/691—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials
- H10P50/693—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane
- H10P50/695—Etching of wafers, substrates or parts of devices using masks for semiconductor materials for Group V materials or Group III-V materials characterised by their size, orientation, disposition, behaviour or shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks or sidewalls or to modify the mask
Landscapes
- Local Oxidation Of Silicon (AREA)
- Drying Of Semiconductors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の利用分野
本発明は、マスクパターンの輪郭部に超微細パターンを
形成するエツチング方法とこれを用いたシリコン素子の
絶縁分離方法に関する。
形成するエツチング方法とこれを用いたシリコン素子の
絶縁分離方法に関する。
従来技術
半導体製造プロセスにおける微細パターンの形成法とし
てホトエツチング法が用いられて吟る。
てホトエツチング法が用いられて吟る。
最近ではレジストの露光方法としてＸ線露光や電子線露
光が使用され１μｍ以下のパターンが形成されるように
なったが、０．１μｍ以下の超微細パターンは実現困難
である。
光が使用され１μｍ以下のパターンが形成されるように
なったが、０．１μｍ以下の超微細パターンは実現困難
である。
発明の目的
本発明は１μｍ以下０．０１μｍ程度までの超微細パタ
ーンが実現できる新規なパターン形成法を提供すること
を主な目的とする。
ーンが実現できる新規なパターン形成法を提供すること
を主な目的とする。
発明の総括説明
すなわち、本発明は、第１のマスクパターン（例えば窒
化膜）の側面にのみ第２のパターンとなる膜（９１１え
は酸化＠］を残すエツチング工程と、前記第２のパター
ンとなる膜を侵して、前記第１のマスクパターンを除去
する工程と、前記残した第２のパターンとなる膜をエッ
チングマスクトシて、下地材料をエツチングする工程と
から成るパターン形成法である。
化膜）の側面にのみ第２のパターンとなる膜（９１１え
は酸化＠］を残すエツチング工程と、前記第２のパター
ンとなる膜を侵して、前記第１のマスクパターンを除去
する工程と、前記残した第２のパターンとなる膜をエッ
チングマスクトシて、下地材料をエツチングする工程と
から成るパターン形成法である。
以下、本発明を実施例を参照して詳細に峠明する。
実施例１
第１図は本発明による３ｉ基板のエツチング工程を示し
たものである。Ｓｉ基板１上に窒化膜（Ｓｉ３Ｎ４）の
パターン２をホトエツチングによって形成し、酸化５（
ｓｔｏｔｔａを堆積してビ）図に示した形状を得る。こ
こで窒化＠２のエツチングはフレオンガスを用いた反応
性スパッタエツチングで行い窒化膜パターンの側面は垂
直にしておき、酸化膜３の堆積はＣＶ Ｄ （Ｃｈｅｍ
ｊｃａｌｙａｐｏｕｒ ｐｅｐｏｓｉｔｉｏｎ ）
によって等方的に膜を形成しておく。続いて、フレオン
ガスを用いた反応性スパッタエツチングで酸化膜３を膜
厚分だけサイドエツチングなしにエツチングすると（口
］に示すように窒化膜パターン２の側面にのみ酸化膜の
エツチング残り４を形成することができる。こうした後
に窒化膜５ ｔ−ＩＪフッ酸除去すると酸化膜のエツチ
ング残り４は超微細なパターンとなって残る。この酸化
膜４をマスクとして３ｉ基板をエツチングすると、ｅｌ
に示すように超微細なＳｉパターン６を得る。上記８１
基板のエツチングにはＣＣＺ、とＯｌの混合ガスを用い
た反応性スパッタエツチング法などを用いれば酸化膜パ
ターン４の寸法通りにＢｒをエツチングできる。
たものである。Ｓｉ基板１上に窒化膜（Ｓｉ３Ｎ４）の
パターン２をホトエツチングによって形成し、酸化５（
ｓｔｏｔｔａを堆積してビ）図に示した形状を得る。こ
こで窒化＠２のエツチングはフレオンガスを用いた反応
性スパッタエツチングで行い窒化膜パターンの側面は垂
直にしておき、酸化膜３の堆積はＣＶ Ｄ （Ｃｈｅｍ
ｊｃａｌｙａｐｏｕｒ ｐｅｐｏｓｉｔｉｏｎ ）
によって等方的に膜を形成しておく。続いて、フレオン
ガスを用いた反応性スパッタエツチングで酸化膜３を膜
厚分だけサイドエツチングなしにエツチングすると（口
］に示すように窒化膜パターン２の側面にのみ酸化膜の
エツチング残り４を形成することができる。こうした後
に窒化膜５ ｔ−ＩＪフッ酸除去すると酸化膜のエツチ
ング残り４は超微細なパターンとなって残る。この酸化
膜４をマスクとして３ｉ基板をエツチングすると、ｅｌ
に示すように超微細なＳｉパターン６を得る。上記８１
基板のエツチングにはＣＣＺ、とＯｌの混合ガスを用い
た反応性スパッタエツチング法などを用いれば酸化膜パ
ターン４の寸法通りにＢｒをエツチングできる。
上記のエツチングでは最初の窒化膜パターンの輪郭部す
べてに超微細パターンが形成さ扛るが、酸化膜の超微細
パターン形成後ホトエツチングによって不要な酸化膜パ
ターンを除去してからＳｉエツチングを行うことももち
ろん可能である。
べてに超微細パターンが形成さ扛るが、酸化膜の超微細
パターン形成後ホトエツチングによって不要な酸化膜パ
ターンを除去してからＳｉエツチングを行うことももち
ろん可能である。
実施例２
第２図は本発明によるＳｉ基板の櫛状のエツチング工程
である。まず（イ］に示すように酸化膜（８ｉｏｔ）パ
ターン１１の側面に実施例１と同様にして窒化［１（Ｓ
’３Ｎ４ ） の微細パターン１２を残す。酸化膜
１１をフッ酸溶液で除去した後、再度同様の工程を繰返
して、（ロ）に′示す１つに酸化膜の微細パターン１３
を残す。この酸化膜をマスクにしてＳｉをエツチングす
るとｅＳ）に示すような櫛状に並んだＢｉパターン１４
を得る。
である。まず（イ］に示すように酸化膜（８ｉｏｔ）パ
ターン１１の側面に実施例１と同様にして窒化［１（Ｓ
’３Ｎ４ ） の微細パターン１２を残す。酸化膜
１１をフッ酸溶液で除去した後、再度同様の工程を繰返
して、（ロ）に′示す１つに酸化膜の微細パターン１３
を残す。この酸化膜をマスクにしてＳｉをエツチングす
るとｅＳ）に示すような櫛状に並んだＢｉパターン１４
を得る。
第３図は上記の櫛状Ｂ＋パターンを用いた３ｉ素子の絶
縁分離工程でるる。まず、（イ）に示すように、Ｓｉ基
板上全面に上記方法によって縞状に酸化膜（Ｓｉｆｔ）
微細バター７２１を配置した後、その上にホトレジスト
でｆ３ｉ素子のパターン２２を配置する。続いてＳｉ基
板をエツチングすると（ロ）に示すようにＳｉ素子パタ
ーン２３以外のところＫは櫛状の断面形状をもった３ｉ
パターン２４が形成される。こうした後、ホトレジス１
−２ｚおよび酸化膜を除去して、櫛状の８１ｔ’４Ｅ全
にＳｉｎ！に変換できるまで熱酸化を行うと、ｅｌに示
すように熱酸化による体積膨張のためｓｈｏ、で充填さ
れた絶縁分離領域２５を形成することができる。なお、
ここで櫛状のＳｉパターン幅とその間隔の比を９対１１
とすればほぼ平坦な絶縁分離領域を形成できる。
縁分離工程でるる。まず、（イ）に示すように、Ｓｉ基
板上全面に上記方法によって縞状に酸化膜（Ｓｉｆｔ）
微細バター７２１を配置した後、その上にホトレジスト
でｆ３ｉ素子のパターン２２を配置する。続いてＳｉ基
板をエツチングすると（ロ）に示すようにＳｉ素子パタ
ーン２３以外のところＫは櫛状の断面形状をもった３ｉ
パターン２４が形成される。こうした後、ホトレジス１
−２ｚおよび酸化膜を除去して、櫛状の８１ｔ’４Ｅ全
にＳｉｎ！に変換できるまで熱酸化を行うと、ｅｌに示
すように熱酸化による体積膨張のためｓｈｏ、で充填さ
れた絶縁分離領域２５を形成することができる。なお、
ここで櫛状のＳｉパターン幅とその間隔の比を９対１１
とすればほぼ平坦な絶縁分離領域を形成できる。
第４図は櫛状のＳｉパターン幅をその間隔に比べ非常に
小さくした場合の絶縁分離構造である。
小さくした場合の絶縁分離構造である。
３ｉパタ一ン幅が小さいため熱酸化膜３１を形成した後
も絶縁分離領域が充填されず、引き続きｓｉｏ、（ま九
１ｄ８ｉ、Ｎ４．Ｐｏ１）’Ｓｉ ）３２を堆積して充
填を行う。この場合、櫛状のＳｉパターン幅を小さくし
たことによって無端化ｌｌ３１を薄くすることができ、
素子形成儂域３３への酸化膜の食い込み量を低減できる
。また、堆積膜３２による絶縁分離領域の充填において
は、櫛状の３ｉ０゜３４が溝を分割しているため、櫛状
のｓｉｏ、かない場合よりも溝を充填する堆積膜３２を
薄くすることができ、したがって充填後の平坦Ｖ＋内向
上る。
も絶縁分離領域が充填されず、引き続きｓｉｏ、（ま九
１ｄ８ｉ、Ｎ４．Ｐｏ１）’Ｓｉ ）３２を堆積して充
填を行う。この場合、櫛状のＳｉパターン幅を小さくし
たことによって無端化ｌｌ３１を薄くすることができ、
素子形成儂域３３への酸化膜の食い込み量を低減できる
。また、堆積膜３２による絶縁分離領域の充填において
は、櫛状の３ｉ０゜３４が溝を分割しているため、櫛状
のｓｉｏ、かない場合よりも溝を充填する堆積膜３２を
薄くすることができ、したがって充填後の平坦Ｖ＋内向
上る。
以上説明したように、本発明に工ｎば堆積膜厚によって
０．０１μｍ程度の精度で超微細パターンを形成するこ
とができる。また、Ｓｉの超微細パターンを櫛状に形成
すると、熱酸化のみまたはその上に堆積膜を形成して容
易に平坦な絶縁分離領域を形成することができる。
０．０１μｍ程度の精度で超微細パターンを形成するこ
とができる。また、Ｓｉの超微細パターンを櫛状に形成
すると、熱酸化のみまたはその上に堆積膜を形成して容
易に平坦な絶縁分離領域を形成することができる。
なお、本発明の超微細パターン形成法は種々の下地材料
に適用することができる。例えば、下地材料としてｐｏ
ｌｙｓｔ、 ｓｔへ＊ ８’ＭＮａ ｅ Ａ’を選
べば、こｎらのエツチングマスクとなる材料を堆積膜に
選んで実施ＰＩ １の工程を行うことができ為。
に適用することができる。例えば、下地材料としてｐｏ
ｌｙｓｔ、 ｓｔへ＊ ８’ＭＮａ ｅ Ａ’を選
べば、こｎらのエツチングマスクとなる材料を堆積膜に
選んで実施ＰＩ １の工程を行うことができ為。
また、下地材料に凹凸のめるような場合に１、リンガラ
Ｘ （ｐｈｏｓｐｈｏ ５ｉｌｉｃａｔｅ Ｑｌａｓｓ
）等の流動できる材料でいったん平坦化してリンガラ
ス等に超微細パターンを形成した後さらに下地にそのパ
ターンを転写するようにエツチングを行えばよい。
Ｘ （ｐｈｏｓｐｈｏ ５ｉｌｉｃａｔｅ Ｑｌａｓｓ
）等の流動できる材料でいったん平坦化してリンガラ
ス等に超微細パターンを形成した後さらに下地にそのパ
ターンを転写するようにエツチングを行えばよい。
第１図は本発明のエツチング工程を示す断面図、第２図
は本発明の櫛状エツチング工程を示す断面図、第３図は
本発明の絶縁分離工程を示す断面図、第４図は絶縁分離
構造例の断面図である。 ｌ・・・Ｓｉ基板、２．５・・・窒化膜、３・・・酸化
膜、４Ｖ］Ｚ 図 ￥Ｊ １ 図 貰 ３ ９ 乃ＪＪ じコ
は本発明の櫛状エツチング工程を示す断面図、第３図は
本発明の絶縁分離工程を示す断面図、第４図は絶縁分離
構造例の断面図である。 ｌ・・・Ｓｉ基板、２．５・・・窒化膜、３・・・酸化
膜、４Ｖ］Ｚ 図 ￥Ｊ １ 図 貰 ３ ９ 乃ＪＪ じコ
Claims (1)
- １、第１のマスクパターンの側面にのみに第２のパター
ンとなる膜を残すエツチング工程と、前記第２のパター
ンとなる膜を聾して前記ｌ！１のマスクパターンを除去
する工程と、前記残した第２のパターンとなる膜をエツ
チングマスクとして下地材料をエツチングする工程とか
ら成ることを特徴とする超微細パターンの形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56196801A JPS5898942A (ja) | 1981-12-09 | 1981-12-09 | 超微細パタ−ンの形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56196801A JPS5898942A (ja) | 1981-12-09 | 1981-12-09 | 超微細パタ−ンの形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5898942A true JPS5898942A (ja) | 1983-06-13 |
Family
ID=16363869
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56196801A Pending JPS5898942A (ja) | 1981-12-09 | 1981-12-09 | 超微細パタ−ンの形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5898942A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4847183A (en) * | 1987-09-09 | 1989-07-11 | Hewlett-Packard Company | High contrast optical marking method for polished surfaces |
| EP0346535A1 (en) * | 1987-02-27 | 1989-12-20 | BRITISH TELECOMMUNICATIONS public limited company | Self-aligned bipolar fabrication process |
| US4927774A (en) * | 1988-06-10 | 1990-05-22 | British Telecommunications Plc | Self aligned bipolar fabrication process |
| JPH0362946A (ja) * | 1989-07-31 | 1991-03-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2004528732A (ja) * | 2001-06-05 | 2004-09-16 | ナショナル ユニバーシティ オブ シンガポール | 強化された破壊電圧を有するパワーｍｏｓｆｅｔ |
| JP2006100825A (ja) * | 2004-09-29 | 2006-04-13 | Agere Systems Inc | 半導体デバイスにおける厚い酸化物領域およびその形成方法 |
| JP2009246189A (ja) * | 2008-03-31 | 2009-10-22 | Citizen Finetech Miyota Co Ltd | 半導体基板の製造方法、半導体基板、及び半導体基板を用いた圧電デバイス |
| JP2010503206A (ja) * | 2006-08-30 | 2010-01-28 | マイクロン テクノロジー， インク． | ピッチを２倍以上にマルチプリケーションするための単一スペーサープロセスと、関連する中間ｉｃ構造 |
-
1981
- 1981-12-09 JP JP56196801A patent/JPS5898942A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0346535A1 (en) * | 1987-02-27 | 1989-12-20 | BRITISH TELECOMMUNICATIONS public limited company | Self-aligned bipolar fabrication process |
| US4847183A (en) * | 1987-09-09 | 1989-07-11 | Hewlett-Packard Company | High contrast optical marking method for polished surfaces |
| US4927774A (en) * | 1988-06-10 | 1990-05-22 | British Telecommunications Plc | Self aligned bipolar fabrication process |
| JPH0362946A (ja) * | 1989-07-31 | 1991-03-19 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2004528732A (ja) * | 2001-06-05 | 2004-09-16 | ナショナル ユニバーシティ オブ シンガポール | 強化された破壊電圧を有するパワーｍｏｓｆｅｔ |
| JP2006100825A (ja) * | 2004-09-29 | 2006-04-13 | Agere Systems Inc | 半導体デバイスにおける厚い酸化物領域およびその形成方法 |
| JP2010503206A (ja) * | 2006-08-30 | 2010-01-28 | マイクロン テクノロジー， インク． | ピッチを２倍以上にマルチプリケーションするための単一スペーサープロセスと、関連する中間ｉｃ構造 |
| JP2009246189A (ja) * | 2008-03-31 | 2009-10-22 | Citizen Finetech Miyota Co Ltd | 半導体基板の製造方法、半導体基板、及び半導体基板を用いた圧電デバイス |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5563079A (en) | Method of making a field effect transistor | |
| JPS58210634A (ja) | 半導体装置の製造方法 | |
| JPS5898942A (ja) | 超微細パタ−ンの形成法 | |
| JPH02266517A (ja) | 半導体装置の製造方法 | |
| JPH0513384A (ja) | 微細パターンの形成方法 | |
| JP2000098593A (ja) | ステンシルマスク製造方法 | |
| JPS6211491B2 (ja) | ||
| JP3274448B2 (ja) | ステンシルマスクの製造方法 | |
| JPH0191435A (ja) | 半導体装置の製造方法 | |
| JP2671359B2 (ja) | 半導体装置の製造方法 | |
| JPH0422021B2 (ja) | ||
| JPS6232609A (ja) | 半導体装置の製造方法 | |
| JPS62216341A (ja) | 半導体装置の製造方法 | |
| JPS6386453A (ja) | 半導体装置の製造方法 | |
| JPS6062119A (ja) | 半導体ウエハ | |
| JPS59189646A (ja) | 半導体装置の製造方法 | |
| JPS6149437A (ja) | 半導体装置 | |
| JPS60113929A (ja) | 微細パタ−ンの形成方法 | |
| JPS63111619A (ja) | 半導体装置の製造方法 | |
| JPH0357216A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6122645A (ja) | 半導体デバイス用基板およびその製造方法 | |
| JPH01206645A (ja) | 半導体装置の製造方法 | |
| JPH01218071A (ja) | ゲート電極形成方法 | |
| JPS6118150A (ja) | 半導体装置の製造方法 | |
| JPH04352427A (ja) | 配線形成方法 |