JPS58210634A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS58210634A
JPS58210634A JP57092917A JP9291782A JPS58210634A JP S58210634 A JPS58210634 A JP S58210634A JP 57092917 A JP57092917 A JP 57092917A JP 9291782 A JP9291782 A JP 9291782A JP S58210634 A JPS58210634 A JP S58210634A
Authority
JP
Japan
Prior art keywords
film
insulating film
etching
substrate
field region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57092917A
Other languages
English (en)
Inventor
Akira Kurosawa
黒沢　景
Fumio Horiguchi
文男 堀口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57092917A priority Critical patent/JPS58210634A/ja
Priority to US06/497,407 priority patent/US4505025A/en
Priority to DE8383303080T priority patent/DE3377958D1/de
Priority to EP83303080A priority patent/EP0098687B1/en
Publication of JPS58210634A publication Critical patent/JPS58210634A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P95/00—Generic processes or apparatus for manufacture or treatments not covered by the other groups of this subclass
    • H10P95/06—Planarisation of inorganic insulating materials
    • H10P95/062—Planarisation of inorganic insulating materials involving a dielectric removal step
    • H10P95/064—Planarisation of inorganic insulating materials involving a dielectric removal step the removal being chemical etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/01—Manufacture or treatment
    • H10W10/011—Manufacture or treatment of isolation regions comprising dielectric materials
    • H10W10/014—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations
    • H10W10/0143—Manufacture or treatment of isolation regions comprising dielectric materials using trench refilling with dielectric materials, e.g. shallow trench isolations comprising concurrently refilling multiple trenches having different shapes or dimensions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W10/00—Isolation regions in semiconductor bodies between components of integrated devices
    • H10W10/10—Isolation regions comprising dielectric materials
    • H10W10/17—Isolation regions comprising dielectric materials formed using trench refilling with dielectric materials, e.g. shallow trench isolations

Landscapes

  • Element Separation (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は半導体装置の製造方法にかかわシ、半導体基板
上の各素子間を電気的に絶縁分離するために、素子間の
フィールド領域に比較的厚い絶縁膜を平坦に埋込む半導
体装置の製造方法に関するものである。
〔発明の技術的背景とその問題点〕
半導体としてシリコンを用いた半導体装置、特にＭＯ８
型半導体装置においては寄生チャンネルによる絶縁不良
をなくシ、かつ寄生容量を小さくするために素子間のい
わゆるフィールド領域に厚い酸化膜を形成する事が行わ
れている。
従来このような酸化膜を用いた素子間分離法としては選
択酸化法が良く知られている。これは素子形成領域を耐
酸化性マスク、代表的にはシリコン窒化膜で覆い高温酸
化を行ってフィールド領域に選択的に厚い酸化膜を形成
するものである。しかしこのような選択酸化法において
は高温酸化中シリコン窒化膜の端部からフィールド酸化
膜が鳥のくちばしくバーズビーク）状に食い込むため素
子形成領域の寸法誤差の原因となシ、実質的な素子寸法
を減少させるため集積回路の高集積化の妨げとなってい
た。また選択酸化法においては、フィールド酸化膜を形
成後、フィールド領域と素子形成領域の間にフィールド
酸化膜厚の約半分程度の表面段差ができる。
これが後々の工程まで段差として残るため、その後のリ
ソグラフィー精度の低下や金属配線の段差部での断線等
信頼性を下げる原因となっていた。これに対して上記バ
ーズビークをなくし、しかも表面を平坦にするためにフ
ィールド領域の半導体基板のフィールド領域をエツチン
グし、ここに絶縁膜を埋込む素子分離法がある。（特願
昭５６−５５４５０号など）、この素子分離法を第１図
を用いて簡単に説明する。まず第１図（、）に示すよう
に、例えばシリコン基板１１を用意して、通誉の写真蝕
刻工程を行う事によシ素子形成領域上に酸化膜１２を介
してＡｔマスク１３を形成する。１４はレジストマスク
である。次Ｋ　ＡｔＩＩＥ　マスク１３を用いて伽）に
示すようにフィールド領域のシリコン基板１１を所望の
フィールド膜厚分相当エツチングして溝を形成し、続い
て同じＡｔマスク１３を用いてフィールド領域にフィー
ルド反転防止のためにイオン注入層１５を形成する。例
えば基板１１がＰ型であればがロンをイオン注入する。
その後リフトオフ加工を用いてフィールド領域に８１０
２膜を選択的に埋込む。このり７トオフ加工は次のよう
に行う。即ちまず（Ｃ）に示すように全面に例えばプラ
ズマＣＶＤ５ｉ０２膜１６１を堆積する。次に例えば弗
化アンモニウム液で１分相度エツチングすると、プラズ
マＣＶＤ５ｉ０２膜１６１はフィールド領域と素子形成
領域の境界にできている段差部において平坦部よｐエツ
チング速度が５〜２０倍はやいため、選択的に段差部の
膜が除去される。その後素子形成領域上のＡｔマスク１
３を除去するとＡｔマスク１３上に堆積されたプラズマ
ＣＶＤ５１０２膜も一緒に除去され、（ｄ）に、示すよ
うにフィールド領域にのみプラズマＣＶＤＳｉｏ２膜１
６１が埋込まれる。この時フィールド領域と素子形成領
域の境界には、（ｄ）に示すように断面形状が一定の細
溝が残される。次に（６）に示すように、上記細溝を例
えばｃｖｎｓｔｏ２膜１６！で均一に埋込むと、ｃｖＤ
ｓｔｏ２膜１６宜表面には上記細溝の上に一定の５− 凹部ができるから、その表面を平坦にする事が可能でか
つ上記ＣＶＤ５１０２膜１６意とエツチング速度が等し
くなるような流動性物質膜１７を形成し、上記凹部を埋
込んで表面を平坦にする。その後（ｆ）に示すように上
記流動性物質膜１７およびＣＶＤＳｉＯ２膜１６．を順
に全面均一にエツチングし、素子形成領域のシリコン基
板面を露出させるとフィールド領域はほぼ平坦に５ｔｏ
２膜１６で埋込まれる。その後素子形成領域に通常の方
法によシ所望の素子を形成する。
しかしながら、このような従来の素子分離法においては
、Ａｔマスク１３を用いて基板のエツチングを行った後
も、とのＵマスク１３を後の工程でリフトオフ材として
用いるために残しておかねばならず、エツチングした基
板面がＡｔで汚染される。しかもＡｔマスク１３を残し
たままプラズマＣＶＤ５ｉ０２膜１６１を堆積しなけれ
ばならないので、上記エツチング後の基板面の酸処理に
よる洗浄ができ碌い。またエツチングしたシリコン基板
に直接プラズマｃｖｎｓｔｏ２膜１６゜６− を堆積しなければならない。以上のような理由でフィー
ルド領域の界面特性が不安定なものとなる。また、前記
プラズマＣＶＤ５ｉ０２膜１６１の断差部での選択エツ
チング忙十分な再現性が得られない。これらの問題はい
ずれもその後形成する素子の特性に悪い影響を持ち、集
積回路の信頼性や歩留シを低下させる原因となっていた
。
〔発明の目的〕
本発明は、Ａｔマスクによるリフトオフ工程を用いるこ
となくフィールド絶縁膜を平坦に埋込むようにして、フ
ィールド領域の界面特性を安定なものとすることができ
る半導体装置の製造方法を提供することを目的とする。
本発明はまた、再現性のよい簡単な工程で半導体基板の
フィールド領域に形成した溝に平坦にフィールド絶縁膜
を埋込み、素子の信頼性および歩留シ向上を可能とした
半導体装置の製造方法を提供することを目的とする。
〔発明の概要〕
本発明の方法は、まず半導体基板の素子形成領域に耐エ
ツチングマスクを形成してフィールド領域を選択的にエ
ツチングして溝を形成し、その後基板全面に溝の深さよ
シ厚い第１の絶縁膜を堆積する。この第１の絶縁膜はフ
ィールド絶縁膜として残すものであるが、従来のような
リフトオフ加工は行わなり、従って前記耐エツチングマ
スクとしてＡＡマスクを用いる必要はなく例えば熱酸化
による５１０２膜などを用いることができ、またＵマス
クを用いたとしてもこれをエツチング後に除去してしま
えばよい。そして第１の絶縁膜表面に反映された溝のう
ちその幅が深さよルも広い領域に選択的にその深さと同
等の厚さの第２の絶縁膜を残置させる。この工程もリフ
トオフ工程を用いることなく、通常の写真蝕刻工程を利
用することができる。こうして第１の絶縁膜表面の広い
溝の部分に第２の絶縁膜を残置させて基板全面を荒く平
坦化した後、全面に流動性物質膜を塗布または堆積して
表面を平坦化する。そしてこの流動性物質膜および前記
第１．第２の絶縁膜をこれらに対するエツチング速度が
略等しｂ条件で履次全面均−にドラなお、第２の絶縁膜
としてはレジストやＣＶＤ８１０２　Ｍｓ　８１ｓＮａ
　Ｍｌｋどを用いることができまた流動性物質膜として
はレジストや比較的低温の熱処理で溶融する低融点ガラ
ス膜（リン珪化ガラス、がロン−リン珪化ガラス、ヒ素
珪化ガラスなど）を用いるととができる。
〔発明の効果〕
本発明によれば、す７トオ７エ程を用い６・ら、半導体
基板のフィールド領域ｉ／ｃ＃ｌを形成するエツチング
工程でＵマスクを用いる必要がなく、またＡｔマスクを
用いたとしてもこれを工。
チング後に除去するヒとができる。従って半導体基板の
フィールド領域の溝表面を汚染する仁となぐ、ま九汚染
されても第１の絶縁膜を堆積する前に散処理にょシ清浄
化することができる・更Ｋまた第１の絶縁膜を堆積する
際に予め牛導９一 体基板表面に熱酸化膜を形成することもできる。
従って本発明によれば、半導体基板のフィールド領域の
界面特性を安定なものとすることができる。
また本発明では、従来のように第１の絶縁膜についてそ
の段差部でのエツチングとリフトオフ加工を行わないか
ら、再現性に優れた工程制御が可能であシ、しかも工程
は簡単であって、素子の信頼性および歩留如向上が図ら
れる。
〔発明の実施例〕
以下この発明の実施例を第２図を参照して説明する。ま
ず第２図（、）に示すように、面方位（１００）比抵抗
５−５ｏΩ副のＰ型シリコン基板２１を用意する。この
基板２１表面に、基板のエツチング用およびイオン注入
用マスクとなる例えば熱酸化膜２２を形成し、素子形成
領域となる部分を残してこれをエツチングする。そして
露出した基板２１の表面を選択的にエツチングしてフィ
ールド領域に溝を形成し、同じ熱酸化膜２２をマスクき
してフィールド令領域にチャ１０− ネルが形成されないように基板と同導電型を与える不純
物をイオン注入してＰ土層２３を形成する。次に、前記
熱酸化膜２２をエツチング除去した後必要ならば基板表
面に薄く熱酸化膜を形成し第２図（ｂ）に示すように、
第１の絶縁膜としてＣＶＤ５１０２膜２４を、基板全面
にして溝部の深さより厚く堆積する。この段階ではＣＶ
Ｄ８ｉ０２　膜２４の表面には下の溝による凹凸が反映
している。
次に第２図（ｃ）に示スヨうに、ＣＶＤＳｉｏ２膜２４
の表面の溝のうちその幅が深さより広い領域に、通常の
写真蝕刻技術を用いて第２の絶縁膜として例えばメタク
リル酸無水物重合体からなるレンス）　（ＰＭＡＨ）　
Ｊ［２５を残置させる。次に、全面に流動性物質膜とし
てレジスト膜２５と同じレジスト膜２６を塗布し、第２
図（ｄ）に示すように表面に残っている幅の狭い溝を埋
めて平坦化する。
次にフレオン系ガスを用いた反応性イオンエツチングに
より全面をエツチングし、レジスト膜２６および２５の
すべてとＣＶＤ５ｉ０２膜２４の一部をエツチングする
。ここでレジスト膜２６．２５およびｃｖｎｓｉｏ２膜
２４ＶＣ対して上記反応性イオンエツチングによるエツ
チング速度が等しくなるようなエツチング条件を選ぶこ
とによシ、第２図（６）Ｋ示すように、ＣＶＤ５１０２
膜２４が７４−　ｋ　）”領域に選択的に埋込まれた、
表面の全面にわたって平坦な構造を得ることができる。
この後は通常の素子形成工程に移る。
本実施例においては、第２の絶縁膜と平坦化のための流
動性物質膜に同じレジスト膜を用いているが、異る材質
たとえばリン珪化ガラス、酸化膜、窒化膜などを一方に
用い、他方はレジストとしてもよい、また異るレジスト
どうしを用いてもよい。又、第２の絶縁膜として酸化膜
を用い、流動性物質膜としてはリン珪化ガラス等の低融
点ガラスをメルトしたものを用いても良い。この場合最
終的な表面形状が平坦となるように、高さ調整用の第２
の絶縁膜と、平坦化のための流動性物質膜および埋込み
用の第１の絶縁膜の反応性イオンエツチングに対するエ
ツチング速度をほぼ等しくしておけばよい。
実施例によれば、絶縁膜で埋込まれたフィールド領域と
素子形成領域の高さを等しくすることができ、ＬＳＩに
おけるリソグラフィー精度を上げると共に３次元的な素
子の集積化に対しても平坦な表面形状が得られ、この上
にさらに素子を積み上げる場合に特に有効となる。
そして本実施例によれば、フィールド領域の界面特性が
安定となシ、また製造工程は簡単かつ制御性がよく、素
子の信頼性向上、歩留）向上が図られる。
【図面の簡単な説明】
第１図（、）〜（ｆ）は、従来法を説明するための製造
工程断面図、第２図（、）〜０）は本発明の一実施例を
説明するための製造工程断面図である。 ２１・・・シリコン基板、２２・・・熱酸化膜、２４・
・・ＣＶＤ５ｉ０２膜（第１の絶縁Ｍ）、２５・・・レ
ジスト膜（第２絶縁膜）、２６・・・レジスト膜（流動
性物質膜）。 出願人代理人　　弁理士　鈴　江　９歳パ蕾１３− 第１図 ４

Claims (4)

    【特許請求の範囲】
  1. （１）半導体基板のフィールド領域を選択的にを エツチングして＃ＩＩ形式する工程と、この溝の形成さ
    れた基板全面に溝の深さよル厚い第１の絶縁膜を堆積す
    る工程と、この第１の絶Ｉｉ＆膜表面に反映された溝の
    うちその幅が深さよシも広い領域に選択的にその深さと
    同等の厚さの第２の絶縁膜を残置させ石工程と、その後
    全面に流動性物質膜を塗布または堆積して表面を平坦化
    する工程と、この流動性物質膜、その下の前記第１およ
    び第２の絶縁膜をこれらに対するエツチング速度が略等
    しい条件で順次全面均一にドライエツチングして基板の
    フィールド領域に表面が平坦になるように前記第１の絶
    縁膜を選択的に埋込む工程と、〜この選択的に埋込まれ
    た第１の絶縁膜によシ分離された領域の基板表面に素子
    を形成する工程とを備えたことを特徴とする半導体装置
    の製造方法。
  2. （２）　　前記第ｘｏ絶縁膜はＣＶＤ８１０２　ＩＩ　
    ｓ前記第２の絶縁膜はレジスト膜、ＣＶＤ８１０２膜ま
    たは８１ＭＮ４膜であυ、前記流動性物質膜はレジスト
    膜または低融点ガラス膜である特許請求の範囲第１項記
    載の半導体装置の製造方法。
  3. （３）前記第２の絶縁膜を選択的に溝部に残置させる工
    程は、予め全面に第２の絶縁膜を塗布または堆積し、こ
    れを写真蝕刻工程によシバターニングするものであ石特
    許請求の範囲第１項記載の半導体装置の製造方法。
  4. （４）　　半導体基板のフィールド領域を選択的にエツ
    チングする際のマスクは熱酸化膜である特許請求の範囲
    第１項記載の半導体装置の製造方法。
JP57092917A 1982-05-31 1982-05-31 半導体装置の製造方法 Pending JPS58210634A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57092917A JPS58210634A (ja) 1982-05-31 1982-05-31 半導体装置の製造方法
US06/497,407 US4505025A (en) 1982-05-31 1983-05-23 Method for manufacturing a semiconductor device
DE8383303080T DE3377958D1 (en) 1982-05-31 1983-05-27 Method of manufacturing a semiconductor device including burying an insulating film
EP83303080A EP0098687B1 (en) 1982-05-31 1983-05-27 Method of manufacturing a semiconductor device including burying an insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57092917A JPS58210634A (ja) 1982-05-31 1982-05-31 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS58210634A true JPS58210634A (ja) 1983-12-07

Family

ID=14067831

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57092917A Pending JPS58210634A (ja) 1982-05-31 1982-05-31 半導体装置の製造方法

Country Status (4)

Country Link
US (1) US4505025A (ja)
EP (1) EP0098687B1 (ja)
JP (1) JPS58210634A (ja)
DE (1) DE3377958D1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62169442A (ja) * 1986-01-22 1987-07-25 Nec Corp 素子分離領域の形成方法
JPH01265535A (ja) * 1988-04-15 1989-10-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
WO1991006119A1 (fr) * 1989-10-20 1991-05-02 Oki Electric Industry Co., Ltd. Procede de fabrication des dispositifs a circuit integre a semi-conducteur
US5256592A (en) * 1989-10-20 1993-10-26 Oki Electric Industry Co., Ltd. Method for fabricating a semiconductor integrated circuit device
JPH0774146A (ja) * 1990-02-09 1995-03-17 Applied Materials Inc 低融点無機材料を使用する集積回路構造の改良された平坦化方法

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6054450A (ja) * 1983-09-05 1985-03-28 Oki Electric Ind Co Ltd 半導体装置の製造方法
US4615746A (en) * 1983-09-29 1986-10-07 Kenji Kawakita Method of forming isolated island regions in a semiconductor substrate by selective etching and oxidation and devices formed therefrom
US4662986A (en) * 1985-06-27 1987-05-05 Signetics Corporation Planarization method and technique for isolating semiconductor islands
US4665007A (en) * 1985-08-19 1987-05-12 International Business Machines Corporation Planarization process for organic filling of deep trenches
JPS6377122A (ja) * 1986-09-19 1988-04-07 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
JPH01125935A (ja) * 1987-11-11 1989-05-18 Seiko Instr & Electron Ltd 半導体装置の製造方法
US5112776A (en) * 1988-11-10 1992-05-12 Applied Materials, Inc. Method for planarizing an integrated circuit structure using low melting inorganic material and flowing while depositing
US5244841A (en) * 1988-11-10 1993-09-14 Applied Materials, Inc. Method for planarizing an integrated circuit structure using low melting inorganic material and flowing while depositing
DE68926392T2 (de) * 1988-11-10 1996-08-14 Applied Materials Inc Planarisationsmethode für IC-Struktur
EP0423907B1 (en) * 1988-11-10 1996-04-24 Applied Materials, Inc. Method for planarizing an integrated circuit structure
US4962063A (en) * 1988-11-10 1990-10-09 Applied Materials, Inc. Multistep planarized chemical vapor deposition process with the use of low melting inorganic material for flowing while depositing
US5077234A (en) * 1990-06-29 1991-12-31 Digital Equipment Corporation Planarization process utilizing three resist layers
US5175122A (en) * 1991-06-28 1992-12-29 Digital Equipment Corporation Planarization process for trench isolation in integrated circuit manufacture
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
KR0121297B1 (en) * 1992-04-16 1997-11-15 Fujitsu Ltd Semiconductor device and process of producing the same
JP2820187B2 (ja) * 1992-04-16 1998-11-05 三星電子 株式会社 半導体装置の製造方法
US5532191A (en) * 1993-03-26 1996-07-02 Kawasaki Steel Corporation Method of chemical mechanical polishing planarization of an insulating film using an etching stop
US5635428A (en) * 1994-10-25 1997-06-03 Texas Instruments Incorporated Global planarization using a polyimide block
KR0157875B1 (ko) * 1994-11-03 1999-02-01 문정환 반도체 장치의 제조방법
KR100334525B1 (ko) * 1995-12-29 2002-11-04 주식회사 하이닉스반도체 반도체 소자의 평탄화 방법
US8649123B1 (en) 2008-11-26 2014-02-11 Western Digital (Fremont), Llc Method to eliminate reactive ion etching (RIE) loading effects for damascene perpendicular magnetic recording (PMR) fabrication
US8257597B1 (en) 2010-03-03 2012-09-04 Western Digital (Fremont), Llc Double rie damascene process for nose length control
US9496282B2 (en) * 2013-12-02 2016-11-15 International Business Machines Corporation Structure and method to reduce crystal defects in epitaxial fin merge using nitride deposition
US9312273B2 (en) 2013-12-02 2016-04-12 International Business Machines Corporation Structure and method to reduce crystal defects in epitaxial fin merge using nitride deposition
US10879108B2 (en) * 2016-11-15 2020-12-29 Taiwan Semiconductor Manufacturing Co., Ltd. Topographic planarization method for lithography process

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5339074A (en) * 1976-09-22 1978-04-10 Hitachi Ltd Burying method of photoresist films
JPS5664453A (en) * 1979-10-31 1981-06-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5226182A (en) * 1975-08-25 1977-02-26 Hitachi Ltd Manufacturing method of semi-conductor unit
GB2060252B (en) * 1979-09-17 1984-02-22 Nippon Telegraph & Telephone Mutually isolated complementary semiconductor elements
US4333227A (en) * 1979-11-29 1982-06-08 International Business Machines Corporation Process for fabricating a self-aligned micrometer bipolar transistor device
US4338138A (en) * 1980-03-03 1982-07-06 International Business Machines Corporation Process for fabricating a bipolar transistor
US4378630A (en) * 1980-05-05 1983-04-05 International Business Machines Corporation Process for fabricating a high performance PNP and NPN structure
JPS56160050A (en) * 1980-05-14 1981-12-09 Fujitsu Ltd Semiconductor device and manufacture thereof
US4394196A (en) * 1980-07-16 1983-07-19 Tokyo Shibaura Denki Kabushiki Kaisha Method of etching, refilling and etching dielectric grooves for isolating micron size device regions
DE3170644D1 (en) * 1980-11-29 1985-06-27 Toshiba Kk Method of filling a groove in a semiconductor substrate
US4394237A (en) * 1981-07-17 1983-07-19 Bell Telephone Laboratories, Incorporated Spectroscopic monitoring of gas-solid processes

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5339074A (en) * 1976-09-22 1978-04-10 Hitachi Ltd Burying method of photoresist films
JPS5664453A (en) * 1979-10-31 1981-06-01 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacture of semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62169442A (ja) * 1986-01-22 1987-07-25 Nec Corp 素子分離領域の形成方法
JPH01265535A (ja) * 1988-04-15 1989-10-23 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
WO1991006119A1 (fr) * 1989-10-20 1991-05-02 Oki Electric Industry Co., Ltd. Procede de fabrication des dispositifs a circuit integre a semi-conducteur
US5256592A (en) * 1989-10-20 1993-10-26 Oki Electric Industry Co., Ltd. Method for fabricating a semiconductor integrated circuit device
JPH0774146A (ja) * 1990-02-09 1995-03-17 Applied Materials Inc 低融点無機材料を使用する集積回路構造の改良された平坦化方法

Also Published As

Publication number Publication date
EP0098687A3 (en) 1985-09-18
DE3377958D1 (en) 1988-10-13
EP0098687B1 (en) 1988-09-07
US4505025A (en) 1985-03-19
EP0098687A2 (en) 1984-01-18

Similar Documents

Publication Publication Date Title
JPS58210634A (ja) 半導体装置の製造方法
JPH0548617B2 (ja)
JPS58202545A (ja) 半導体装置の製造方法
JPH0410222B2 (ja)
JPH05849B2 (ja)
JPS5928358A (ja) 半導体装置の製造方法
JPH0249017B2 (ja)
JPH0119255B2 (ja)
KR100338091B1 (ko) 반도체소자제조방법
JPH0481329B2 (ja)
JP2597424B2 (ja) 半導体装置の製造方法
JPS6312381B2 (ja)
KR920007356B1 (ko) 트렌치(trench)를 이용한 소자간 격리방법
JPS62232143A (ja) 半導体装置の製造方法
JPS6189633A (ja) 半導体装置の製造方法
JPS62281345A (ja) 半導体装置の製造方法
JPS6155939A (ja) 半導体装置の製造方法
JPS63131537A (ja) 半導体装置の製造方法
JPS6367747A (ja) 半導体装置の素子分離方法
JPS58197853A (ja) 半導体装置の製造方法
JPH0445980B2 (ja)
JPS59167031A (ja) 半導体装置の製造方法
JPS6161431A (ja) 半導体装置の製造方法
JPH0148652B2 (ja)
JPH02105552A (ja) 半導体装置の製造方法