JPS5899265A - 故障検出機能付サイリスタ装置 - Google Patents
故障検出機能付サイリスタ装置Info
- Publication number
- JPS5899265A JPS5899265A JP19540081A JP19540081A JPS5899265A JP S5899265 A JPS5899265 A JP S5899265A JP 19540081 A JP19540081 A JP 19540081A JP 19540081 A JP19540081 A JP 19540081A JP S5899265 A JPS5899265 A JP S5899265A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pulse
- thyristor
- data
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of AC power input into DC power output; Conversion of DC power input into AC power output
- H02M7/02—Conversion of AC power input into DC power output without possibility of reversal
- H02M7/04—Conversion of AC power input into DC power output without possibility of reversal by static converters
- H02M7/12—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/145—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means
- H02M7/155—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only
- H02M7/162—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration
- H02M7/1623—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration with control circuit
- H02M7/1626—Conversion of AC power input into DC power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a thyratron or thyristor type requiring extinguishing means using semiconductor devices only in a bridge configuration with control circuit with automatic control of the output voltage or current
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Protection Of Static Devices (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はサイリスタ装置を運転する場合に装置を構成す
る回路各部の動作中の電圧、あるいは電気信号、特書二
ゲートパルスの出力状況を記憶し装置故障時にその取込
んだデータを取出し回路故障の検出手段として適用する
サイリスタ装置の故障検出回路に関する。
る回路各部の動作中の電圧、あるいは電気信号、特書二
ゲートパルスの出力状況を記憶し装置故障時にその取込
んだデータを取出し回路故障の検出手段として適用する
サイリスタ装置の故障検出回路に関する。
従来から、この種のサイリスタ制御回路として第１図に
示す様にサイリスタによりモータの速度制御讐行うアナ
ログ式のサイリスタ装置がある。
示す様にサイリスタによりモータの速度制御讐行うアナ
ログ式のサイリスタ装置がある。
しかし、この方式の場合はサイリスタ装置を構成する各
回路要素のなかで、特にサイリスタ素子、ゲート回路、
アンプ部等が故障した場合、制御的に再現性に乏しいこ
とが多いめでデータレコーダ等を各アンプの出力や、フ
ィードバック信号、パルス信号出力ラインなどに接続し
てそのまま運転を続行し、故障が発生した際に前記各ラ
インに接続した記録データを再現し故障発生前の記録デ
ータと再生データとの比較照合を行うことによって故障
の検出を行う等の故障検出手段がしばしばとられていた
。しかし、近時、マイクロコンビュ−夕を適用したデー
タ処理技術の発達に伴い、第２図に図示の如（ＤＤＣ（
ダイレクト・ディジタル・コントロール）システムが実
用化される状況にある。すなわち、このＤＤＣシステム
の特徴はデータ記録の容易さにあり、常に回路各部の信
号データやブイ−ドルツクデータを内部のメモリ回路に
記憶させておき、故障時（＝前記装置の操、作を停止さ
せ、メモリ・データを取出して故障の検出を行う如き操
作ｇＤＤｃ化の有力な利点として生かしたものである。
回路要素のなかで、特にサイリスタ素子、ゲート回路、
アンプ部等が故障した場合、制御的に再現性に乏しいこ
とが多いめでデータレコーダ等を各アンプの出力や、フ
ィードバック信号、パルス信号出力ラインなどに接続し
てそのまま運転を続行し、故障が発生した際に前記各ラ
インに接続した記録データを再現し故障発生前の記録デ
ータと再生データとの比較照合を行うことによって故障
の検出を行う等の故障検出手段がしばしばとられていた
。しかし、近時、マイクロコンビュ−夕を適用したデー
タ処理技術の発達に伴い、第２図に図示の如（ＤＤＣ（
ダイレクト・ディジタル・コントロール）システムが実
用化される状況にある。すなわち、このＤＤＣシステム
の特徴はデータ記録の容易さにあり、常に回路各部の信
号データやブイ−ドルツクデータを内部のメモリ回路に
記憶させておき、故障時（＝前記装置の操、作を停止さ
せ、メモリ・データを取出して故障の検出を行う如き操
作ｇＤＤｃ化の有力な利点として生かしたものである。
すなわち、第２図は現在実用化されているマイクロコン
ビュ＾り、または、マイクロＣＰＵ使用のサイリスタ装
置の例ζ：おいて、１は、サイリスタ装置（別名ブリッ
ジ回路ともいう）で供給される交流電源ｔゲート制御す
ることによって直流電源に変換し、負荷の直流電動１１
２の速度制御を行うものである。２′はその直流電動ｆ
ｉ２の界磁巻線で界磁サイリスタ６によって界磁電流の
制御が行われる。また、４は前記直流電動機２に与えら
れる直流電圧検出回路、５及び６は夫々電機子、及び界
磁電流を検出するＣＴ、５’及び６１は同じく電機子、
及び界磁の電流検出装置、７は電動ｍ１の回転数を検出
するパルスジヱネレータ（以下、ＰＧという）である。
ビュ＾り、または、マイクロＣＰＵ使用のサイリスタ装
置の例ζ：おいて、１は、サイリスタ装置（別名ブリッ
ジ回路ともいう）で供給される交流電源ｔゲート制御す
ることによって直流電源に変換し、負荷の直流電動１１
２の速度制御を行うものである。２′はその直流電動ｆ
ｉ２の界磁巻線で界磁サイリスタ６によって界磁電流の
制御が行われる。また、４は前記直流電動機２に与えら
れる直流電圧検出回路、５及び６は夫々電機子、及び界
磁電流を検出するＣＴ、５’及び６１は同じく電機子、
及び界磁の電流検出装置、７は電動ｍ１の回転数を検出
するパルスジヱネレータ（以下、ＰＧという）である。
次（＝１１はＤＤＣ回路部で、セントラル・プロセッサ
・ユニット（以下、ＣＰＵという）１２、メモリ部（Ｒ
ＯＭ、またはＲＡＭ）１３、前記サイリスタ装置１が導
通期間中、パルス列を発生する電機子用、及び界磁用ゲ
ート回路１４、及び１５、電機子及び界磁電流検出装置
５’、６’の出力信号ｔλ／Ｄ変換するＡ／Ｄコンバー
タ１６、また直流電動機１の回転数を検出するＰＧ７の
出力信号を受信する速度検出器１７．ＤＤＣ回路部１１
を外部からの指令によって制御するための信号インター
フェース回路１８、ＤＤＣ内の夫々の動作機能を有機的
に信号結合するデータバス１９等から構成されている。
・ユニット（以下、ＣＰＵという）１２、メモリ部（Ｒ
ＯＭ、またはＲＡＭ）１３、前記サイリスタ装置１が導
通期間中、パルス列を発生する電機子用、及び界磁用ゲ
ート回路１４、及び１５、電機子及び界磁電流検出装置
５’、６’の出力信号ｔλ／Ｄ変換するＡ／Ｄコンバー
タ１６、また直流電動機１の回転数を検出するＰＧ７の
出力信号を受信する速度検出器１７．ＤＤＣ回路部１１
を外部からの指令によって制御するための信号インター
フェース回路１８、ＤＤＣ内の夫々の動作機能を有機的
に信号結合するデータバス１９等から構成されている。
このような構成からな−る従来のサイリスタ装置におい
て、装置各部の動作時のデータ、すなわち、直流電源電
圧、電機子電流、回転数、界磁電流、サイリスタ装置の
運転状況等を記憶させる場合、最も困難となるのがゲー
トパルス有・無のデータである。理由は′＠４図に図示
した如くゲートパルス幅とそのパルス列を抽出するサン
プリング期間との関係でＤＤＣの場゛合、ＣＰＵ部１２
に経済上の理由で１チツプマイコン、または１チツプＣ
Ｐ［Ｊｔ−採用した場合ζ：はどうしても処理時間が遅
いために、故障解析に必要な診断データを単位時間内に
取込むことが出来ないということ、更Ｃ：、サイリスタ
の出力電圧や出力電圧波形は第５図の（ａ）及び（ｂ）
に図示の如くサイリスタ特有のリップル波形であるため
これらの波形データを忠実に記憶するためＩ：は成るべ
く多くのサンプリング・データを取込み平均化する必要
がある。これら２つの要件から第５図に示したチンプリ
ングタイムτ８が与えられるが、−第４図に示すようＣ
：従来はゲートパルス列の１−っのパルス幅τＰｌが前
記チンプリングタイムτ、に比較してτ２．＜τ８の関
係Ｉ：あったためゲートパルス有無の情報確認が不正確
となりサイリスタ装置の故障検出確度が低下するという
欠点があった。
て、装置各部の動作時のデータ、すなわち、直流電源電
圧、電機子電流、回転数、界磁電流、サイリスタ装置の
運転状況等を記憶させる場合、最も困難となるのがゲー
トパルス有・無のデータである。理由は′＠４図に図示
した如くゲートパルス幅とそのパルス列を抽出するサン
プリング期間との関係でＤＤＣの場゛合、ＣＰＵ部１２
に経済上の理由で１チツプマイコン、または１チツプＣ
Ｐ［Ｊｔ−採用した場合ζ：はどうしても処理時間が遅
いために、故障解析に必要な診断データを単位時間内に
取込むことが出来ないということ、更Ｃ：、サイリスタ
の出力電圧や出力電圧波形は第５図の（ａ）及び（ｂ）
に図示の如くサイリスタ特有のリップル波形であるため
これらの波形データを忠実に記憶するためＩ：は成るべ
く多くのサンプリング・データを取込み平均化する必要
がある。これら２つの要件から第５図に示したチンプリ
ングタイムτ８が与えられるが、−第４図に示すようＣ
：従来はゲートパルス列の１−っのパルス幅τＰｌが前
記チンプリングタイムτ、に比較してτ２．＜τ８の関
係Ｉ：あったためゲートパルス有無の情報確認が不正確
となりサイリスタ装置の故障検出確度が低下するという
欠点があった。
従って、本発明は上記の欠点を除去するためになされた
ものでゲートパルス出力のサンプリング精度を同上させ
るために簡単な補助回路を付加することによりゲートパ
ルス・データの有・無を適確にとらえ記憶することがで
きるサイリスタ装置の故障検出回路を提供することを目
的とする。
ものでゲートパルス出力のサンプリング精度を同上させ
るために簡単な補助回路を付加することによりゲートパ
ルス・データの有・無を適確にとらえ記憶することがで
きるサイリスタ装置の故障検出回路を提供することを目
的とする。
以下１本発明の一実施例を図に°ついて説明する。
８１図ないし第５図と同一の部分は同一の符号ｔもって
図示した第６図において、２０は上記電機子用ゲート回
路１４から発生される出力パルス列の各パルスを検出し
、そのパルスの立上り信号でトリが−するットツガブル
単安定マルチパイブレークから成るパルス検出回路で、
ゲートパルス幅τ、と、パルス列の各パルス間のＯＦＦ
タイムτ□の和の時間を１パルスに変換し出力する。２
１はパルス検出回路２０からの信号全データバスに接続
するインターフェース回路である。
図示した第６図において、２０は上記電機子用ゲート回
路１４から発生される出力パルス列の各パルスを検出し
、そのパルスの立上り信号でトリが−するットツガブル
単安定マルチパイブレークから成るパルス検出回路で、
ゲートパルス幅τ、と、パルス列の各パルス間のＯＦＦ
タイムτ□の和の時間を１パルスに変換し出力する。２
１はパルス検出回路２０からの信号全データバスに接続
するインターフェース回路である。
この様な構成からなる本発明において、第７図は第６図
の要部波形を示したもので、第７図（ＳＬ）はケートパ
ルス信号、（ｂ）はリトリガブル単安定マルテバイブレ
ータからなるパルス検出回路２０の出力信号である。図
示の如＜ （ａｔ図の各ゲートパルス列の各パルスを検
出し、その各パルス幅τ、をτ、ｈτＰ１＋τ□ の関
係に変換する。従ってゲートパルス列が連続している間
は検出回路２０の出力波形は重合し、サイリスタ素子の
導通期間のパルス幅を有するパルス信号を出力する。か
くして、サンプリング期間τ８を電気角で約−７，５度
とし第７図（ｂ）のパルス信号Ｕ・−・Ｙｔ−データバ
スＤ、・拳・Ｄ、にインターフェース回路２１Ｙ：介し
て入力した場合、その時の各チンプリング時に検出され
るデータはＩ！７図（ｏ） Ｉ”：、示す如（で各ゲー
トパルス列がもれなく忠実に１１１ 、１６１信号に変
換される。この様１：ゲートパルス列の情報が広幅のパ
ルス：：変換され、ｓ７図（Ｃ）に示す如く順次メモリ
ー回路に記憶されて行くため−、故障が発生した場合（
＝は、直ちに第７図（Ｃ）の情報ｔメモリー回路から取
出して同一サンプリングタイムで記憶させた他の電圧、
電流。
の要部波形を示したもので、第７図（ＳＬ）はケートパ
ルス信号、（ｂ）はリトリガブル単安定マルテバイブレ
ータからなるパルス検出回路２０の出力信号である。図
示の如＜ （ａｔ図の各ゲートパルス列の各パルスを検
出し、その各パルス幅τ、をτ、ｈτＰ１＋τ□ の関
係に変換する。従ってゲートパルス列が連続している間
は検出回路２０の出力波形は重合し、サイリスタ素子の
導通期間のパルス幅を有するパルス信号を出力する。か
くして、サンプリング期間τ８を電気角で約−７，５度
とし第７図（ｂ）のパルス信号Ｕ・−・Ｙｔ−データバ
スＤ、・拳・Ｄ、にインターフェース回路２１Ｙ：介し
て入力した場合、その時の各チンプリング時に検出され
るデータはＩ！７図（ｏ） Ｉ”：、示す如（で各ゲー
トパルス列がもれなく忠実に１１１ 、１６１信号に変
換される。この様１：ゲートパルス列の情報が広幅のパ
ルス：：変換され、ｓ７図（Ｃ）に示す如く順次メモリ
ー回路に記憶されて行くため−、故障が発生した場合（
＝は、直ちに第７図（Ｃ）の情報ｔメモリー回路から取
出して同一サンプリングタイムで記憶させた他の電圧、
電流。
連間、文び各演算データ、故障信号と合せて総合的に判
断することにより迅速でかつ正確な故障検出を行うこと
ができる。なお本説明の実施例では界磁用サイリスタの
ゲートパルス回路には特に触れなかったが、このゲート
パルスの故障検出手段についても同様の考え方が適用可
能なること今更多言を要しない。
断することにより迅速でかつ正確な故障検出を行うこと
ができる。なお本説明の実施例では界磁用サイリスタの
ゲートパルス回路には特に触れなかったが、このゲート
パルスの故障検出手段についても同様の考え方が適用可
能なること今更多言を要しない。
従って１本発明によればマイクロコンピュータ等を採用
したサイリスタ装置の故障検出に装置内部の要部の各部
データを検出することと併せてゲートパルスの有、無及
びその位相情報’に’Ｊ）！Ｉがプル単安定マルチバイ
ブレータ回路を適用したパルス検出回路を介して、デー
タの記憶が可能としたのでサイリスタ装置の故障発生時
のトラブルシュートが簡単となり装置の不作動停止時間
を大幅に短縮でき、かつ装置が安価に構成できるなど実
用的効果が極めて大である。
したサイリスタ装置の故障検出に装置内部の要部の各部
データを検出することと併せてゲートパルスの有、無及
びその位相情報’に’Ｊ）！Ｉがプル単安定マルチバイ
ブレータ回路を適用したパルス検出回路を介して、デー
タの記憶が可能としたのでサイリスタ装置の故障発生時
のトラブルシュートが簡単となり装置の不作動停止時間
を大幅に短縮でき、かつ装置が安価に構成できるなど実
用的効果が極めて大である。
第１図は従来のアナログ方式のサイリスタ装置のブロッ
ク回路図−第２図は現在実用化されていｔ惧オの 図はゲートパルス列とサンプリング期間０４Ｍ、 第５
図はサイリスタの出力電圧波形及び電流波形とチンプリ
ング期間の関係を示す図、第６図は本発明の一実施例に
よるサイリスタ装置のブロック回路図、＠７図はゲート
パルス出力波形及びその波形整形後の出力波形及び記憶
データ情報とサンプリング期間との関係を示す図である
。 １・・・サイリスタ装置、１２・・・ＣＰＵ、１３・・
・メモリ、１４．１５・・・ゲート回路、１６・・・Ａ
／Ｄコンバータ、２０・・・パルス検出回路、２１・・
・インターフェイス回路。 なお、図中同一符号は同−又は相当部分を示す。 代理人 葛野信−（ほか１名） 箒 ７ 回 第３ 因 茅５区 第 ０ 図 ■
ク回路図−第２図は現在実用化されていｔ惧オの 図はゲートパルス列とサンプリング期間０４Ｍ、 第５
図はサイリスタの出力電圧波形及び電流波形とチンプリ
ング期間の関係を示す図、第６図は本発明の一実施例に
よるサイリスタ装置のブロック回路図、＠７図はゲート
パルス出力波形及びその波形整形後の出力波形及び記憶
データ情報とサンプリング期間との関係を示す図である
。 １・・・サイリスタ装置、１２・・・ＣＰＵ、１３・・
・メモリ、１４．１５・・・ゲート回路、１６・・・Ａ
／Ｄコンバータ、２０・・・パルス検出回路、２１・・
・インターフェイス回路。 なお、図中同一符号は同−又は相当部分を示す。 代理人 葛野信−（ほか１名） 箒 ７ 回 第３ 因 茅５区 第 ０ 図 ■
Claims (1)
- 回路要部の電圧、電流、パルス幅等を検出し必要に応じ
てＡ／Ｄ変換しダイレクトデジタルコントロール回路部
Ｃ；取込み、その取込んだデータｌ装置の故障検出Ｉ：
適用する制御方式のサイリスタ装置において、前記サイ
リスタに与えるゲートパルス列の各パルスの有無を検出
しこれを広幅パルスミ；変換するゲートパルス検出回路
と、前記ゲートパル不検出回路の出力信号をデータバス
に取込むインターフェース回路と、前記インターフェー
ス回路によって取込まれた入力信号を所定のナンブリン
グ期間にメモリー回路に転送するタイミング回路を設け
たＣＰＵと、前Ｉサイリスタ回路の故障発生時に前記メ
モリ回路に取込んだデータを取出し故障検出の判断に用
いることを特徴とするサイリスタ装置の故障検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19540081A JPS5899265A (ja) | 1981-12-03 | 1981-12-03 | 故障検出機能付サイリスタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19540081A JPS5899265A (ja) | 1981-12-03 | 1981-12-03 | 故障検出機能付サイリスタ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5899265A true JPS5899265A (ja) | 1983-06-13 |
| JPS6337579B2 JPS6337579B2 (ja) | 1988-07-26 |
Family
ID=16340490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19540081A Granted JPS5899265A (ja) | 1981-12-03 | 1981-12-03 | 故障検出機能付サイリスタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5899265A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101854055A (zh) * | 2010-05-11 | 2010-10-06 | 唐山松下产业机器有限公司 | 基于单片机控制的晶闸管故障检测系统及方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5439563A (en) * | 1977-09-05 | 1979-03-27 | Hitachi Ltd | Protective device for thyristor converter |
-
1981
- 1981-12-03 JP JP19540081A patent/JPS5899265A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5439563A (en) * | 1977-09-05 | 1979-03-27 | Hitachi Ltd | Protective device for thyristor converter |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101854055A (zh) * | 2010-05-11 | 2010-10-06 | 唐山松下产业机器有限公司 | 基于单片机控制的晶闸管故障检测系统及方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6337579B2 (ja) | 1988-07-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5876910A (ja) | 異常検出装置 | |
| JPS6337579B2 (ja) | ||
| JPS5895978A (ja) | 故障検出機能付サイリスタ装置 | |
| JPH0789399B2 (ja) | エンコーダ伝送路異常検出回路 | |
| SU955498A1 (ru) | Способ управлени преобразователем и устройство дл его осуществлени | |
| JPS6114838U (ja) | 電力変換器の故障検出装置 | |
| JP2714052B2 (ja) | 停電検出装置 | |
| JP2682074B2 (ja) | 磁気記録用書込みデータ監視装置 | |
| JPS5975717A (ja) | Ａｄ変換器の診断装置 | |
| JPS63155076U (ja) | ||
| JPS594043U (ja) | 出力装置 | |
| JPS6215664A (ja) | 論理シミユレ−タ | |
| JPS62133369A (ja) | 電子機器の自己診断用レベルセンサ | |
| JPS5831797U (ja) | 交流電動機の制御装置 | |
| JPS5963786U (ja) | 火災信号中継器 | |
| JPH01138901A (ja) | モニタ装置 | |
| JPS6119835U (ja) | コンピユ−タ用直流電源の監視装置 | |
| JPS5939837Y2 (ja) | ゲ−ト信号停止装置 | |
| JPS60226000A (ja) | 故障検出方式 | |
| JPS5933874U (ja) | 油圧エレベ−タの異常検出装置 | |
| JPS58131136U (ja) | 誤検出防止装置 | |
| JPS621060A (ja) | デジタル処理装置の入出力制御方法および装置 | |
| JPS59136089A (ja) | デジタルサイリスタレオナ−ドの正逆切替方法 | |
| JPS6228263U (ja) | ||
| JPS63135441U (ja) |