JPS59100554A - パツケ−ジの封止方法 - Google Patents
パツケ−ジの封止方法Info
- Publication number
- JPS59100554A JPS59100554A JP57210120A JP21012082A JPS59100554A JP S59100554 A JPS59100554 A JP S59100554A JP 57210120 A JP57210120 A JP 57210120A JP 21012082 A JP21012082 A JP 21012082A JP S59100554 A JPS59100554 A JP S59100554A
- Authority
- JP
- Japan
- Prior art keywords
- lid
- container
- semiconductor element
- intermediate lid
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W95/00—Packaging processes not covered by the other groups of this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［ａｌ 発明の技術分野
不発明は信頼性を向上したハーメチック（ト［−叩ｔｉ
Ｃ５ｅａｌ ）方法に関する。
Ｃ５ｅａｌ ）方法に関する。
（ｂｌ 技術の背景
半導体の表面は共有結合が切断された状態にあるため表
面近くの電子帯構造は内部と異っており、表面に吸着し
た不純物や湿気により特性が変化し、これが劣化の原因
となる。そのため表面を酸化物などの絶縁物で被覆する
とかハーメチックシールを施すなどの方法が構じられて
いる。
面近くの電子帯構造は内部と異っており、表面に吸着し
た不純物や湿気により特性が変化し、これが劣化の原因
となる。そのため表面を酸化物などの絶縁物で被覆する
とかハーメチックシールを施すなどの方法が構じられて
いる。
然しこれとは別に半導体回路の共振を防ぐなどのシール
ドの目的でハーメチックシールが行われる場合がある。
ドの目的でハーメチックシールが行われる場合がある。
不発明は防湿およびシールドの目的で行われるパッケー
ジ封止方法の改良に関するものである。
ジ封止方法の改良に関するものである。
［ｃｌ 従来技術さ問題点
第１図および第２図は従来のパッケージの一例を示すも
ので第１図は斜視図また第２図は正面断面図である。す
なわち半導体素子１は半導体素子を収容する容器２内の
底部にす・錫（Ａｕ−８ｎ）などの共晶合金からなる金
属鑞を用いて融Ｎされているが、容器２の筐体部は銅合
金或はアルミナなどのセラミックスよりなり、前者の場
合は表面に金メッキが施され、また後者の場合も厚め（
約５〔μｍ〕〕に金メッキが表面に施されて金属化され
ている。
ので第１図は斜視図また第２図は正面断面図である。す
なわち半導体素子１は半導体素子を収容する容器２内の
底部にす・錫（Ａｕ−８ｎ）などの共晶合金からなる金
属鑞を用いて融Ｎされているが、容器２の筐体部は銅合
金或はアルミナなどのセラミックスよりなり、前者の場
合は表面に金メッキが施され、また後者の場合も厚め（
約５〔μｍ〕〕に金メッキが表面に施されて金属化され
ている。
また半導体素子１を外部回路と接続するリード想３は筐
体部と絶縁した荷造でとり出されている。
体部と絶縁した荷造でとり出されている。
すなわち筐体部が銅合金からなる場合は硝子などで絶縁
され、またセラミックスよりなる場合はリード級挿入部
の周辺だけをメッキしないことにより相互が絶縁されて
いる。
され、またセラミックスよりなる場合はリード級挿入部
の周辺だけをメッキしないことにより相互が絶縁されて
いる。
また半導体素子１とリード緑３との接続はワイヤポンデ
イクによりなされている。
イクによりなされている。
か＼る構５ｙ、ｆとるパッケージを封止する方法として
従来は銅合金或は金属化セラミックスよりなる蓋４を約
３２０Ｃ℃）に加熱した状態で、この蓋４の内側にＡｕ
−８ｎ合金からなる金属鑞５を薄層状に塗布したものを
準備し、次にドライボックス中でフォーミングガス或は
窒素ガス気流中で容器２をビーク上に数秒間置き容器２
が加熱された状態ですばやく蓋４をかぶせ容器２と蓋４
とを融着させて封止を行っていた。
従来は銅合金或は金属化セラミックスよりなる蓋４を約
３２０Ｃ℃）に加熱した状態で、この蓋４の内側にＡｕ
−８ｎ合金からなる金属鑞５を薄層状に塗布したものを
準備し、次にドライボックス中でフォーミングガス或は
窒素ガス気流中で容器２をビーク上に数秒間置き容器２
が加熱された状態ですばやく蓋４をかぶせ容器２と蓋４
とを融着させて封止を行っていた。
然しこの場合鑞材を構成するＡ、ｕ＊Ｓｎの内Ｓ口は酸
化し易（、酸化した８ ｎの酸化物が封止工程中に半導
体素子上に落下して回路の短絡を起すことがある。また
これを防ぐために鑞材を薄く塗布すると容器２の表面の
Ａｕメッキ層との相互拡散による鑞材組成の変化が早く
進行して鑞材の融点が上昇するために蓋４の位置の微眺
整が田畑となると１−う問題点がある。それでパッケー
ジ封止は薄く塗った鑞材を素早く接合する必裂かあり熟
練を必要としでいた。
化し易（、酸化した８ ｎの酸化物が封止工程中に半導
体素子上に落下して回路の短絡を起すことがある。また
これを防ぐために鑞材を薄く塗布すると容器２の表面の
Ａｕメッキ層との相互拡散による鑞材組成の変化が早く
進行して鑞材の融点が上昇するために蓋４の位置の微眺
整が田畑となると１−う問題点がある。それでパッケー
ジ封止は薄く塗った鑞材を素早く接合する必裂かあり熟
練を必要としでいた。
（ｄｉ 発明の目的
本発明は容器の蓋封止を熟ａを要しないで確災に行う方
法を提供することを目的とする。
法を提供することを目的とする。
（ｅｌ 発明の構成
本発明の目的は容器に半導体素子を収容し、該容器に中
蓋を嵌入した後、前記容器と上蓋とを固着剤を用いて固
着することにより達Ｆ１１．される。
蓋を嵌入した後、前記容器と上蓋とを固着剤を用いて固
着することにより達Ｆ１１．される。
（ｆ＋ 発明の実施例
＋：発明に係るパッケージは特に高１３頼性の確保が必
要な半４体素子に適用されるもので実施例としてはガリ
ウム・砒素（Ｇａ Ａｓ ）半導体を用いたＦＥＴモジ
ュールを挙げることができる。
要な半４体素子に適用されるもので実施例としてはガリ
ウム・砒素（Ｇａ Ａｓ ）半導体を用いたＦＥＴモジ
ュールを挙げることができる。
すなわぢサファイア（α−ａＺ、Ｏ３）基板の上に龜Ａ
ｓからなるＦｈｉ’ｆ’（電界効果トランジスタンが載
置されていると共にサファイア基板上に薄膜ＩＣ技術と
メッキ技術とにより受動回路が形成されており一体化し
てモジュールを構成している。
ｓからなるＦｈｉ’ｆ’（電界効果トランジスタンが載
置されていると共にサファイア基板上に薄膜ＩＣ技術と
メッキ技術とにより受動回路が形成されており一体化し
てモジュールを構成している。
第３図はか＼る半導体素子１に対するバクケージ方法を
示すもので蓋の部分を除いては従来の構造と違いはない
。尚、第３図には受動回路は祢略されているう本発明は
蓋を中蓋６と上蓋７の部分と（こ分け、鑞付けした部分
が直接に半導体素子１と対向しないようにしたものであ
る。
示すもので蓋の部分を除いては従来の構造と違いはない
。尚、第３図には受動回路は祢略されているう本発明は
蓋を中蓋６と上蓋７の部分と（こ分け、鑞付けした部分
が直接に半導体素子１と対向しないようにしたものであ
る。
尚、本発明では中蓋６として金属化セラミックス板か或
は金属板を用いるとよい。
は金属板を用いるとよい。
例えば容器−２が銅合金にＡｕメッキを施したものから
なる場合はこれと同じ金属板であり、才だ容器が金属化
セラミックスからなる場合はこれと同じ材料である。こ
＼で容器２の上端９の内側縁部まわりにはか＼る中蓋６
が嵌合するような内溝８が設けられている。不発明は先
ずか＼る内溝８に中蓋６を嵌合せしめ、その後、従来と
同様に金属鑞５がついた上蓋７を容器上端部９と中蓋６
の部分に接合させて封止を行うものである。かかる中蓋
６は容器２に嵌合するのが望ましいが、鑞材５が素子１
上に落ちない程度の隙間が存在しても問題ない。このよ
うに中蓋６を設けることにより、上蓋７を容器２に固着
する際、銀剤５が半導体素子１に落下する危険性がなく
なり、上蓋７に厚く銀剤５を塗布しても差支えないため
従来のように素早く作業しなければ作業性が低下すると
言う問題がなくなる。尚、第３図に於いて１０は絶縁体
である。
なる場合はこれと同じ金属板であり、才だ容器が金属化
セラミックスからなる場合はこれと同じ材料である。こ
＼で容器２の上端９の内側縁部まわりにはか＼る中蓋６
が嵌合するような内溝８が設けられている。不発明は先
ずか＼る内溝８に中蓋６を嵌合せしめ、その後、従来と
同様に金属鑞５がついた上蓋７を容器上端部９と中蓋６
の部分に接合させて封止を行うものである。かかる中蓋
６は容器２に嵌合するのが望ましいが、鑞材５が素子１
上に落ちない程度の隙間が存在しても問題ない。このよ
うに中蓋６を設けることにより、上蓋７を容器２に固着
する際、銀剤５が半導体素子１に落下する危険性がなく
なり、上蓋７に厚く銀剤５を塗布しても差支えないため
従来のように素早く作業しなければ作業性が低下すると
言う問題がなくなる。尚、第３図に於いて１０は絶縁体
である。
（ｇ！ 発明の効果
本発明の実施により作業性が改善されろと共に −
パッケージ対土工程における歩留りを向上することがで
きる。
パッケージ対土工程における歩留りを向上することがで
きる。
４４、図面の簡単な説明
第１図および＠２図は従来のパッケージを示すもので、
第１図は斜視図、第２図は正面断面図また第３図は不発
明に係る正面断面図である。
第１図は斜視図、第２図は正面断面図また第３図は不発
明に係る正面断面図である。
図において１は半導体素子、２は容器、４は蓋、５は金
属鑞、６は中蓋、７は上蓋。
属鑞、６は中蓋、７は上蓋。
Claims (1)
- 容器に半導体素子を収容し、該容器に中蓋を嵌入した後
、前記容器と上蓋とを固着剤を用いて固着することを特
徴とするパッケージの側止方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57210120A JPS59100554A (ja) | 1982-11-30 | 1982-11-30 | パツケ−ジの封止方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57210120A JPS59100554A (ja) | 1982-11-30 | 1982-11-30 | パツケ−ジの封止方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59100554A true JPS59100554A (ja) | 1984-06-09 |
Family
ID=16584121
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57210120A Pending JPS59100554A (ja) | 1982-11-30 | 1982-11-30 | パツケ−ジの封止方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59100554A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995008842A1 (en) * | 1993-09-22 | 1995-03-30 | Unisys Corporation | Integrated circuit package having a lid that is specially adapted for attachment by a laser |
-
1982
- 1982-11-30 JP JP57210120A patent/JPS59100554A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1995008842A1 (en) * | 1993-09-22 | 1995-03-30 | Unisys Corporation | Integrated circuit package having a lid that is specially adapted for attachment by a laser |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4727633A (en) | Method of securing metallic members together | |
| TWI489602B (zh) | 半導體結構及半導體封裝系統 | |
| US6698084B2 (en) | Method for manufacturing radio frequency module components with surface acoustic wave element | |
| US11114386B2 (en) | Semiconductor device and method of manufacturing the same | |
| US5265316A (en) | Method of manufacturing a pressure seal type piezoelectric oscillator | |
| US4558346A (en) | Highly reliable hermetically sealed package for a semiconductor device | |
| JP2001176999A (ja) | 電子部品の気密封止方法 | |
| JPS59100554A (ja) | パツケ−ジの封止方法 | |
| JPH0263308B2 (ja) | ||
| GB2046024A (en) | Circuit assembly | |
| JPS58110069A (ja) | 集積回路に電気的接続を与える装置及び方法 | |
| JPH03108361A (ja) | 半導体集積回路装置 | |
| JPH0433357A (ja) | マルチ・チップ・パッケージの構造 | |
| JPS6342530Y2 (ja) | ||
| JPH0547835A (ja) | 半導体装置の実装構造 | |
| JPS6032341A (ja) | 半導体装置 | |
| JPS59219949A (ja) | プラスチツク封止型半導体装置用リ−ドフレ−ム | |
| JPS637652A (ja) | 半導体用気密封止金属パツケ−ジ | |
| JPS60101957A (ja) | Ｉｃ用リ−ドフレ−ム | |
| JPS6218723A (ja) | 半導体装置 | |
| JPH0513608A (ja) | 半導体装置 | |
| JPH0758743B2 (ja) | 半導体用気密封止金属パッケージの製造方法 | |
| JPS61274347A (ja) | Ｉｃ用リ−ドフレ−ム | |
| JPH10163231A (ja) | 半導体パッケージの製造方法 | |
| JPS59219951A (ja) | プラスチツク封止型半導体装置用リ−ドフレ−ム |