JPS5910072B2 - ハンドウタイソウチ - Google Patents
ハンドウタイソウチInfo
- Publication number
- JPS5910072B2 JPS5910072B2 JP50139535A JP13953575A JPS5910072B2 JP S5910072 B2 JPS5910072 B2 JP S5910072B2 JP 50139535 A JP50139535 A JP 50139535A JP 13953575 A JP13953575 A JP 13953575A JP S5910072 B2 JPS5910072 B2 JP S5910072B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- cathode
- auxiliary
- current
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Thyristors (AREA)
Description
【発明の詳細な説明】
本発明はゲートターンオフサイリスタ（以下ＧＴＯと略
称する）の如き半導体装置に係り、特に上記ＧＴＯ（７
）ＯＮ感度の改善を目的とするものである。
称する）の如き半導体装置に係り、特に上記ＧＴＯ（７
）ＯＮ感度の改善を目的とするものである。
従来のＧＴＯにおいては、ゲートによる雷流遮断能力を
向上させるために縦方向的には電流増巾率が通常のサイ
リスタより低く押えられ、かつ形状的にはゲートとカソ
ード間の内部インピーダンスを小さくなるように任意の
カソード部分がゲート部から出来る限り近距離にあるよ
うに設計され、このためカソード形状は細片状になり必
然的にゲートとカソードの対向長がなが〈なり、特に大
容量のＧＴＯにおいてはカソード接合が多数の細片に分
割される構造を取る場合がある。
向上させるために縦方向的には電流増巾率が通常のサイ
リスタより低く押えられ、かつ形状的にはゲートとカソ
ード間の内部インピーダンスを小さくなるように任意の
カソード部分がゲート部から出来る限り近距離にあるよ
うに設計され、このためカソード形状は細片状になり必
然的にゲートとカソードの対向長がなが〈なり、特に大
容量のＧＴＯにおいてはカソード接合が多数の細片に分
割される構造を取る場合がある。
この様なゲート構造の電力用ＧＴＯにおいては、通常の
電力用サイリスタの数十倍時には百倍もの点弧電流を要
する。
電力用サイリスタの数十倍時には百倍もの点弧電流を要
する。
しかも一般にＧＴＯの用途はインバータやチョッパ回路
が多く、特に電動機負荷等で使用される場合、負荷電流
の断続のためにゲート電流は点弧時だけでな〈導通期間
連続して印加する必要がある。この様な要求はサイリス
タに比べＧＴＯではより切実である。なぜならぱＧＴＯ
では大きな点弧ゲート電流によつて一たん導通になつて
も、ゲート電流を取去ると負荷電流の振動等により負荷
レベルが小さ〈なつた時、単に電流の途切れが生ずるぱ
かりでなくカソードの一部のみで電流を保持する場合が
生ずる。この場合、再び負荷電流が上昇する際にＧＴＯ
のカソードが細片状に形成してあるため、導通面積の広
がりに長時間を要し、しかも電流密度の極部集中を生ず
る。このような状態でゲートターンオフさせるとオフ機
能がカソード全面にわたつて作用せずオフ能力が低下し
永久破壊を生ずるものである。
が多く、特に電動機負荷等で使用される場合、負荷電流
の断続のためにゲート電流は点弧時だけでな〈導通期間
連続して印加する必要がある。この様な要求はサイリス
タに比べＧＴＯではより切実である。なぜならぱＧＴＯ
では大きな点弧ゲート電流によつて一たん導通になつて
も、ゲート電流を取去ると負荷電流の振動等により負荷
レベルが小さ〈なつた時、単に電流の途切れが生ずるぱ
かりでなくカソードの一部のみで電流を保持する場合が
生ずる。この場合、再び負荷電流が上昇する際にＧＴＯ
のカソードが細片状に形成してあるため、導通面積の広
がりに長時間を要し、しかも電流密度の極部集中を生ず
る。このような状態でゲートターンオフさせるとオフ機
能がカソード全面にわたつて作用せずオフ能力が低下し
永久破壊を生ずるものである。
特に分割されたカソードーエミツタを有するＧＴＯにお
いては、一部のカソードにのみ電流が保持され他の分割
エミツタに導通が拡がらず破壊に至る。この様にＧＴＯ
では点弧時にサイリスタに比し数十倍のゲート電流が必
要であるばかりでなく、全導通期間にわたりこの大きな
ゲート電流を印加する必要がある。点弧電流の改善には
内部に増巾機能をもつサイリスタがすでに考案されてい
るがこの増巾機能は点弧時のみしか作用せず、従つてゲ
ート感度の改善が懸案化されてる課題である。本発明は
この点に鑑みて発明されたものであつて以下実施例に基
づき詳述する。第１図は本実施例によるＧＴＯの平面図
を示すもので第２図はその原理的な半載断面図である。
いては、一部のカソードにのみ電流が保持され他の分割
エミツタに導通が拡がらず破壊に至る。この様にＧＴＯ
では点弧時にサイリスタに比し数十倍のゲート電流が必
要であるばかりでなく、全導通期間にわたりこの大きな
ゲート電流を印加する必要がある。点弧電流の改善には
内部に増巾機能をもつサイリスタがすでに考案されてい
るがこの増巾機能は点弧時のみしか作用せず、従つてゲ
ート感度の改善が懸案化されてる課題である。本発明は
この点に鑑みて発明されたものであつて以下実施例に基
づき詳述する。第１図は本実施例によるＧＴＯの平面図
を示すもので第２図はその原理的な半載断面図である。
ＧＴＯはＰｌＮｌＰ２Ｎ３の半導体４層構造からなりこ
れは当業者には周知の方法で作られる。第１図及び第２
図で１はＮ２層に設けられたカソード、２はＰ２層上に
設けられた主ゲートで、カソード、ゲートは遮断能力を
高めるため細片状で連結されている。このカソード１と
主ゲート２の対向長はカソード面積が一定であつてもで
きるだけ長くなるように設計される。３が新たにＰ２層
に設けた補助ゲートで櫛形カソード細片の主ゲートと反
対側に設けられ、カソード１と補助ゲート３との対向長
はサイリスタ並の点弧電流になるように主ゲート２のそ
れと比べ充分小さく取られる。
れは当業者には周知の方法で作られる。第１図及び第２
図で１はＮ２層に設けられたカソード、２はＰ２層上に
設けられた主ゲートで、カソード、ゲートは遮断能力を
高めるため細片状で連結されている。このカソード１と
主ゲート２の対向長はカソード面積が一定であつてもで
きるだけ長くなるように設計される。３が新たにＰ２層
に設けた補助ゲートで櫛形カソード細片の主ゲートと反
対側に設けられ、カソード１と補助ゲート３との対向長
はサイリスタ並の点弧電流になるように主ゲート２のそ
れと比べ充分小さく取られる。
この補助ゲート３は図示する様に導線によつて連結され
るこの様に構成して成るＧＴＯの具体的な電気的接続関
係を示したものが第２図であつて、主ゲート２と直列に
ダイオード６を接続し、一方補助ゲート３と直列にダイ
オードを逆並列接続して成るもの７を接続して、これ等
ダイオード６と７とは図示する如く５で接続される。
るこの様に構成して成るＧＴＯの具体的な電気的接続関
係を示したものが第２図であつて、主ゲート２と直列に
ダイオード６を接続し、一方補助ゲート３と直列にダイ
オードを逆並列接続して成るもの７を接続して、これ等
ダイオード６と７とは図示する如く５で接続される。
この接続点５と、Ｐ１層にオーミツクに設けた了ノード
４と、カソード１とを夫々外部端子として構成すれば３
端子のＧＴＯとなる。今アノード４とカソード１が順バ
イアスされている時、外部ゲート５を順バイアスすれば
ダイオード６の働きによりゲート電流は補助ゲートにの
み流れ小さな電流でＧＴＯは点弧する。ゲートターンオ
フさせる場合は外部ゲート５を逆バイアスして、主ゲー
ト２及び補助ゲート３からアノード電流を引だし主電流
をオフさせる。この場合主として主ゲート２がその機能
をうけもつ。逆並列接続せるダイオード７はダイオード
６とインピーダンスバランスを取るために設けられる〜 なお第２図において主ゲート２及び補助ゲート３を直接
外部端子として４端子ＧＴＯとして動作させることも可
能である。
４と、カソード１とを夫々外部端子として構成すれば３
端子のＧＴＯとなる。今アノード４とカソード１が順バ
イアスされている時、外部ゲート５を順バイアスすれば
ダイオード６の働きによりゲート電流は補助ゲートにの
み流れ小さな電流でＧＴＯは点弧する。ゲートターンオ
フさせる場合は外部ゲート５を逆バイアスして、主ゲー
ト２及び補助ゲート３からアノード電流を引だし主電流
をオフさせる。この場合主として主ゲート２がその機能
をうけもつ。逆並列接続せるダイオード７はダイオード
６とインピーダンスバランスを取るために設けられる〜 なお第２図において主ゲート２及び補助ゲート３を直接
外部端子として４端子ＧＴＯとして動作させることも可
能である。
即ち補助ゲート３のみではオン時のＤｉ／Ｄｔ耐量が不
足する場合や、より高周波で動作させる場合に、主ゲー
ト２には巾の狭い大きなパルス電流を流してカソード全
周にわたり点弧させ、一たん点弧した後では補助ゲート
３に連続した小電流を印加してカソード極部による保持
を防ぐ。このように４端子にすることにより用途の拡大
をはかることができる。第３図け他の実施例を示すもの
で、同図で１１はＮ２層に設けたカソード、１２はＰ２
層表面に設けた主ゲート、１３は新たにＰ２層に設けた
補助ゲートで、１４は補助ゲートからの電流が主ゲート
へ流れるのを防ぐためにＰ２層内に設けた高抵抗層であ
り、この様に構成して成るＧＴＯは分割カソード型のＧ
ＴＯを示すものである。
足する場合や、より高周波で動作させる場合に、主ゲー
ト２には巾の狭い大きなパルス電流を流してカソード全
周にわたり点弧させ、一たん点弧した後では補助ゲート
３に連続した小電流を印加してカソード極部による保持
を防ぐ。このように４端子にすることにより用途の拡大
をはかることができる。第３図け他の実施例を示すもの
で、同図で１１はＮ２層に設けたカソード、１２はＰ２
層表面に設けた主ゲート、１３は新たにＰ２層に設けた
補助ゲートで、１４は補助ゲートからの電流が主ゲート
へ流れるのを防ぐためにＰ２層内に設けた高抵抗層であ
り、この様に構成して成るＧＴＯは分割カソード型のＧ
ＴＯを示すものである。
なお主ゲート１２と補助ゲート１３、高抵抗層１４とは
図示する如く距離１１を隔てて配置され、一方補助ゲー
ト１３と一つ違いで対向配設される主ゲート１２とは図
示する如く距離１２を隔てて配置され、同様に主ゲート
１２と補助ゲート１３の凹部とは図示する如く距離１３
を隔てて配置される。この様な対応距離関係にある主ゲ
ート１２及び補助ゲート１３、高抵抗層１４とで、例え
ば１１《１２，１３なら高抵抗層１４は不要であるが実
施例ではウエハを有効利用するために１４を設けてある
。このような構造において補助ゲート１３とカソード１
１との有効対向長は、カソード分割数をｎとすればｎ＞
＜１０（１０は補助ゲートの突起部の巾）となり、主ゲ
ート１２とカソード１１対向長より充分小さくすること
ができる。これらの動作は第１図の場合と同じである。
なお、カソード１１は、第３図のように必ずしもタンザ
ク実長方形である必要はなく、カソード１１及び主ゲー
ト１２が放射状に或いは円の伸開線（インポリユート）
状に配置され、その周囲を補助ゲート１３がリング状に
包囲しても良いことぱいうまでもない。
図示する如く距離１１を隔てて配置され、一方補助ゲー
ト１３と一つ違いで対向配設される主ゲート１２とは図
示する如く距離１２を隔てて配置され、同様に主ゲート
１２と補助ゲート１３の凹部とは図示する如く距離１３
を隔てて配置される。この様な対応距離関係にある主ゲ
ート１２及び補助ゲート１３、高抵抗層１４とで、例え
ば１１《１２，１３なら高抵抗層１４は不要であるが実
施例ではウエハを有効利用するために１４を設けてある
。このような構造において補助ゲート１３とカソード１
１との有効対向長は、カソード分割数をｎとすればｎ＞
＜１０（１０は補助ゲートの突起部の巾）となり、主ゲ
ート１２とカソード１１対向長より充分小さくすること
ができる。これらの動作は第１図の場合と同じである。
なお、カソード１１は、第３図のように必ずしもタンザ
ク実長方形である必要はなく、カソード１１及び主ゲー
ト１２が放射状に或いは円の伸開線（インポリユート）
状に配置され、その周囲を補助ゲート１３がリング状に
包囲しても良いことぱいうまでもない。
第４図は他の実施例を示し、第５図はこの原理的断面図
である。
である。
同図で２１はＮ２層に設けたカソード、２２はＰ２層に
設けた主ゲート、２３はＰ２層に２２とはカソード細片
の反対側に設けられた補助ゲートであり、２４は補助サ
イリスタの力ソートエミッタを形成するＮ３層で主ゲー
ト電極２２の一部Ｐ２層と図示する様に短路されている
。２８は補助サイリスタＰ，ＮｌＰ２Ｎ３のゲートでＰ
２層にオーミツクに設けられる。
設けた主ゲート、２３はＰ２層に２２とはカソード細片
の反対側に設けられた補助ゲートであり、２４は補助サ
イリスタの力ソートエミッタを形成するＮ３層で主ゲー
ト電極２２の一部Ｐ２層と図示する様に短路されている
。２８は補助サイリスタＰ，ＮｌＰ２Ｎ３のゲートでＰ
２層にオーミツクに設けられる。
２５はアノード電極、２６は主ゲート電極と補助サイリ
スタのゲートとを一方向に結ぶダイオードであり、２７
は主ゲート２２と補助ゲート２３のインビーダンスを調
整するための逆並列接続して成るダイオードである。
スタのゲートとを一方向に結ぶダイオードであり、２７
は主ゲート２２と補助ゲート２３のインビーダンスを調
整するための逆並列接続して成るダイオードである。
２１，２８，２５が外部端子として用いられる。
この様に形成されるＧＴＯの動作を述べるに、例えばタ
ーンオンの場合２８が正、２１が負にバイアスされ、ゲ
ート電流は２４と２３に分流する。２４の電流は補助サ
イリスタＰ，ＮｌＰ２Ｎ３をオンさせこれによる増巾電
流は主ゲート２２を流れ、主サイリスタＰ，ＮｌＰ２Ｎ
３を点弧させる。
ーンオンの場合２８が正、２１が負にバイアスされ、ゲ
ート電流は２４と２３に分流する。２４の電流は補助サ
イリスタＰ，ＮｌＰ２Ｎ３をオンさせこれによる増巾電
流は主ゲート２２を流れ、主サイリスタＰ，ＮｌＰ２Ｎ
３を点弧させる。
一方２３に分流した電流はカソード２１の他端に卦いて
ターンオンを引き起こす。補助サイリスタによる増巾ゲ
ート機能は一たびターンオンするとその機能がな〈なる
ため、負荷電流の振動等による電流の断続やカソード極
部に｝ける電流の保持現象による不具合の解消のために
は、補助ゲート２３により電流を供給する。このゲート
電流は主ゲート２２とカソード２１との対向長に比べ、
補助ゲート２３とカソード２１との対向長は充分小さく
取つてあるためサイリスタ並みの小電流で良い。この実
施例は特に高周波用のＧＴＯに有利でＤｉ／Ｄｔ耐量の
改善をもたらすものである。以上の様に本発明に於ては
、０Ｎ専用の補助電極をカソードに対向して個々に、も
しくは一体化して設けた事により以下に示す如く種々の
利点を有するものである。
ターンオンを引き起こす。補助サイリスタによる増巾ゲ
ート機能は一たびターンオンするとその機能がな〈なる
ため、負荷電流の振動等による電流の断続やカソード極
部に｝ける電流の保持現象による不具合の解消のために
は、補助ゲート２３により電流を供給する。このゲート
電流は主ゲート２２とカソード２１との対向長に比べ、
補助ゲート２３とカソード２１との対向長は充分小さく
取つてあるためサイリスタ並みの小電流で良い。この実
施例は特に高周波用のＧＴＯに有利でＤｉ／Ｄｔ耐量の
改善をもたらすものである。以上の様に本発明に於ては
、０Ｎ専用の補助電極をカソードに対向して個々に、も
しくは一体化して設けた事により以下に示す如く種々の
利点を有するものである。
即ち１従来のＧＴＯに比ベオン感度が著しく改善され通
常のサイリスタ並みになる。
常のサイリスタ並みになる。
２振動負荷等、不安定な負荷回路においても補助ゲート
からの微小ゲート電流を導通期間連続して印加すること
により素子の破壊を防止する事が容易になる。
からの微小ゲート電流を導通期間連続して印加すること
により素子の破壊を防止する事が容易になる。
３内部に増巾機能をもたないＧＴＯにおいては、４端子
のＧＴＯにすることによつて、主ゲートにパルス状の高
いゲートを印加し複雑な内部ゲート増巾機能をもつＧＴ
Ｏに比べ安価ながらしかも高周波高Ｄｉ／Ｄｔ負荷にも
使用でき応用範囲を広げることができる。
のＧＴＯにすることによつて、主ゲートにパルス状の高
いゲートを印加し複雑な内部ゲート増巾機能をもつＧＴ
Ｏに比べ安価ながらしかも高周波高Ｄｉ／Ｄｔ負荷にも
使用でき応用範囲を広げることができる。
４ＧＴ０において本来ターンオン感度とターンオフ感度
は相反する機能であつて、従来のただ−つのゲートによ
つて機能させるよりも、それぞれ専用のゲート機能をも
たせるように構成し、充分その機能を発揮させることに
より合理的でかつ経済的である。
は相反する機能であつて、従来のただ−つのゲートによ
つて機能させるよりも、それぞれ専用のゲート機能をも
たせるように構成し、充分その機能を発揮させることに
より合理的でかつ経済的である。
このような構成によつてＧＴＯのターンオン感度はサイ
リスタ並みに改善されＧＴＯの普及をさまたげる一因と
なつていたドライブ回路の軽減が図られ、かつより信頼
性の高い運転方式が経済的に行なうことが可能になる。
リスタ並みに改善されＧＴＯの普及をさまたげる一因と
なつていたドライブ回路の軽減が図られ、かつより信頼
性の高い運転方式が経済的に行なうことが可能になる。
第１図は本発明の一実施例を示すゲートターンオフサイ
リスタの平面図、第２図はその原理を示す半載析面図、
第３図及び第４図は他の実施例を示す平面図、第５図は
第４図の原理を示す半載断面図。 １，１１，２１はカソード、２，１２，２２は主ゲート
、３，１３，２３は補助ゲート、７，２７は逆並列接続
して成るダイオード、１４は高抵抗層、２４は補助サイ
リスタ（ＰｌＮｌＰ２Ｎ３）用Ｎ３層、２８は補助サイ
リスタ（Ｐ，ＮｌＰ２Ｎ３）用ゲート。
リスタの平面図、第２図はその原理を示す半載析面図、
第３図及び第４図は他の実施例を示す平面図、第５図は
第４図の原理を示す半載断面図。 １，１１，２１はカソード、２，１２，２２は主ゲート
、３，１３，２３は補助ゲート、７，２７は逆並列接続
して成るダイオード、１４は高抵抗層、２４は補助サイ
リスタ（ＰｌＮｌＰ２Ｎ３）用Ｎ３層、２８は補助サイ
リスタ（Ｐ，ＮｌＰ２Ｎ３）用ゲート。
Claims (1)
- 【特許請求の範囲】 １ 細片状の主ゲート電極と細片状のカソード電極とを
それぞれ交互に入り組ませて、ゲートでＯＮ−ＯＦＦす
るようにした４層−３接合の半導体装置に於て、上記カ
ソード電極に対向して主ゲート電極と反対側に、点弧時
のＯＮゲート電流が所定期間に渡つて継続して流れる補
助ゲート電極を設けて、この補助ゲート電極とカソード
電極との対向長に比し、主ゲート電極とカソード電極と
の対向長を大きくするようにしたことを特徴とする半導
体装置。 ２ 特許請求の範囲第１項に於て、補助ゲート電極に逆
並列接続したダイオードを接続し、且つ主ゲート電極に
ＯＦＦゲート電流がカソード電極より主ゲート電極側と
する通流極性のダイオードを接続して、これら各ダイオ
ードを並列接続して１つの外部ゲート端子として取出す
ようにしたことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50139535A JPS5910072B2 (ja) | 1975-11-20 | 1975-11-20 | ハンドウタイソウチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50139535A JPS5910072B2 (ja) | 1975-11-20 | 1975-11-20 | ハンドウタイソウチ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5263688A JPS5263688A (en) | 1977-05-26 |
| JPS5910072B2 true JPS5910072B2 (ja) | 1984-03-06 |
Family
ID=15247527
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50139535A Expired JPS5910072B2 (ja) | 1975-11-20 | 1975-11-20 | ハンドウタイソウチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5910072B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57117276A (en) * | 1981-01-14 | 1982-07-21 | Hitachi Ltd | Semiconductor device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS541635B2 (ja) * | 1973-05-02 | 1979-01-26 | ||
| JPS5336999B2 (ja) * | 1973-06-27 | 1978-10-05 | ||
| JPS5222474B2 (ja) * | 1973-06-29 | 1977-06-17 | ||
| JPS5028797A (ja) * | 1973-07-13 | 1975-03-24 |
-
1975
- 1975-11-20 JP JP50139535A patent/JPS5910072B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5263688A (en) | 1977-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4092703A (en) | Gate controlled semiconductor device | |
| JPS6019147B2 (ja) | ゲ−ト・タ−ン・オフ・サイリスタ | |
| JPH0534834B2 (ja) | ||
| JPS5918576U (ja) | サイリスタの過電圧保護回路 | |
| US3356862A (en) | High speed controlled rectifier | |
| US3622845A (en) | Scr with amplified emitter gate | |
| US3324359A (en) | Four layer semiconductor switch with the third layer defining a continuous, uninterrupted internal junction | |
| JPH05850B2 (ja) | ||
| JP2585521B2 (ja) | 半導体パワースイツチ | |
| US3940633A (en) | GTO turn-off circuit providing turn-off gate current pulse proportional to anode current | |
| US3261985A (en) | Cross-current turn-off silicon controlled rectifier | |
| US3725752A (en) | Semiconductor device | |
| JPS6399568A (ja) | 半導体装置 | |
| JPS6135618A (ja) | 半導体パワースイツチ | |
| JPS586312B2 (ja) | ハンドウタイセイギヨソウチ | |
| CN215955288U (zh) | 非对称快速晶闸管 | |
| JPH0638707B2 (ja) | 逆導通形ゲートターンオフ形サイリスタの制御方法 | |
| JP2855540B2 (ja) | 半導体装置 | |
| US4080538A (en) | Method of controlling switching of PNPN semiconductor switching device | |
| JPS60189262A (ja) | 逆導通ゲ−トタ−ンオフサイリスタ | |
| US3047733A (en) | Multiple output semiconductor logical device | |
| JPS58206159A (ja) | ゲ−トタ−ンオフサイリスタ | |
| JPH01270352A (ja) | ゲートターンオフサイリスタおよびその駆動方法 | |
| US4060824A (en) | Slow speed semiconductor switching device | |
| JPS6097721A (ja) | 増幅ゲ−ト型半導体トリガ回路 |