JPH05850B2 - - Google Patents

Info

Publication number
JPH05850B2
JPH05850B2 JP57214953A JP21495382A JPH05850B2 JP H05850 B2 JPH05850 B2 JP H05850B2 JP 57214953 A JP57214953 A JP 57214953A JP 21495382 A JP21495382 A JP 21495382A JP H05850 B2 JPH05850 B2 JP H05850B2
Authority
JP
Japan
Prior art keywords
transistor
base
region
stage
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57214953A
Other languages
English (en)
Other versions
JPS59104165A (ja
Inventor
Ikunori Takada
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP57214953A priority Critical patent/JPS59104165A/ja
Priority to PCT/JP1983/000426 priority patent/WO1984002427A1/ja
Priority to DE19833390378 priority patent/DE3390378T1/de
Publication of JPS59104165A publication Critical patent/JPS59104165A/ja
Priority to US06/882,028 priority patent/US4827322A/en
Publication of JPH05850B2 publication Critical patent/JPH05850B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D48/00—Individual devices not covered by groups H10D1/00 - H10D44/00
    • H10D48/30—Devices controlled by electric currents or voltages
    • H10D48/32—Devices controlled by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H10D48/34—Bipolar devices
    • H10D48/345—Bipolar transistors having ohmic electrodes on emitter-like, base-like, and collector-like regions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102—Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105—Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177—Base regions of bipolar transistors, e.g. BJTs or IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
    • H10D84/641—Combinations of only vertical BJTs
    • H10D84/642—Combinations of non-inverted vertical BJTs of the same conductivity type having different characteristics, e.g. Darlington transistors

Landscapes

  • Bipolar Integrated Circuits (AREA)
  • Bipolar Transistors (AREA)
  • Amplifiers (AREA)

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は電力用トランジスタの破壊耐量の改
善に関するものである。
〔従来技術〕
電力用トランジスタを例えばモーター駆動用の
インバーターの主素子として使用する場合に問題
となる破壊モードの一つに「dv／dt電流による
破壊」といわれる現象がある。
第１図は基本的なインバータ回路の構成を示す
回路図で、図においてトランジスタTrAとTrD，
TrBとTrOはそれぞれ同じタイミングで動作する。
いま、トランジスタTrAとTrDとがオフ（OFF）
の期間、トランジスタTrBとTrOとがオン・オフ
（ON−OFF）の動作を繰返す、通常のパルス幅
変調（PWM）の動作モードの一つを考えると
き、トランジスタTrBとTrOとがONである第１の
期間にインダクタンス成分をもつ負荷Ｌに流れて
いた電流（図に実線矢印で示す。）は、トランジ
スタTrBとTrOとがOFFとなつた第２の期間にも、
同一値で流れつづける。この電流は図に破線矢印
で示すようにトランジスタTrAおよびTrDにそれ
ぞれ並列に接続されたフライホイルダイオード
DAおよびDDを流れる。このときトランジスタTrA
とTrDとの両端にはダイオードの順方向ドロツプ
分の電圧のみが印加されている。その後、再びト
ランジスタTrBとTrOとがONとなつたとき、トラ
ンジスタTrAとTrBとの両端に急激に電源電圧が
かかるので、このトランジスタTrAとTrDに大電
流が流れることがあり、電力損失の原因となり、
終には破壊することがある。以上が「dv／dt電
流による破壊」といわれる現象である。
第２図はチヨツパー回路の基本構成を示す回路
図で、このチヨツパー回路でも上述と全き同じ現
象が生じる。すなわち、トランジスタTrBがON
−OFF動作を繰返すと、負荷Ｌに並列に接続さ
れたトランジスタTrAにこの現象が起こる。
第３図はこのチヨツパー回路におけるトランジ
スタTrAのコレクタ・エミツタ間電圧VCE、およ
びトランジスタTrAとダイオードDAとを流れる電
流を加えた電源電流ITDをトランジスタTrBがON
となる時点をトリガーとして観測した波形図であ
る。電圧VCEが立上ると同時に大きな電流ITDが流
れる。従つて、トランジスタTrBのON−OFF動
作の繰返しにより、トランジスタTrAは著しい発
熱を示す。また、電源電圧をより上昇させると、
電流ITDはより大きくなり、トランジスタTrAは破
壊した。なお、第３図の波形はトランジスタTrA
のベースは開放状態におけるものである。
第４図はトランジスタTrAのベースに逆バイア
スを印加して、第３図と同じ条件で観測した波形
図で、このときのトランジスタTrAの発熱は小さ
く、電源電圧を300V→400Vとしても素子の破壊
は生じなかつた。
第５図は第２図のチヨツパー回路において、ト
ランジスタTrAを取りはずし、負荷Ｌに並列にフ
ライホイルダイオードDAのみを接続した場合の
電流および電圧波形図で、この図の電流がダイオ
ードのリカバリー電流である。第４図と第５図と
を比較すると、電圧、電流波形ともによい一致が
みられる。すなわち、トランジスタTrAのベー
ス・エミツタ間に逆バイアスを印加している場合
には、トランジスタTrAは本質的な動作を何もし
ていないといえる。それに対して、第３図にみら
れる大きな電流ITDの値と、第５図の電流ITDの値
との差はトランジスタTrAに流れる成分である。
そして、これがいわゆる「dv／dt電流」と呼ば
れているものに外ならない。
そして、この「dv／dt電流」は前述のように
ベース・エミツタ間逆バイアス条件によつて大き
く変化するが、トランジスタの構造にも大いに依
存する。
次に、ダーリントン接続のモノリシツク電力用
トランジスタについて考察する。第６図は周知の
ダーリントン接続トランジスタの回路図、第７図
はモノリシツクダーリントン接続トランジスタの
平面図、第８図はその−線での断面図であ
る。ダーリントン接続トランジスタには第６図に
示すように、通常、前段トランジスタTr1および
後段トランジスタTr2のそれぞれにベース・エミ
ツタ間抵抗REB1およびREB2が接続されている。第
７図、第８図において、１は前段のエミツタ層、
２は後段のエミツタ層、３は前段のエミツタ電
極、４は後段のベース電極、５はコレクタ、６は
前段のベース層、７は後段のベース層で、ダーリ
ントン接続のため前段のエミツタ電極３と後段の
ベース電極４とはつながつている。さて、前段の
ベース・エミツタ間抵抗REB1の適切な値にするた
めに、第７図、第８図に示すように、前段のエミ
ツタ層１を後段側へ伸ばし、後段のベース層７へ
つながつた前段のベース層６の抵抗を高くする構
造がとられてきた。
ところが、このような構造にすると、第８図に
Tr3で示したような寄生トランジスタが形成され
「dv／dt電流」の増大をもたらすことがある。す
なわち、このダーリントン接続構造のトランジス
タを第２図のチヨツパー回路に適用する場合のス
ピードアツプダイオードDSを附加して第９図に
等価回路で示す。さて、上述のチヨツパー回路に
適用した場合の電圧VCE、電流ITDの波形図を、第
１０図に示す。図示のように、ベース開放の場合
電流ITDが余り増大しない場合でも、ベース・エ
ミツタ間に逆バイアスを少し印加すると、電流
ITDはベース開放の場合より増大し、更にベー
ス・エミツタ間逆バイアスを大きくすると、再び
電流ITDが減少するという現像が見られる。この
現像は第８図中に示すように、前段と後段とのト
ランジスタ間に形成される寄生トランジスタTr3
によると考えられる。この寄生トランジスタTr3
は等価的に第９図のように表わすことができる。
このようなダーリントン接続トランジスタにベー
ス・エミツタ間に逆バイアスを印加した場合、寄
生トランジスタTr3のベース・エミツタ間逆バイ
アスとしては、次式のような小さい値となる。
VEB（Tr3）＝VF（DS）×〔r2／ （r1＋r1＋r2）〕 このため、寄生トランジスタTr3には「dv／dt
電流」を押えるのに、一番効果のあるベース・エ
ミツタ間逆ハイアスがほとんどかからないといえ
る。寄生トランジスタTr3はエミツタからコレク
タに流れる電流のごくわずかな成分しか占めない
のが普通であるが、この面積が大きい場合には、
その「dv／dt電流」は後段トランジスタTr2で増
幅され無視できないものになり得ると考えられ
る。ベース開放よりも、ベース・エミツタ間に逆
バイアスをわずかに印加した方が「dv／dt電流」
が増大するのは一見奇妙であるが、ベース・エミ
ツタ間逆バイアスによる電通領域のしぼり込み作
用によつて、通電領域の電流密度が増えることと
関係があるものと考えられる。
〔発明の概要〕
この発明は上述のような点に鑑みてなされたも
ので、ダーリントン接続のプレーナ型電力用トラ
ンジスタにおいて、コレクタの領域内に前段及び
後段ベース領域を互い独立して設け、この前段及
び後段ベース領域をベース領域と同じ導電性の拡
散領域からなる連結部でコレクタ領域において接
続すると共に、後段ベース領域であつて後段エミ
ツタ領域より連結部側に、後段エミツタ領域とは
独立して、後段エミツタ領域と同じ導電性を有す
る島状半導体領域を設ける構造にすることによつ
て、破壊耐量の大きい電力用トランジスタを提供
するものである。
〔発明の実施例〕
第１１図はこの発明の一実施例を示す平面図、
第１２図はその−線での断面図で、従来例と
同等部分は同一符号で示す。この実施例では前段
のトランジスタTr1のベース層６と後段のトラン
ジスタTr2のベース層７とは端部においてつなが
つてはいるが、当該両トランジスタTr1，Tr2の
連結部にn+形領域８を形成することによつて寄
生トランジスタの形成を阻止する構造になつてい
る。このような構造にすることによつて、ランニ
ングテストにおいて、逆バイアスの安全動作領域
を測定した結果、従来の連結部に寄生トランジス
タを有する電力用トランジスタでは600V程度で
あつたのが、この実施例のように寄生トランジス
タの形成部分を除去したものでは1000V以上の値
を得ることができた。
以上、ダーリントン接続において、第６図に示
すように前段トランジスタTr1に抵抗REB1を接続
する場合について述べてきた。この抵抗REB1はト
ランジスタのコレクタ・エミツタ間の静的な逆阻
止電圧BVCEOをコレクターベース間の逆阻止電圧
BVCBO程度まで高める働きがある。また、コレク
タ領域内に電荷が残留していない場合でも発生す
るdv／dtによる変位電流を低減させる働きがあ
る。
また、以上いずれも前段トランジスタと後段ト
ランジスタとの２段構造のダーリントントランジ
スタについて説明したが、もつと段数が増えた場
合の各段についても、この発明を適用して有効で
ある。
〔発明の効果〕
この発明は、以上説明したように構成されてい
るので、トランジスタのコレクタ・エミツタ間の
静的な逆阻止電圧BVCEOをコレクタ・ベース間の
逆阻止電圧BVCBO程度まで高めることが必要であ
る場合、コレクタ領域内に電荷が残留していない
ときでも発生するdv／dtによる変位電流を低減
させることが必要な場合、そしてベース・エミツ
タ間逆バイアスを充分印加できない場合にも破壊
耐量を大きくすることができる。
【図面の簡単な説明】
第１図は基本的なインバータ回路を示す回路
図、第２図はチヨツパー回路の基本構成を示す回
路図、第３図は第２図のチヨツパ回路を構成する
トランジスタTrAの電圧とトランジスタTrAおよ
びダイオードDAを流れる電流との波形図、第４
図はそのトランジスタTrAのベースに逆バイアス
を印加したときの第３図と同様の電圧と電流との
波形図、第５図は第２図のチヨツパー回路におい
てトランジスタTrAを取りはずしたときのダイオ
ードDAの電圧と電流との波形図、第６図は周知
のダーリントン接続トランジスタの回路図、第７
図は従来のモノシリツク・ダーリントン接続トラ
ンジスタの平面図、第８図は第７図の−線で
の部分断面図、第９図はこの従来例の等価回路
図、第１０図はこの従来例をチヨツパー回路に適
用されたときの電圧と電流の波形図、第１１図は
この発明の一実施例を示す平面図、第１２図は第
１１図の−線での部分断面図である。 図において、Tr1は前段トランジスタ、Tr2は
後段トランジスタ、Tr3は寄生トランジスタ、１
は前段トランジスタのエミツタ領域、６は前後ト
ランジスタのベース拡散領域、７は後段トランジ
スタのベース拡散領域、８は島状半導体領域であ
る。なお、図中同一符号は同一または相当部分を
示す。

Claims (1)

  1. 【特許請求の範囲】 １ ダーリントン接続構造を有するモノリシツク
    でプレーナ型の電力用トランジスタにおいて、 半導体基板の主面に延在して設けられたコレク
    タと、 このコレクタの領域内に、互いに独立して設け
    られた前段トランジスタのベース領域及び後段ト
    ランジスタのベース領域と、 この前段及び後段ベース領域にそれぞれ配設さ
    れた前段及び後段エミツタ領域と、 上記ベース領域それぞれと同じ導電性の半導体
    領域で構成され、コレクタ領域において上記ベー
    ス領域それぞれを接続する連結部と、 上記後段ベース領域に後段エミツタ領域とは独
    立に配設されると共に、後段エミツタ領域より連
    結部側に配設された、後段エミツタ領域と同じ導
    電性を有する島状半導体領域と、 を備えた電力用トランジスタ。
JP57214953A 1982-12-06 1982-12-06 電力用トランジスタ Granted JPS59104165A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP57214953A JPS59104165A (ja) 1982-12-06 1982-12-06 電力用トランジスタ
PCT/JP1983/000426 WO1984002427A1 (fr) 1982-12-06 1983-12-05 Transistor de puissance
DE19833390378 DE3390378T1 (de) 1982-12-06 1983-12-05 Leistungstransistor
US06/882,028 US4827322A (en) 1982-12-06 1986-07-03 Power transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57214953A JPS59104165A (ja) 1982-12-06 1982-12-06 電力用トランジスタ

Publications (2)

Publication Number Publication Date
JPS59104165A JPS59104165A (ja) 1984-06-15
JPH05850B2 true JPH05850B2 (ja) 1993-01-06

Family

ID=16664292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57214953A Granted JPS59104165A (ja) 1982-12-06 1982-12-06 電力用トランジスタ

Country Status (4)

Country Link
US (1) US4827322A (ja)
JP (1) JPS59104165A (ja)
DE (1) DE3390378T1 (ja)
WO (1) WO1984002427A1 (ja)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5023693A (en) * 1989-06-06 1991-06-11 Kabushiki Kaisha Toyoda Jidoshokki Seisakusho Transistor with current sensing function
US5111267A (en) * 1989-09-29 1992-05-05 Mitsubishi Denki Kabushiki Kaisha Semiconductor device having a multilayer electrode structure and method for fabricating the same
JPH05243259A (ja) * 1992-03-03 1993-09-21 Mitsubishi Electric Corp バイポーラトランジスタ及びその製造方法並びにダーリントントランジスタ及びその製造方法
JPH10270567A (ja) * 1997-03-21 1998-10-09 Oki Electric Ind Co Ltd トランジスタ保護素子
WO2004079789A2 (en) * 2003-03-05 2004-09-16 Rensselaer Polytechnic Institute Interstage isolation in darlington transistors
US20050155627A1 (en) * 2004-01-21 2005-07-21 Johnsondiversey, Inc. Spill cleaning device with built-in squeegee
US8232558B2 (en) 2008-05-21 2012-07-31 Cree, Inc. Junction barrier Schottky diodes with current surge capability
US9478537B2 (en) * 2009-07-15 2016-10-25 Cree, Inc. High-gain wide bandgap darlington transistors and related methods of fabrication
US9117739B2 (en) 2010-03-08 2015-08-25 Cree, Inc. Semiconductor devices with heterojunction barrier regions and methods of fabricating same
US8664665B2 (en) 2011-09-11 2014-03-04 Cree, Inc. Schottky diode employing recesses for elements of junction barrier array
US8680587B2 (en) 2011-09-11 2014-03-25 Cree, Inc. Schottky diode
US8618582B2 (en) 2011-09-11 2013-12-31 Cree, Inc. Edge termination structure employing recesses for edge termination elements
USD848384S1 (en) * 2017-08-17 2019-05-14 Epistar Corporation Transistor

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1035727A (en) * 1965-12-22 1966-07-13 Standard Telephones Cables Ltd Semiconductor devices
JPS5619106B2 (ja) * 1973-11-14 1981-05-06
JPS5925389B2 (ja) * 1976-02-04 1984-06-16 三菱電機株式会社 半導体装置
JPS5296870A (en) * 1976-02-10 1977-08-15 Matsushita Electronics Corp Darlington transistor
US4136355A (en) * 1976-02-10 1979-01-23 Matsushita Electronics Corporation Darlington transistor
US4167748A (en) * 1978-07-03 1979-09-11 Bell Telephone Laboratories, Incorporated High voltage monolithic transistor circuit
JPS55158666A (en) * 1979-05-29 1980-12-10 Toshiba Corp Semiconductor device
JPS56101772A (en) * 1980-01-17 1981-08-14 Nippon Denso Co Ltd Darlington transistor
JPH0580777A (ja) * 1991-09-20 1993-04-02 Hitachi Ltd 車室内騒音の能動消音装置
JPH05294779A (ja) * 1992-04-23 1993-11-09 Kawasaki Steel Corp 単結晶引上装置
JP2964368B2 (ja) * 1992-04-23 1999-10-18 株式会社 ジェイム 雨洩り位置の探索方法

Also Published As

Publication number Publication date
JPS59104165A (ja) 1984-06-15
WO1984002427A1 (fr) 1984-06-21
DE3390378T1 (de) 1985-04-04
US4827322A (en) 1989-05-02

Similar Documents

Publication Publication Date Title
JPH05850B2 (ja)
JPH0534834B2 (ja)
JPS59219961A (ja) バイポ−ラパワ−トランジスタ構体
JPH02130951A (ja) 半導体素子の短絡保護回路
JPS60240158A (ja) 半導体回路
JPS5836536B2 (ja) ハンドウタイスイツチ
JP3179630B2 (ja) エピタキシャル・タブ・バイアス構体及び集積回路
JPH0536979A (ja) サージ防護素子
JPH0638707B2 (ja) 逆導通形ゲートターンオフ形サイリスタの制御方法
JPS58110072A (ja) 半導体装置
JPH0224022B2 (ja)
JPS645899Y2 (ja)
JPS60189262A (ja) 逆導通ゲ−トタ−ンオフサイリスタ
JPS6025907B2 (ja) 半導体記憶装置
JPS6127932B2 (ja)
JPS59183527A (ja) トランジスタのベ−ス駆動回路
JPH0334688B2 (ja)
JPS62295448A (ja) 静電気に対する保護装置を備えた集積回路
JPH0326679Y2 (ja)
JPS62216525A (ja) インバ−タ用パワ−トランジスタのドライブ回路
JPS5910072B2 (ja) ハンドウタイソウチ
JPS61194765A (ja) 半導体集積回路装置
JP2001136751A (ja) モータのｐｗｍ駆動回路
JPS60112318A (ja) 半導体集積回路スイッチ
JPS6059771B2 (ja) 電子回路