JPS591010B2 - 時計付きチユ−ナ - Google Patents
時計付きチユ−ナInfo
- Publication number
- JPS591010B2 JPS591010B2 JP55081082A JP8108280A JPS591010B2 JP S591010 B2 JPS591010 B2 JP S591010B2 JP 55081082 A JP55081082 A JP 55081082A JP 8108280 A JP8108280 A JP 8108280A JP S591010 B2 JPS591010 B2 JP S591010B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- clock
- tuner
- display
- manual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G04—HOROLOGY
- G04G—ELECTRONIC TIME-PIECES
- G04G9/00—Visual time or date indication means
- G04G9/0064—Visual time or date indication means in which functions not related to time can be displayed
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Electric Clocks (AREA)
- Circuits Of Receivers In General (AREA)
Description
【発明の詳細な説明】
本発明は時計付きチューナに関する。
周波数シンセサイザを応用したチューナで、デジタル周
波数表示を採用したものは通常３桁ないし４桁の表示器
を用いＦＭ放送の国内バンドでは口６・ ｍ−肩■・６
、外国バンドでは■■・■〜■６８・９の範囲で表示し
ている。
波数表示を採用したものは通常３桁ないし４桁の表示器
を用いＦＭ放送の国内バンドでは口６・ ｍ−肩■・６
、外国バンドでは■■・■〜■６８・９の範囲で表示し
ている。
一方時計を考えた場合例えば時刻の表示は通常分単位ま
であれば日常生活において充分であるから１２時制をと
るにしろ２４時制をとるにしろそのデジタル表示は■ｕ
：■ｕのように４桁でよい。
であれば日常生活において充分であるから１２時制をと
るにしろ２４時制をとるにしろそのデジタル表示は■ｕ
：■ｕのように４桁でよい。
本発明は上記の点に鑑みてなされたもので、周波数表示
と時刻表示を切換えるなどして１つの表示器をチューナ
の同調周波数表示および時計表示に共用可能とした時計
付きチューナを提供することを目的とするものである。
また本発明の他の目的はチューナの同調周波数表示と時
計表示とを１つの表示器によつて共用する場合、チュー
ナの同調周波数に対するマニュアル選局装置を時計表示
の例えば時刻合せ装置に兼用できる装置を提供すること
である。
と時刻表示を切換えるなどして１つの表示器をチューナ
の同調周波数表示および時計表示に共用可能とした時計
付きチューナを提供することを目的とするものである。
また本発明の他の目的はチューナの同調周波数表示と時
計表示とを１つの表示器によつて共用する場合、チュー
ナの同調周波数に対するマニュアル選局装置を時計表示
の例えば時刻合せ装置に兼用できる装置を提供すること
である。
以下図面を参照して本発明に係る時計付きチューナの実
施例を説明する。
施例を説明する。
チューナ入力回路１１と時計入力回路１２の出力端は第
１の切換回路１３の入力端に結合されている。
１の切換回路１３の入力端に結合されている。
チューナ入力回路１１と時計入力回路１２は説明の便宜
上区別されたブロック図で示してあるが、相互部分的に
共用される回路が含まれることもある。第１の切換回路
１３の出力端は２つの出力端を有しその一方は第１の計
数回路１４のアップパルス入力端に、他の一方は同計数
回路１４のダウンパルス入力端にそれぞれ結合されてい
る。
上区別されたブロック図で示してあるが、相互部分的に
共用される回路が含まれることもある。第１の切換回路
１３の出力端は２つの出力端を有しその一方は第１の計
数回路１４のアップパルス入力端に、他の一方は同計数
回路１４のダウンパルス入力端にそれぞれ結合されてい
る。
第１の計数回路１４の出力端は２つの出力端を有しその
一方は第２の計数回路１５のアップパルス即ち桁上けパ
ルス入力端に、他方は同計数回路１５のダウンパルス即
ち桁下げパルス入力端にそれぞれ結合されている。
一方は第２の計数回路１５のアップパルス即ち桁上けパ
ルス入力端に、他方は同計数回路１５のダウンパルス即
ち桁下げパルス入力端にそれぞれ結合されている。
同様に第２の計数回路１５の２つの出力端は第３の計数
回路１６のアップおよびダウンパルス入力端に、更に第
３の計数回路１６の２つの出力端は第４の計数回路１？
のアップおよびダウンパルス入力端にそれぞれ結合され
ている。
回路１６のアップおよびダウンパルス入力端に、更に第
３の計数回路１６の２つの出力端は第４の計数回路１？
のアップおよびダウンパルス入力端にそれぞれ結合され
ている。
ここで前記第１の計数回路１４は周波数の０．１ＭＨｚ
桁または時計のｌ分桁のデジタル表示のための出力信号
を、第２の計数回路１５は同じく１ＭＨｚ桁または１０
分桁のデジタル表示のための出力信号を、第３の計図回
路１６は同じく１０ＭＨｚまたは時桁のデジタル表示の
ための出力信号を、更に第４の計数回路１７は同じく１
００ＭＨｚ桁または１０時桁のデジタル表示のための出
力信号をそれぞれ得るための回路であり、これに付属す
る他の回路を含めて周知の技術が適用され得る。
桁または時計のｌ分桁のデジタル表示のための出力信号
を、第２の計数回路１５は同じく１ＭＨｚ桁または１０
分桁のデジタル表示のための出力信号を、第３の計図回
路１６は同じく１０ＭＨｚまたは時桁のデジタル表示の
ための出力信号を、更に第４の計数回路１７は同じく１
００ＭＨｚ桁または１０時桁のデジタル表示のための出
力信号をそれぞれ得るための回路であり、これに付属す
る他の回路を含めて周知の技術が適用され得る。
前記第１の計数回路１４、第２の計数回路１５、第３の
計数回路１６の各入力端にはマニユアル制御のためのア
ツプダウン装置が、それぞれ結合されている。前記第１
の計数回路１４のアツブパルス入力端には第１のマニユ
アルアツプパルス発生回路１８が、同計数回路１４のダ
ウンパルス入力端には第１のマニユアルダウンパルス発
生回路１９がそれぞれ結合され、第２の計数回路１５と
第３の計数回路１６の各アツブパルス入力端には第２の
切換回路２０を介して第２のマニユアルアツプパルス発
生回路２１が、同計数回路１５，１６の各ダウンパルス
入力端には前記第２の切換回路２０を介して第２のマニ
ユアルダウンパルヌ発生回路２２がそれぞれ結合されて
いる。なお、前記第１の切換回路１３と第２の切換回路
２０は機械的または電子的に連動関係にある。
計数回路１６の各入力端にはマニユアル制御のためのア
ツプダウン装置が、それぞれ結合されている。前記第１
の計数回路１４のアツブパルス入力端には第１のマニユ
アルアツプパルス発生回路１８が、同計数回路１４のダ
ウンパルス入力端には第１のマニユアルダウンパルス発
生回路１９がそれぞれ結合され、第２の計数回路１５と
第３の計数回路１６の各アツブパルス入力端には第２の
切換回路２０を介して第２のマニユアルアツプパルス発
生回路２１が、同計数回路１５，１６の各ダウンパルス
入力端には前記第２の切換回路２０を介して第２のマニ
ユアルダウンパルヌ発生回路２２がそれぞれ結合されて
いる。なお、前記第１の切換回路１３と第２の切換回路
２０は機械的または電子的に連動関係にある。
即ち、第１の切換回路１３がチユーナ入力回路１１の出
力を受入れ第１の切換回路１３を第１の計数回路１４に
結合したとき第２の切換回路２０は前記第２のマニユア
ルアツプパルス発生回路２１と第２のマニユアルダウン
パルヌ発生回路２２を第２の計数回路１５の入力端に結
合し、また第１の切換回路１３が時計入力回路１２を第
１の計数回路１４に結合したとき第２の切換回路２０は
第２のマニユアルアツブパルス発生回路２１と第２のマ
ニユアルダウンパルス発生回路２２を第３の計数回路１
６の入力端に結合するものである。前記第１マニユアル
アツプおよびダウンパルス発生回路１８，１９はマニユ
アルスイツチ例えばタツチスイツチ、復帰スイツチなど
により制御されるものでこのマニユアルスイツチ１８′
，１９２は第２図、第３図に示すように時計付きチユー
ナのパネル３１の適当な位１賢例えは表示器３０の最下
位桁表示部３２の下方に設けられる。
力を受入れ第１の切換回路１３を第１の計数回路１４に
結合したとき第２の切換回路２０は前記第２のマニユア
ルアツプパルス発生回路２１と第２のマニユアルダウン
パルヌ発生回路２２を第２の計数回路１５の入力端に結
合し、また第１の切換回路１３が時計入力回路１２を第
１の計数回路１４に結合したとき第２の切換回路２０は
第２のマニユアルアツブパルス発生回路２１と第２のマ
ニユアルダウンパルス発生回路２２を第３の計数回路１
６の入力端に結合するものである。前記第１マニユアル
アツプおよびダウンパルス発生回路１８，１９はマニユ
アルスイツチ例えばタツチスイツチ、復帰スイツチなど
により制御されるものでこのマニユアルスイツチ１８′
，１９２は第２図、第３図に示すように時計付きチユー
ナのパネル３１の適当な位１賢例えは表示器３０の最下
位桁表示部３２の下方に設けられる。
同様に第２のマニユアルアツブおよびダウンパルス発生
回路２１，２２のための制御用ヌイツチ２１′，２２″
は表示器３０の第３位桁表示部３３の下方に設けられる
。本発明の時計付きチユーナの基本的構成は上記のとお
りでありその動作は次のとおりである。
回路２１，２２のための制御用ヌイツチ２１′，２２″
は表示器３０の第３位桁表示部３３の下方に設けられる
。本発明の時計付きチユーナの基本的構成は上記のとお
りでありその動作は次のとおりである。
先ず、チユーナとしての機能をもつ場合には第１の切換
回路１３が例えばスイツチなどにより外部から制御され
てチユーナ入力回路１１を第１の計数回路１３に結合す
ると各計数回路１４，１５，１６，１７はプリセツト回
路（図示せず）により指定された周波数まで計数し例え
ば第２図に示すように，ＦＭバンドの１０２．５〔ＭＨ
ｚ〕を表示器３０に表示させる。一方、前記第１の切換
回路１３の動作と関連して第２の切換回路２０が、第２
のマニユアルアツブおよびダウンパルス発生回路２１，
２２と第２の計数回路１５とを結合している。
回路１３が例えばスイツチなどにより外部から制御され
てチユーナ入力回路１１を第１の計数回路１３に結合す
ると各計数回路１４，１５，１６，１７はプリセツト回
路（図示せず）により指定された周波数まで計数し例え
ば第２図に示すように，ＦＭバンドの１０２．５〔ＭＨ
ｚ〕を表示器３０に表示させる。一方、前記第１の切換
回路１３の動作と関連して第２の切換回路２０が、第２
のマニユアルアツブおよびダウンパルス発生回路２１，
２２と第２の計数回路１５とを結合している。
同調周板数を変更する場合はマニユアルアツプパルス発
生回路１８，２１またはマニユアルダウンパルス発生回
路１９，２２を制御することにより行われる。
生回路１８，２１またはマニユアルダウンパルス発生回
路１９，２２を制御することにより行われる。
スイツチ１８′を１回操作すれば０．１ＭＨｚ桁の数字
は一単位で増加され、スイツチ１９′を１回操作すれば
１単位で減少される。また、スイツチ２１′を操作すれ
ば１ＭＨｚ桁の数字を１単位で増加させ、スイツチ２２
″を操作すれぱ１単位で減少させることができる。
は一単位で増加され、スイツチ１９′を１回操作すれば
１単位で減少される。また、スイツチ２１′を操作すれ
ば１ＭＨｚ桁の数字を１単位で増加させ、スイツチ２２
″を操作すれぱ１単位で減少させることができる。
これらの周波数表示の変更は勿論チユーナの同調周波数
の変更を指示するものであり同風回路との関連回路およ
び動作については本発明に直接関係ない部分なので説明
は省略する。
の変更を指示するものであり同風回路との関連回路およ
び動作については本発明に直接関係ない部分なので説明
は省略する。
次に、第１の切換回路１３を制御して、時計入力回路１
２を第１の計数回路１４に結合した時計として機能をな
す場合には、各計数回路１４，１５，１６，１７、表示
器３０はもはや時計機能を呈すると共に第１および第２
のアツブダウンパルス発生回路１８，１９，２１，２２
およびスイツチ１８″，１９２，２１″，２２″は時計
表示変更手段となる。
２を第１の計数回路１４に結合した時計として機能をな
す場合には、各計数回路１４，１５，１６，１７、表示
器３０はもはや時計機能を呈すると共に第１および第２
のアツブダウンパルス発生回路１８，１９，２１，２２
およびスイツチ１８″，１９２，２１″，２２″は時計
表示変更手段となる。
即ち、時計入力回路１２よりの入力パルスにより各計数
回路１４，１５，１６，１７は時間を計数し例えば第３
図に示すようにその時の時刻１２：４３を表示するもの
で第１の計数回路１４は１分桁のデジタル表示のための
出力を得、第２の計数回路１５は１０分桁、同様に第３
の計数回路１６は時桁、第４の計数回路１７は１０時桁
のデジタル表示のための出力を得る。
回路１４，１５，１６，１７は時間を計数し例えば第３
図に示すようにその時の時刻１２：４３を表示するもの
で第１の計数回路１４は１分桁のデジタル表示のための
出力を得、第２の計数回路１５は１０分桁、同様に第３
の計数回路１６は時桁、第４の計数回路１７は１０時桁
のデジタル表示のための出力を得る。
一方第１の切換回路１３の切換わりに関連して第２の切
換回路２０が、第２のマニユアルアツプダウンパルス発
生回路２１，２２を第３の計数回路１６に結合する。時
計表示の変更は、第１のマニユアルアツブダウンパルス
発生回路１８，１９および操作スイツチ１８′，１９′
と、第２のマニユアルアツプダウンパルス発生回路２１
，２２および操作スイツチ２１′，２２″とにより行わ
れる。即ち、スイツチ１８′を操作することによりアツ
プパルスが、第１の計数回路１４に加わり分桁の数字が
、１単位で増加し、スイツチ１９″を操作することによ
りダウンパルスが第１の計数回路１４に加わり分桁の数
字は１単位で減少する。またスイツチ２１′または２２
′の操作により第３の計数回路１６にアツプパルスまた
はダウンパルスを加え時桁の数字を１単位で増加または
減少させることができる。すなわち、以上のようにして
チユーナの同調周波数表示と時計の時刻または時間を共
通の表示器により表示することができる。
換回路２０が、第２のマニユアルアツプダウンパルス発
生回路２１，２２を第３の計数回路１６に結合する。時
計表示の変更は、第１のマニユアルアツブダウンパルス
発生回路１８，１９および操作スイツチ１８′，１９′
と、第２のマニユアルアツプダウンパルス発生回路２１
，２２および操作スイツチ２１′，２２″とにより行わ
れる。即ち、スイツチ１８′を操作することによりアツ
プパルスが、第１の計数回路１４に加わり分桁の数字が
、１単位で増加し、スイツチ１９″を操作することによ
りダウンパルスが第１の計数回路１４に加わり分桁の数
字は１単位で減少する。またスイツチ２１′または２２
′の操作により第３の計数回路１６にアツプパルスまた
はダウンパルスを加え時桁の数字を１単位で増加または
減少させることができる。すなわち、以上のようにして
チユーナの同調周波数表示と時計の時刻または時間を共
通の表示器により表示することができる。
従つて周波数シンセサイザに使用する発振源を時計の基
準周板数発振器に兼用できこの他にも分周器、表示器の
駆動回路もチユーナ、時計の双方に共用でき合理的であ
ると共にコストも低減する。また、チユーナの周波数加
減マニユアル装置即ちマニユアル選局装置を時計の時刻
合せ（時刻変更、時間変更）用のマ壬ユアル装置に兼用
でき、そのスイツチの配置も表示器の近傍に関連づけて
位置づけでき操作性に効果的である。
準周板数発振器に兼用できこの他にも分周器、表示器の
駆動回路もチユーナ、時計の双方に共用でき合理的であ
ると共にコストも低減する。また、チユーナの周波数加
減マニユアル装置即ちマニユアル選局装置を時計の時刻
合せ（時刻変更、時間変更）用のマ壬ユアル装置に兼用
でき、そのスイツチの配置も表示器の近傍に関連づけて
位置づけでき操作性に効果的である。
なお、上記実施例においてはチユーナのための周波数各
桁計数回路と時計の各桁計数回路を共用した例を示した
が、チユーナと時計とを別々の回路によつて構成し共用
する回路は発振器、表示器、表示器駆動回路、マニユア
ルスイツチ程度にすることも可能であり、具体的な部分
回路の共用、独立は設計事項として種々の態様が考えら
れるであろう。
桁計数回路と時計の各桁計数回路を共用した例を示した
が、チユーナと時計とを別々の回路によつて構成し共用
する回路は発振器、表示器、表示器駆動回路、マニユア
ルスイツチ程度にすることも可能であり、具体的な部分
回路の共用、独立は設計事項として種々の態様が考えら
れるであろう。
従つて、以上詳述したように本発明によれば、周波数表
示と時刻表示を切換えるなどとして１つ表示器をチユー
ナの同調周波数表示および時刻表示に共用するもので、
特にマニユアル選局と時刻合せを１つの装置で兼用可能
とした極めて良好な時計付きチユーナを提供することが
できる。
示と時刻表示を切換えるなどとして１つ表示器をチユー
ナの同調周波数表示および時刻表示に共用するもので、
特にマニユアル選局と時刻合せを１つの装置で兼用可能
とした極めて良好な時計付きチユーナを提供することが
できる。
第１図は本発明に係る時計付きチユーナの原理的な構成
の一例を示すプロツクダイヤフラム、第２図は同調周波
数表示器のチユーナのノぐネル面の概略的正面図、第３
図は同上時刻表示時のチユーナのパネル面の概略正面図
である。 １１・・・・・・チユーナ入力回路、１２・・・・・・
時計入力回路、１３・・・・・・第１の切換回路、１４
，１５，１６，１７・・・・・・周波数表示または時計
表示のためのデジタル出力を得る回路、１８・・・・・
・第１のマニユアルアツプ回路、１８′・・・・・・第
１のマニユアルアツプスイツチ、１９・・・・・・第２
のマニユアルダウン回路、１９′・・・・・・第２のマ
ニユアルダウンスイツチ、２０・・・・・・第２の切換
回路、２１・・・・・・第２のマニユアルアツプ回路、
２１′・・・・・・第２のマニユアルアツブスイツチ、
２２・・・・・・第２のマニユアルダウン回路、２２′
・・・・・・第２のマニユアルダウンスイツチ、３０・
・・・・・表示器、３１・・・・・・チユーナパネル。
の一例を示すプロツクダイヤフラム、第２図は同調周波
数表示器のチユーナのノぐネル面の概略的正面図、第３
図は同上時刻表示時のチユーナのパネル面の概略正面図
である。 １１・・・・・・チユーナ入力回路、１２・・・・・・
時計入力回路、１３・・・・・・第１の切換回路、１４
，１５，１６，１７・・・・・・周波数表示または時計
表示のためのデジタル出力を得る回路、１８・・・・・
・第１のマニユアルアツプ回路、１８′・・・・・・第
１のマニユアルアツプスイツチ、１９・・・・・・第２
のマニユアルダウン回路、１９′・・・・・・第２のマ
ニユアルダウンスイツチ、２０・・・・・・第２の切換
回路、２１・・・・・・第２のマニユアルアツプ回路、
２１′・・・・・・第２のマニユアルアツブスイツチ、
２２・・・・・・第２のマニユアルダウン回路、２２′
・・・・・・第２のマニユアルダウンスイツチ、３０・
・・・・・表示器、３１・・・・・・チユーナパネル。
Claims (1)
- １ チューナ機能用の同調周波数デジタル出力および時
計機能用の時計デジタル出力を得るための回路と、この
回路をチューナ機能および時計機能に対して切換え動作
させるための切換回路と、この切換回路の動作に従つて
周板数デジタル表示および時計デジタル表示を選択的に
行うデジタル表示器と、この表示器のデジタル表示の所
定の桁の数字を増加または減少制御するアップダウン装
置とを具備し、このアップダウン装置を前記チューナ機
能のマニュアル選局と時計機能の時刻合せに兼用可能に
したことを特徴とする時計付きチューナ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55081082A JPS591010B2 (ja) | 1980-06-16 | 1980-06-16 | 時計付きチユ−ナ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55081082A JPS591010B2 (ja) | 1980-06-16 | 1980-06-16 | 時計付きチユ−ナ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5619232A JPS5619232A (en) | 1981-02-23 |
| JPS591010B2 true JPS591010B2 (ja) | 1984-01-10 |
Family
ID=13736458
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55081082A Expired JPS591010B2 (ja) | 1980-06-16 | 1980-06-16 | 時計付きチユ−ナ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS591010B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63150910U (ja) * | 1987-03-24 | 1988-10-04 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007149480A (ja) * | 2005-11-28 | 2007-06-14 | Omron Corp | デジタルタイムスイッチ |
-
1980
- 1980-06-16 JP JP55081082A patent/JPS591010B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63150910U (ja) * | 1987-03-24 | 1988-10-04 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5619232A (en) | 1981-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4510485A (en) | Sound generating device for jogger | |
| US4461026A (en) | Radio with audio graphic equalizer | |
| JPS591010B2 (ja) | 時計付きチユ−ナ | |
| US4196580A (en) | Electronic watch having correction means | |
| US4227254A (en) | Quasi-analog channel indicator for radio receivers | |
| CA1052920A (en) | Voltage generating system | |
| JPS6055787B2 (ja) | 多機能電子時計 | |
| JPS5892984A (ja) | 電子時計 | |
| JP2902860B2 (ja) | 時計付ラジオ受信機 | |
| JPS625175Y2 (ja) | ||
| JPS5824232Y2 (ja) | 時刻修正装置 | |
| JPS642362Y2 (ja) | ||
| JPS5523657A (en) | Correction circuit for reception frequency | |
| JPS637055B2 (ja) | ||
| JPS6123876Y2 (ja) | ||
| SU771902A1 (ru) | Генератор тастатурного номеронабирател | |
| JPH0345799B2 (ja) | ||
| JPS54136378A (en) | Electronic watch | |
| JPS6148111B2 (ja) | ||
| JPS5981584A (ja) | アラ−ム付電子時計 | |
| JPH07101836B2 (ja) | シンセサイザチユ−ナ | |
| JPS5970992A (ja) | 時計 | |
| JPS6119177B2 (ja) | ||
| JPS5635542A (en) | Terminal device having specified channel selecting function | |
| JPS6038937A (ja) | 通過帯域表示装置 |