JPS59101914A - 差動増幅回路 - Google Patents
差動増幅回路Info
- Publication number
- JPS59101914A JPS59101914A JP57210593A JP21059382A JPS59101914A JP S59101914 A JPS59101914 A JP S59101914A JP 57210593 A JP57210593 A JP 57210593A JP 21059382 A JP21059382 A JP 21059382A JP S59101914 A JPS59101914 A JP S59101914A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- trs
- circuit
- emitters
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は差動増幅回路に関するものである。
従来の差動増幅回路は一般に第１図（〜に示すように構
成はれ、トランジスタＱｒ 、Ｑｇのベースに加えら
れる入力電圧マｉＺマ１−と出力電流Ｌｎ＆。
成はれ、トランジスタＱｒ 、Ｑｇのベースに加えら
れる入力電圧マｉＺマ１−と出力電流Ｌｎ＆。
１ｏｂとの間には第２図に破線で示すような関係がある
。図から判るように入力電圧対出力電流特性の直線性は
非常に悪く、直線領域として使用できるのは最大振幅の
せいぜい４分の１止まりで、それ以上の振幅では大きな
歪を生じる。
。図から判るように入力電圧対出力電流特性の直線性は
非常に悪く、直線領域として使用できるのは最大振幅の
せいぜい４分の１止まりで、それ以上の振幅では大きな
歪を生じる。
この欠点を解消するため、第１図（ｂ）に示すように、
トランジスタＱｓ ｔ Ｑ２ Ｋそれぞれトランジス
タＱｓ 、Ｑ４ をインバーテツドダーリントン接続し
て１００％の負帰還を施し、伝達コンダクタンスｇｍ
が共通エミッタに挿入した抵抗ＲＥ によによってほ
ぼ決定されるようにしたものが考えられている。
トランジスタＱｓ ｔ Ｑ２ Ｋそれぞれトランジス
タＱｓ 、Ｑ４ をインバーテツドダーリントン接続し
て１００％の負帰還を施し、伝達コンダクタンスｇｍ
が共通エミッタに挿入した抵抗ＲＥ によによってほ
ぼ決定されるようにしたものが考えられている。
今帛１図（ｂ）の回路において、各トランジスタＱ１〜
Ｑ４の電流増幅率をｈｆ６．−１１ｆｅ＋、入力抵抗を
ｈｉｅ＋ −ｈｉｅ４とし、かつ簡単のためＲ＞ ｈｉ
ｅ３＋Ｒ＞ １１ｉｅ＋とすると、入力電圧ｖｉはマ１
＝ ｊ、ｂｈｉθ、 ＋ （ｉｂ＋ｉ、 ＋ｉ３ ）
Ｒｖ＋１ｌ）ｈｉ＋５２ ＋（ｉｂ＋ｉ、＋ｉ、） Ｒ
Ｅ＝より（ｋ’ｉ＋３＋ 十ｈｉｅ２＋ ２ ＲＥ）＋
（ｉ、 ＋ｉ□＋ｌｓ ＋ｉ４ ） ｊ’ｆ ・・
・・・・・・・・・・（１）となる。ここで、１３＝ｉ
ｌ ｈｆｅ３＋１４＝１２ ｆａ４゜”１＝’ｔ）ｈ
ｆ６＋ ｌ ”ｔ ＝ １ｂｈｆｅ２テあル（Ｄ ｆ
。
Ｑ４の電流増幅率をｈｆ６．−１１ｆｅ＋、入力抵抗を
ｈｉｅ＋ −ｈｉｅ４とし、かつ簡単のためＲ＞ ｈｉ
ｅ３＋Ｒ＞ １１ｉｅ＋とすると、入力電圧ｖｉはマ１
＝ ｊ、ｂｈｉθ、 ＋ （ｉｂ＋ｉ、 ＋ｉ３ ）
Ｒｖ＋１ｌ）ｈｉ＋５２ ＋（ｉｂ＋ｉ、＋ｉ、） Ｒ
Ｅ＝より（ｋ’ｉ＋３＋ 十ｈｉｅ２＋ ２ ＲＥ）＋
（ｉ、 ＋ｉ□＋ｌｓ ＋ｉ４ ） ｊ’ｆ ・・
・・・・・・・・・・（１）となる。ここで、１３＝ｉ
ｌ ｈｆｅ３＋１４＝１２ ｆａ４゜”１＝’ｔ）ｈ
ｆ６＋ ｌ ”ｔ ＝ １ｂｈｆｅ２テあル（Ｄ ｆ
。
” ：ｌｂ （ｈｉｅ ｌ＋ｈｌ ｅ ２ ＋２ＲＥ
）＋ （ｌｂｈｆ’６＋ ＋１ｂｈｆｅ２＋ １ｂｈｆ
８． ｈｆｅ。
）＋ （ｌｂｈｆ’６＋ ＋１ｂｈｆｅ２＋ １ｂｈｆ
８． ｈｆｅ。
＋ １ｂｂｆｅｔｈｆｅ４ ） ＨＥ
＝より［ｈｉｅ、 ＋１ｌｆｅ２ ＋ ２ＲＥ＋ ｌｈ
ｆｅ、 （１＋ｈｆｅ３）十ｈｆｅ２（１＋Ｊ−θ４月
軸〕 ・・・・・・・・・・・・（２）となる。
ｆｅ、 （１＋ｈｆｅ３）十ｈｆｅ２（１＋Ｊ−θ４月
軸〕 ・・・・・・・・・・・・（２）となる。
また、出力゛電流の和は、
ｉｇａ＋１ｏＤ＝１＋＋１． 十：Ｌ３ ＋ ”ａ＝ｉ
ｂｌｈｆｅ、（１＋ｈｆｅ３）＋１ｌｆｅ２（１＋ｈｆ
ｅ、））・・・・・・・・・・・（３） 上記（２） 、 ｔａ＋より伝達コンダクタンスｇｍは
、・・・・・・・・・・・・（４） となる。ここで、（ｈｉｅ、 ＋ｈｉｅ２＋ ２ＲＥ
） ＜１ｈｆ８． （＋ｈｆｅ３） ＋ｈｒｅ、 （１
＋ｈｆ６４） ）とすると、となる。
ｂｌｈｆｅ、（１＋ｈｆｅ３）＋１ｌｆｅ２（１＋ｈｆ
ｅ、））・・・・・・・・・・・（３） 上記（２） 、 ｔａ＋より伝達コンダクタンスｇｍは
、・・・・・・・・・・・・（４） となる。ここで、（ｈｉｅ、 ＋ｈｉｅ２＋ ２ＲＥ
） ＜１ｈｆ８． （＋ｈｆｅ３） ＋ｈｒｅ、 （１
＋ｈｆ６４） ）とすると、となる。
上記式（５）から判るように、第１図（ｂ）の構成では
、最大振幅の限界までｇｍが一足で、第２図に実線で示
すように広い直線領域が確保できる。
、最大振幅の限界までｇｍが一足で、第２図に実線で示
すように広い直線領域が確保できる。
しかし、上述のように１００％の負帰還を施しているた
め、著しく不安定で、図中破線で示されるコンデンサＣ
がないと発掘してしまう可能性が大きくなる。ところが
、コンデンサＣを弾入すると、高域で＃麓がかからなく
なり、＠腺性が悪化するばかりかダイナミックレンジも
減少してしまう。
め、著しく不安定で、図中破線で示されるコンデンサＣ
がないと発掘してしまう可能性が大きくなる。ところが
、コンデンサＣを弾入すると、高域で＃麓がかからなく
なり、＠腺性が悪化するばかりかダイナミックレンジも
減少してしまう。
本発明は、上述した従来のものの欠点を除去するために
なされたもので、その目的とするところは、高直線性と
共に大きなダイナミックレンジを得ることのできる安定
な差動増幅回路を提供することにある。
なされたもので、その目的とするところは、高直線性と
共に大きなダイナミックレンジを得ることのできる安定
な差動増幅回路を提供することにある。
以下本発明を図示実施例に基づいて説明する。
第３図は本発明による回路の基本構成を示す。
図において、トランジスタＱｔ 、Ｑｔは差動増幅回路
を形成し、これらのトランジスタＱ＋ 、Ｑｔの共通エ
ミッタは２つの抵抗ＲＥ を介して相互に接続きれ、２
つの抵抗ＲＥの相互接続点は直流源Ｉｓ に接続され
ている。また、トランジスタＱｔ＋Ｑ、のペースには、
これらのトランジスタと異極性の］・ランジスタＱ３．
Ｑ４のエミッタがそれぞれ接続され、トランジスタＱ３
．Ｑ４ のペースが入力端子となっている。トランジス
タＱ＋ 、Ｑｔのコレクタ側には、ダイオードＤ１、
抵抗Ｒ及びトランジスタＱ、とダイオードｖ２、抵抗Ｒ
及びトランジスタＱ、とからそれぞれ形成されるカレン
トミラー回路が設けられている。トランジスタＱｓ ＝
Ｑｓ のコレクタは、トランジスタＱ ３ 、Ｑ４
のエミッタにそれぞれ接続されている。そして、更にト
ランジスタＱｙ、Ｑａからなるカレントミラー回路より
、トランジスタＱ１．Ｑ２ のコレクタ電流が取り出さ
れるようになっている。
を形成し、これらのトランジスタＱ＋ 、Ｑｔの共通エ
ミッタは２つの抵抗ＲＥ を介して相互に接続きれ、２
つの抵抗ＲＥの相互接続点は直流源Ｉｓ に接続され
ている。また、トランジスタＱｔ＋Ｑ、のペースには、
これらのトランジスタと異極性の］・ランジスタＱ３．
Ｑ４のエミッタがそれぞれ接続され、トランジスタＱ３
．Ｑ４ のペースが入力端子となっている。トランジス
タＱ＋ 、Ｑｔのコレクタ側には、ダイオードＤ１、
抵抗Ｒ及びトランジスタＱ、とダイオードｖ２、抵抗Ｒ
及びトランジスタＱ、とからそれぞれ形成されるカレン
トミラー回路が設けられている。トランジスタＱｓ ＝
Ｑｓ のコレクタは、トランジスタＱ ３ 、Ｑ４
のエミッタにそれぞれ接続されている。そして、更にト
ランジスタＱｙ、Ｑａからなるカレントミラー回路より
、トランジスタＱ１．Ｑ２ のコレクタ電流が取り出さ
れるようになっている。
第３図において、トランジスタＱ＋〜Ｑ、のそれぞれの
電流増幅率ｋｌｆ６＋〜ｋｌｆｅ６が十分大きいものと
すると、 ｉ、 ＝ｉ、＝ｉ、 ＝ｉ、 ａ ・旧・
・・・曲・（６）ｉ２＝ｉ６＝ｉ４＝ｉ（、ｂ
−−−−・・・・・・（７）であり、入力電圧マ
１は、 ’ｉ” ＶＢＥ３ ＋ＶＢＥｔ ＋１ｌＲＥ＋１２ｆ
ｔＨ−マＢＥｆ ＋ＶＢＥ４ ＋ＲＢ（ｉ、＋ｉ、） ・・・・・・・・
・・・・（８）上式（６１、（７）より ｉｂ＝尋り＝置載 又は ｉｂ＝”＝＝−ん二 ”ｆｅ４ｈｆｅ＋ であるから式（８）は、 十Ｒｇ（ｉｔ ＋”２） ・旧・・・・・
・・・（９）とな’））ｌｌｉｅ＋ ′：ｈｆｅ＋ｒ８
＋ ｌ ｆｉｉｅ２＝ｈｆｅ２ｒｅ２＋１１ｉｅｓ ＝
ｈｆｅ１ｓ ”ｆ３ｓ ＋ ｈｌｅ＜ ＝ ｈｆｅ＜
ｒｅ＋と書けるから、マ１＝（ｒｅ＋ ’ｅｓ）ｉｌ
＋（ｒｅ４ｒｅｎ）１２＋ＨＥ （ｊ、、＋４２）
・・・・・・・・・・・・ｆｉｌｊとなる。
電流増幅率ｋｌｆ６＋〜ｋｌｆｅ６が十分大きいものと
すると、 ｉ、 ＝ｉ、＝ｉ、 ＝ｉ、 ａ ・旧・
・・・曲・（６）ｉ２＝ｉ６＝ｉ４＝ｉ（、ｂ
−−−−・・・・・・（７）であり、入力電圧マ
１は、 ’ｉ” ＶＢＥ３ ＋ＶＢＥｔ ＋１ｌＲＥ＋１２ｆ
ｔＨ−マＢＥｆ ＋ＶＢＥ４ ＋ＲＢ（ｉ、＋ｉ、） ・・・・・・・・
・・・・（８）上式（６１、（７）より ｉｂ＝尋り＝置載 又は ｉｂ＝”＝＝−ん二 ”ｆｅ４ｈｆｅ＋ であるから式（８）は、 十Ｒｇ（ｉｔ ＋”２） ・旧・・・・・
・・・（９）とな’））ｌｌｉｅ＋ ′：ｈｆｅ＋ｒ８
＋ ｌ ｆｉｉｅ２＝ｈｆｅ２ｒｅ２＋１１ｉｅｓ ＝
ｈｆｅ１ｓ ”ｆ３ｓ ＋ ｈｌｅ＜ ＝ ｈｆｅ＜
ｒｅ＋と書けるから、マ１＝（ｒｅ＋ ’ｅｓ）ｉｌ
＋（ｒｅ４ｒｅｎ）１２＋ＨＥ （ｊ、、＋４２）
・・・・・・・・・・・・ｆｉｌｊとなる。
ただし、ｒｅｎは各トランジスタの等価エミッタ抵抗で
、ｒθ１＝ＫＴ／ｑｉｎ （Ｋはボルツマン定数、ｑは
遡気果量、Ｔは杷対温度、ｎは１〜４である）と表わさ
れるので、 ７□＝ （Ｋ、Ｔ Ｋ、ｉ’ ）０． ＋（什−ＫＴ
−）ユ２ｑ工ｒ ｑ１３ ｑ工。ｑ１２＋ＲＢ
（ｉｌ ＋ｉ２ ） ＝ＲＢ（ｉｌｌａ＋ｉ。ｂ ）
−−ｔａｕとなる。
、ｒθ１＝ＫＴ／ｑｉｎ （Ｋはボルツマン定数、ｑは
遡気果量、Ｔは杷対温度、ｎは１〜４である）と表わさ
れるので、 ７□＝ （Ｋ、Ｔ Ｋ、ｉ’ ）０． ＋（什−ＫＴ
−）ユ２ｑ工ｒ ｑ１３ ｑ工。ｑ１２＋ＲＢ
（ｉｌ ＋ｉ２ ） ＝ＲＢ（ｉｌｌａ＋ｉ。ｂ ）
−−ｔａｕとなる。
従って、伝達コンダクタンスｇｍは、
となる。すなわち、伝達コンダクタンスは抵抗ＲＥによ
って決定され直線となる。また、負帰還を使用していな
いので、補償コンデンサは必要なく、高域まで直線性が
良く、ダイナミックレンジも大きい。
って決定され直線となる。また、負帰還を使用していな
いので、補償コンデンサは必要なく、高域まで直線性が
良く、ダイナミックレンジも大きい。
第４図は、出力電流１゜ａ、ｉ、ｂｔ−抵抗ＲＬに流し
て出力を電圧として取り出すようにした例を示し、この
場合の電圧利得ムマは、 となって抵抗比で決定される。なお、この例では第３図
におけるダイオードＤ、、Ｄ２の代シに、コレクターベ
ース間を短絡したトランジスタＱ９＋Ｑ Ｉ（ｌを、電
流源Ｉｓの代シに抵抗をそれぞれ使用している。
て出力を電圧として取り出すようにした例を示し、この
場合の電圧利得ムマは、 となって抵抗比で決定される。なお、この例では第３図
におけるダイオードＤ、、Ｄ２の代シに、コレクターベ
ース間を短絡したトランジスタＱ９＋Ｑ Ｉ（ｌを、電
流源Ｉｓの代シに抵抗をそれぞれ使用している。
第５図は、カレントミラーを構成している抵抗の一部を
負荷抵抗として利用した例を示し、電圧利得ムマは上記
式〇と同様である。なお、この例では第３図におけるト
ランジスタＱ？、Ｑ８が除かれ、かつ第４図と同様にダ
イオードＤＩ＋ Ｄ２の代りにトランジスタＱｏ ｇ
Ｑｌｏを使用していｐ００ｓ図は、電源＋ｖｏｏとト
ランジスタＱ ｓ ＋ Ｑ ａ ＋Ｑｏ ＃ ＱＩＯと
直列にトランジスタＱ＋ｔ＋ Ｑ１２を挿入して回路全
体をカスコードプートストラップ構成とした例を示し、
この場合の電圧利得ＡＶは、抵抗ＲＬに流れる電流が倍
になるので）上式（１３の倍になる。
負荷抵抗として利用した例を示し、電圧利得ムマは上記
式〇と同様である。なお、この例では第３図におけるト
ランジスタＱ？、Ｑ８が除かれ、かつ第４図と同様にダ
イオードＤＩ＋ Ｄ２の代りにトランジスタＱｏ ｇ
Ｑｌｏを使用していｐ００ｓ図は、電源＋ｖｏｏとト
ランジスタＱ ｓ ＋ Ｑ ａ ＋Ｑｏ ＃ ＱＩＯと
直列にトランジスタＱ＋ｔ＋ Ｑ１２を挿入して回路全
体をカスコードプートストラップ構成とした例を示し、
この場合の電圧利得ＡＶは、抵抗ＲＬに流れる電流が倍
になるので）上式（１３の倍になる。
第１図は、対称なプッシュプル構成としてダイナミック
レンジを上げると共に、′シ流出力として出力を取シ出
すように構成した列を示す。この場合の伝達コンダクタ
ンスｇｍは上式α２と等しいものとなる。また、この例
の回路はＢ、 Ｔ、 Ｌ （ＢａｌａｎｃｅｄＴｒａｎ
ｓｆｏｒｍｅｒ Ｌｅｓｓ ）としテ；ｌｆ幼テある。
レンジを上げると共に、′シ流出力として出力を取シ出
すように構成した列を示す。この場合の伝達コンダクタ
ンスｇｍは上式α２と等しいものとなる。また、この例
の回路はＢ、 Ｔ、 Ｌ （ＢａｌａｎｃｅｄＴｒａｎ
ｓｆｏｒｍｅｒ Ｌｅｓｓ ）としテ；ｌｆ幼テある。
以上のように本発明によれば、差動回路を構成する第１
のトランジスタと第２のトランジスタの共通エミッタを
抵抗を介して接続し、これらのトランジスタのペースに
これらと異極性の第３のトランジスタと第４のトランジ
スタのエミッタをそれぞれ接続し、上記第１のトランジ
スタと第２のトランジスタのコレクタ回路に、これらの
トランジスタと異極性の第５のトランジスタと第６のト
ランジスタとのそれぞれによるカレントミラー回路をそ
れぞれ設け、上記カレントミラー回路による上記第１の
トランジスタと第２のトランジスタのコレクタ電流と等
しい電流である第５のトランジスタと第６のトランジス
タのコレクタ電流を第３のトランジスタと第４のトラン
ジスタのエミッタにそれぞれ流すようにし、かつ第３の
トランジスタと第４のトランジスタのベースを入力端子
としているため、伝達コンダクタンスが第１のトランジ
スタと第２のトランジスタの共通エミッタ間に接続した
抵抗によって決定され直線となシ、また負帰還を使用せ
ず補償コンデンサを必要なくしているので高域まで直線
性が良くダイナミックレンジも大きなものとなるなど、
多くの効果が得られる。
のトランジスタと第２のトランジスタの共通エミッタを
抵抗を介して接続し、これらのトランジスタのペースに
これらと異極性の第３のトランジスタと第４のトランジ
スタのエミッタをそれぞれ接続し、上記第１のトランジ
スタと第２のトランジスタのコレクタ回路に、これらの
トランジスタと異極性の第５のトランジスタと第６のト
ランジスタとのそれぞれによるカレントミラー回路をそ
れぞれ設け、上記カレントミラー回路による上記第１の
トランジスタと第２のトランジスタのコレクタ電流と等
しい電流である第５のトランジスタと第６のトランジス
タのコレクタ電流を第３のトランジスタと第４のトラン
ジスタのエミッタにそれぞれ流すようにし、かつ第３の
トランジスタと第４のトランジスタのベースを入力端子
としているため、伝達コンダクタンスが第１のトランジ
スタと第２のトランジスタの共通エミッタ間に接続した
抵抗によって決定され直線となシ、また負帰還を使用せ
ず補償コンデンサを必要なくしているので高域まで直線
性が良くダイナミックレンジも大きなものとなるなど、
多くの効果が得られる。
第１図は従来例を示す回路図、第２図は従来の欠点を説
明するためのグラフ、第３図は本発明の基本構成を示す
回路図、第４図乃至第７図は本発明の他の実施例を示す
回路図である。 Ｑ、・・・・・・第１のトランジスタ Ｑ２・・・・・・第２のトランジスタ Ｑ、・・・・・・第３のトランジスタ Ｑ４ ・・・・・・第４のトランジスタＱｓ・・・・・
・第５のトランジスタ Ｑ６・・・・・・第６のトランジスタ ＲＦｉ・・・・・・抵 抗 特許出願人 パイオニア株式会社 第１図 （０）
明するためのグラフ、第３図は本発明の基本構成を示す
回路図、第４図乃至第７図は本発明の他の実施例を示す
回路図である。 Ｑ、・・・・・・第１のトランジスタ Ｑ２・・・・・・第２のトランジスタ Ｑ、・・・・・・第３のトランジスタ Ｑ４ ・・・・・・第４のトランジスタＱｓ・・・・・
・第５のトランジスタ Ｑ６・・・・・・第６のトランジスタ ＲＦｉ・・・・・・抵 抗 特許出願人 パイオニア株式会社 第１図 （０）
Claims (1)
- 共通エミッタが抵抗を介して接続され差動回路を構成す
る第１のトランジスタ及び第２のトランジスタと、該第
１のトランジスタ及び第２のトランジスタのベースにエ
ミッタがそれぞれ接続された、前記第１及び第２のトラ
ンジスタと異極性の第３のトランジスタ及び第４のトラ
ンジスタと、前記第１のトランジスタ及び第２のトラン
ジスタのコレクタにそれぞれ設けられるカレントミラー
回路をそれぞれ構成する、前記第１及び第２のトランジ
スタと異極性の第５のトランジスタなひ第６のトランジ
スタとを備え、前記カレントミラー回路による前記第１
及び第２のトランジスタのコレクタ電流に等しい電流で
ある前記第５及び第６のトランジスタのコレクタ電流を
前記第３及び第４のトランジスタのエミッタにそれぞれ
流すようにすると共に、ｉｉＪ記第３及び第４のトラン
ジスタのベースを入力端子としたことを特徴とする差動
増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57210593A JPS59101914A (ja) | 1982-12-02 | 1982-12-02 | 差動増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57210593A JPS59101914A (ja) | 1982-12-02 | 1982-12-02 | 差動増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59101914A true JPS59101914A (ja) | 1984-06-12 |
Family
ID=16591886
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57210593A Pending JPS59101914A (ja) | 1982-12-02 | 1982-12-02 | 差動増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59101914A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62149204A (ja) * | 1985-12-24 | 1987-07-03 | Toshiba Corp | 電流変換回路 |
-
1982
- 1982-12-02 JP JP57210593A patent/JPS59101914A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62149204A (ja) * | 1985-12-24 | 1987-07-03 | Toshiba Corp | 電流変換回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH027522B2 (ja) | ||
| GB2058504A (en) | Amlifiers with non-linear component current amplifiers | |
| JPS6212692B2 (ja) | ||
| JPS63214009A (ja) | 複合トランジスタ | |
| JPS59101914A (ja) | 差動増幅回路 | |
| JPS5827411A (ja) | 差動増幅器回路 | |
| JPS6154286B2 (ja) | ||
| JP2661358B2 (ja) | レベルシフト回路 | |
| JPH0212743Y2 (ja) | ||
| JPH0527282B2 (ja) | ||
| JPS5961206A (ja) | 差動増幅装置 | |
| JP2614272B2 (ja) | フィルター回路 | |
| JPS646583Y2 (ja) | ||
| JPS6259926B2 (ja) | ||
| JP2680748B2 (ja) | 結合容量回路 | |
| JP2573279B2 (ja) | 電流変換回路 | |
| JPS5942491B2 (ja) | 増幅回路 | |
| JP3360911B2 (ja) | 差動増幅回路 | |
| JPS63296404A (ja) | 差動増幅回路 | |
| JPH0522978Y2 (ja) | ||
| JPS645369Y2 (ja) | ||
| JPH0153931B2 (ja) | ||
| JPH0474887B2 (ja) | ||
| JPS6066511A (ja) | 対数圧縮増幅回路 | |
| JPS604613B2 (ja) | 差動増幅器 |