JPH0462458B2 - - Google Patents
Info
- Publication number
- JPH0462458B2 JPH0462458B2 JP59060997A JP6099784A JPH0462458B2 JP H0462458 B2 JPH0462458 B2 JP H0462458B2 JP 59060997 A JP59060997 A JP 59060997A JP 6099784 A JP6099784 A JP 6099784A JP H0462458 B2 JPH0462458 B2 JP H0462458B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- finger
- lead
- film carrier
- leads
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/077—Connecting of TAB connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/701—Tape-automated bond [TAB] connectors
Landscapes
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、複数本のリード群と半導体素子上の
電極群とを接続後にリード成形を行う半導体装置
の製造方法に関する。
電極群とを接続後にリード成形を行う半導体装置
の製造方法に関する。
（従来例の構成とその問題点）
近年、樹脂フイルムの一部に設けた貫通孔にリ
ード群を突出させたフイルムキヤリヤによる半導
体素子の実装方法が実用化されている。
ード群を突出させたフイルムキヤリヤによる半導
体素子の実装方法が実用化されている。
以下、フイルムキヤリヤを用いた場合の、フイ
ルムキヤリヤと半導体素子との接続方法及びその
後のプローブ検査について第１図、第２図、第３
図に従つて説明する。これらの図において、１は
半導体素子、２は半導体素子上の突起電極、３は
フイルムキヤリヤ、４はフイルムキヤリヤ３のフ
インガーリード、５は加熱ツール、６は接続終了
後の半導体素子、７はフイルムキヤリヤ３のプロ
ーブ検査用電極、８は検査用のプローブ、９は酸
化膜などの絶縁膜である。
ルムキヤリヤと半導体素子との接続方法及びその
後のプローブ検査について第１図、第２図、第３
図に従つて説明する。これらの図において、１は
半導体素子、２は半導体素子上の突起電極、３は
フイルムキヤリヤ、４はフイルムキヤリヤ３のフ
インガーリード、５は加熱ツール、６は接続終了
後の半導体素子、７はフイルムキヤリヤ３のプロ
ーブ検査用電極、８は検査用のプローブ、９は酸
化膜などの絶縁膜である。
まず、第１図に示すように、半導体素子１上の
突起電極２とフイルムキヤリヤ３のフインガーリ
ード４とを位置合わせした後に加熱ツール５で加
熱加圧し、両者を接続する。接続が終了した半導
体素子６は接続の良否を見るためにプローブ検査
を行う。
突起電極２とフイルムキヤリヤ３のフインガーリ
ード４とを位置合わせした後に加熱ツール５で加
熱加圧し、両者を接続する。接続が終了した半導
体素子６は接続の良否を見るためにプローブ検査
を行う。
プローブ検査は、第２図に示すように、接続部
の延長線上にあるフイルムキヤリヤ上のプローブ
検査用電極７にプローブ８を接触させて行う。
の延長線上にあるフイルムキヤリヤ上のプローブ
検査用電極７にプローブ８を接触させて行う。
しかしながら、第３図に示すように、半導体素
子１上の突起電極２とフイルムキヤリヤ３のフイ
ンガーリード４との接続時に、加熱ツール５の熱
の影響によりフイルムキヤリヤ３やフインガーリ
ード４が変形し、フインガーリード４が半導体素
子１のエツジに接触することがある。半導体素子
１のエツジは、半導体ウエハを切断して個々の半
導体素子１に分割するのを容易にするために、酸
化膜などの絶縁膜９が除去されている。そのため
に半導体素子１のエツジはシリコン基板が露出し
ており、フインガーリード４がそこに接触すると
半導体素子１自体が良品であつてもプローブ検査
では不良と判定されることになる。
子１上の突起電極２とフイルムキヤリヤ３のフイ
ンガーリード４との接続時に、加熱ツール５の熱
の影響によりフイルムキヤリヤ３やフインガーリ
ード４が変形し、フインガーリード４が半導体素
子１のエツジに接触することがある。半導体素子
１のエツジは、半導体ウエハを切断して個々の半
導体素子１に分割するのを容易にするために、酸
化膜などの絶縁膜９が除去されている。そのため
に半導体素子１のエツジはシリコン基板が露出し
ており、フインガーリード４がそこに接触すると
半導体素子１自体が良品であつてもプローブ検査
では不良と判定されることになる。
そこで従来は、第４図に示したように、半導体
素子１の電極２とフインガーリード４とを接続し
た後、可撓性プラスチツクなどで作製された押え
ピン１１を用いて半導体素子１の表面から力を加
えて押し下げることによつてフインガーリード４
と半導体素子１のエツジとの不要な接触を修復し
ていた（特開昭54−49069号公報参照）。なお、１
０は押えピン１１による半導体素子１の降下の下
限を決めるストツパーである。
素子１の電極２とフインガーリード４とを接続し
た後、可撓性プラスチツクなどで作製された押え
ピン１１を用いて半導体素子１の表面から力を加
えて押し下げることによつてフインガーリード４
と半導体素子１のエツジとの不要な接触を修復し
ていた（特開昭54−49069号公報参照）。なお、１
０は押えピン１１による半導体素子１の降下の下
限を決めるストツパーである。
しかしながら、フインガーリード４の本数が少
ない時には第４図に示す方法でもよいが、フイン
ガーリード４の本数が増加してくると押えピン１
１による力も増大し、半導体素子１の表面を傷つ
けることになる。
ない時には第４図に示す方法でもよいが、フイン
ガーリード４の本数が増加してくると押えピン１
１による力も増大し、半導体素子１の表面を傷つ
けることになる。
（発明の目的）
本発明は、上記従来の問題点を解決するもの
で、フインガーリードの本数が増加しても半導体
素子の表面を傷つけることなく、リードと半導体
素子のエツジとの不要な接触を修復することがで
きる半導体装置の製造方法を提供することを目的
とする。
で、フインガーリードの本数が増加しても半導体
素子の表面を傷つけることなく、リードと半導体
素子のエツジとの不要な接触を修復することがで
きる半導体装置の製造方法を提供することを目的
とする。
（発明の構成）
この目的を達成するために、本発明の半導体装
置の製造方法は、半導体素子上の突起電極とフイ
ルムキヤリヤ上のフインガーリードとの接続後
に、半導体素子及びフインガーリードを加熱しな
がら半導体素子の裏面をステージの吸引孔で吸引
し、半導体素子を下方に引つ張つた状態で吸引を
中止することにより、フインガーリードと半導体
素子のエツジとの不要な接触を修復する構成を有
している。
置の製造方法は、半導体素子上の突起電極とフイ
ルムキヤリヤ上のフインガーリードとの接続後
に、半導体素子及びフインガーリードを加熱しな
がら半導体素子の裏面をステージの吸引孔で吸引
し、半導体素子を下方に引つ張つた状態で吸引を
中止することにより、フインガーリードと半導体
素子のエツジとの不要な接触を修復する構成を有
している。
（実施例の説明）
以下、本発明の一実施例における半導体装置の
製造方法について、第５図を参照しながら説明す
る。第５図において、１２は吸引孔、１３はステ
ージであり、第１図〜第４図と同一箇所には同一
符号を付して説明を省略する。
製造方法について、第５図を参照しながら説明す
る。第５図において、１２は吸引孔、１３はステ
ージであり、第１図〜第４図と同一箇所には同一
符号を付して説明を省略する。
半導体素子１上の突起電極にフイルムキヤリヤ
３のフインガーリード４とを接続後に、第３図に
示したように、フインガーリード４と半導体素子
１のエツジとが接触している場合、半導体素子１
の下方から300℃程度に加熱されたステージ１３
を接触させ、吸引孔１２から吸引して半導体素子
１の裏面をステージ１３に吸着し、下方に少し引
つ張つた状態で吸引を中止することによつてフイ
ンガーリード４と半導体素子１のエツジとの不要
な接触を修復することができる。
３のフインガーリード４とを接続後に、第３図に
示したように、フインガーリード４と半導体素子
１のエツジとが接触している場合、半導体素子１
の下方から300℃程度に加熱されたステージ１３
を接触させ、吸引孔１２から吸引して半導体素子
１の裏面をステージ１３に吸着し、下方に少し引
つ張つた状態で吸引を中止することによつてフイ
ンガーリード４と半導体素子１のエツジとの不要
な接触を修復することができる。
なお、本発明の一実施例として、半導体素子１
上に突起電極２が形成されている場合について説
明したが、逆に、フインガーリード４の先端に突
起電極が形成されている場合についても同様にし
てフインガーリード４と半導体素子１のエツジと
の不要な接触を修復することができる。
上に突起電極２が形成されている場合について説
明したが、逆に、フインガーリード４の先端に突
起電極が形成されている場合についても同様にし
てフインガーリード４と半導体素子１のエツジと
の不要な接触を修復することができる。
（発明の効果）
以上、本発明によれば、半導体素子のエツジと
フインガーリードとの不要な接触を修復すること
ができ、特に、本発明の方法では、半導体素子の
表面を押えないので、フインガーリードの本数が
増加した場合や半導体素子の表面が傷つき易い場
合に有効である。
フインガーリードとの不要な接触を修復すること
ができ、特に、本発明の方法では、半導体素子の
表面を押えないので、フインガーリードの本数が
増加した場合や半導体素子の表面が傷つき易い場
合に有効である。
第１図は、半導体素子上の突起電極とフイルム
キヤリヤのフインガーリードとの接続方法を示す
図、第２図は、プローブ検査方法を示す図、第３
図は、半導体素子のエツジとフインガーリードと
の接触を示す図、第４図は、半導体素子のエツジ
とフインガーリードとの不要な接触を修復する従
来の方法を示す図、第５図は、本発明の一実施例
における半導体素子のエツジとフインガーリード
との不要な接触を修復する方法を示す図である。 １……半導体素子、２……突起電極、３……フ
イルムキヤリヤ、４……リード、５……加熱ツー
ル、６……接続後の半導体素子、７……プローブ
検査用電極、８……プローブ、９……絶縁膜、１
２……吸引孔、１３……ステージ。
キヤリヤのフインガーリードとの接続方法を示す
図、第２図は、プローブ検査方法を示す図、第３
図は、半導体素子のエツジとフインガーリードと
の接触を示す図、第４図は、半導体素子のエツジ
とフインガーリードとの不要な接触を修復する従
来の方法を示す図、第５図は、本発明の一実施例
における半導体素子のエツジとフインガーリード
との不要な接触を修復する方法を示す図である。 １……半導体素子、２……突起電極、３……フ
イルムキヤリヤ、４……リード、５……加熱ツー
ル、６……接続後の半導体素子、７……プローブ
検査用電極、８……プローブ、９……絶縁膜、１
２……吸引孔、１３……ステージ。
Claims (1)
- １ 複数本のリード群と半導体素子上の電極群と
を接続後に、半導体素子及びリード群を加熱しな
がら半導体素子裏面をステージの吸引孔で吸引し
前記半導体素子を下方に引つ張つた状態で吸引を
中止することにより複数本のリード群を一括成形
することを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59060997A JPS60206143A (ja) | 1984-03-30 | 1984-03-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59060997A JPS60206143A (ja) | 1984-03-30 | 1984-03-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60206143A JPS60206143A (ja) | 1985-10-17 |
| JPH0462458B2 true JPH0462458B2 (ja) | 1992-10-06 |
Family
ID=13158576
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59060997A Granted JPS60206143A (ja) | 1984-03-30 | 1984-03-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60206143A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2585891B2 (ja) * | 1991-05-20 | 1997-02-26 | 富士通株式会社 | ボンディングツール |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5449069A (en) * | 1977-09-27 | 1979-04-18 | Nec Corp | Method and device for lead correction |
-
1984
- 1984-03-30 JP JP59060997A patent/JPS60206143A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60206143A (ja) | 1985-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2837829B2 (ja) | 半導体装置の検査方法 | |
| JPS6149432A (ja) | 半導体装置の製造方法 | |
| JPH0817198B2 (ja) | バーンイン試験用の回路チップと一時キャリアとの間の接続を行うための方法及び装置 | |
| JP2877011B2 (ja) | ベアチップテストキャリア | |
| JPH0121620B2 (ja) | ||
| JP3129305B2 (ja) | テストキャリア及びベアチップの検査方法 | |
| JPS618938A (ja) | 半導体素子の製造方法 | |
| JPH01281756A (ja) | 半導体素子の製造方法 | |
| JPS60206143A (ja) | 半導体装置の製造方法 | |
| JP3365879B2 (ja) | 半導体装置の製造方法 | |
| JPH05283414A (ja) | 半導体装置用金属配線のバンプ高さ制御装置 | |
| JPH0621117A (ja) | 半導体装置の製造方法 | |
| JPH0421105Y2 (ja) | ||
| JPS61253847A (ja) | 高信頼度を有する半導体装置 | |
| JPH05315404A (ja) | Ｔａｂ用半導体基板 | |
| JPS6222448A (ja) | Ｉｃの形成されたウエ−ハ | |
| JPS60234339A (ja) | 半導体検査装置 | |
| JPH08316269A (ja) | 半導体チップおよびチップホルダとそれに用いた半導体装置の製造方法 | |
| JPH0240931A (ja) | 混成集積回路装置の製造方法 | |
| JPS5844593Y2 (ja) | ビ−ム・リ−ド型半導体装置 | |
| JPS5910230A (ja) | 半導体装置 | |
| JPS63236337A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPH0282548A (ja) | 半導体ウェーハの検査方法 | |
| JP2000266805A (ja) | ベアチップのバーンイン方法およびバーンイン用基板 | |
| JPS61113247A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |