JPS59103158A - デイジタル信号処理プログラムデバツグ方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 発明の技術分野 本発明はプログラム制御方式のディジタル信号処理回路
（以下Ｄ　Ｓ　Ｐ　（Ｄｉｄｉｔａｌ　Ｓｉｇｎａｌ　
Ｐｒｏｃｅ−ｓｓｏｒ）と略す）におけるプログラムデ
バッグシステムに係り、特にホールト機能を実現するた
めの端子を有しないＤＳＰにおいてもホールト機能を生
じさせて分岐によるデバッグ機能を実現することができ
るディジタル信号処理プログラムデバッグ方式に関する
ものである。

従来技術と問題点 プログラム制御方式のＤＳＰを動作させるためには、そ
のプログラムが正しく書かれていることが必要であるが
、プログラム作成時においてはある程度のミスが存在す
ることを避けられない。このためＤＳＰのプログラムを
開発したとき、プログラムミスを発見するためデバッグ
の手続を行うことが不可欠である。

ＤＳＰのプログラムデバッグを行うためには、通常これ
に設けられているホールト機能を利用しであるステップ
でプログラムの走行を停止し、そのとき外部に設けられ
たレジスタ等における出力値をチェックすることによっ
て、そのステップまでの動作の正否を知り、このような
手順を繰り返すことによってプログラムにおけるミスの
所在を調べる方法が行われている。

一般に汎用ＤＳＰ等においてはこのようなホールト機能
を行うための端子が設けられていて、これを利用して上
述のごときプログラムデバッグを行うことができるが、
特殊に製作されたＤＳＰにおいては、ホールト機能を実
現するための端子を有しない場合があり、従ってこのよ
うな場合ホールト端子を利用して行う上述のごときプロ
グラムデバッグを実施することができない。

そこで従来、ホールト専用の端子を有しないＤＳＰをプ
ログラムデバッグの目的でホールト状態にするため、マ
スタクロックの供給をある時点で停止する方法が行われ
ている。しかしながらこの方法は、クロックを停止する
位置を検出する手段が難しく、例えばプログラム実行ア
ドレスを検出する等の方法がとられるが、高速動作時に
おいては困難が伴う。さ・しにＤＳＰが外部と独立した
クロックで動作している場合、特にＤＳＰがＬＳＩで作
られているような場合には、この方法を適用することが
できない。

発明の目的 本発明はこのような従来技術の欠点を解決しようとする
ものであって、その目的は、ホールト機能を実現するた
めの端子を有しないＤＳＰにおいて、ＤＳＰをホールト
状態にしてデバッグ用分岐命令の挿入、削除を行うこと
ができるプログラムデバッグ方式を提供することにある
。

発明の実施例 第１図は本発明の一実施例としてのデバッグシステムの
構成例を示したものである。同図において、１はプログ
ラム用メモリ、２はデバッグ処理制御部、３は命令解読
部、４は出力レジスタ、５はＤＳＰ本体部、６はスイッ
チ、７は外部データ処理回路、８はハスである。また破
線で囲んで示された命令解読部３．出力レジスタ４．Ｄ
ＳＰ本体部５は、通常ＤＳＰ９として一体化されて、Ｌ
Ｓｌによって実現されている。

また第２図はデバッグを行うべきプログラムの原形とデ
バッグ時におけるその変形の方法とを示している。

第１図において、デバッグの対象とするプログラムはプ
ログラム用メモリ１に格納されている。

動作時にはスイッチ６はＡ側に倒されていて、ＤＳＰ９
から命令解読部３を経て、前命令の命令解読結果に応じ
て次の命令アドレスを与えることによって新しい命令コ
ードが読出され、命令解読部３を経てＤＳＰ本体部５に
与えられて実行される。

いま第２図ｆａｔに示されたプログラムの原形において
、原命令をに番地まで実行した直後に原プログラムのデ
バッグを行うものとする。この場合はに番地の直後に何
等かのデバッグ文（例えば内部のりジスタの内容モニタ
等）を挿入することによってデバッグが行われるが、そ
れには第２図（ｂｌのようにに＋１番地をデバッグ文に
分岐するジャンプ命令に変えておけばよく、これによっ
て実行プログラムがジャンプしてｍ　”−ｎ番地のデバ
ッグ文の実行が行われる。

このようにしてデバッグが行われたのち原プログラムに
復帰するためには、第２図（Ｃ）に示すごとくプログラ
ムのに＋１番地を原プログラムの命令に直してから、再
びに＋１番地にジャンプさせればよい。このようなプロ
グラムの入換えは、スイッチ６をＢ側に倒しデバッグ処
理制御部２からアドレスを与えるととも命令をロードし
て、ブロク゛ラム用メモ１月の内容を更新することによ
って行われる。なおこの際必要であれば、プログラムの
λ番地をジャンプ命令に変えてさらにデノ〈ラグを行わ
せるようにしてもよい。

ところでこのようなプログラム用メモリの内容入換えの
処理を行う間は、ＤＳＰを停止させておかなければなら
ないが、前述のようにホールト端子のないＤＳＰを停止
させることは一般に困難である。そこで、第２図（ｂ）
のｎ−２番地、ｎ−１番地に示すごとくデバッグ処理の
最後において、出力レジスタ４への置数命令を２度与え
る。ＤＳＰは、一般に外部にデータを出力するためのレ
ジスタ（出力レジスタ）に未処理データがある状態では
、次の出力データを出力レジスタに置数する命令が発生
した場合、既に置数されたデータが外部に読出されるま
で命令実行が停止されるようになっているので、置数命
令を２度与えられることによってＤＳＰは停止し、従っ
てその間に所要のプログラム入換えを行うことができる
。そしてプログラムの入換えが行われたのち、出力レジ
スタ４の値をバス８を経て外部データ処理回路７に２度
読出せば、その都度読出し終了通知が出方レジスタ４に
入力され、これによって１回読出しが終ったところでプ
ログラムの実行が再開され、２回目の読出し終了後に＋
１番地にジャンプして以後通常の動作が行われる。なお
出方レジスタへの２回の置数命令は、上述の説明から明
らがなように必ずしも連続した番地で行われる必要はな
く、その間に出力レジスタの値の読出しが行われなけれ
ばよい。

発明の詳細 な説明したように本発明のプログラムデバッグ方式によ
れば、データを出力すべき外部レジスタに未処理データ
がある状態では、次の出力データを出力レジスタに置数
する命令が発生した場合に、既に置数されたデータが外
部に読出されるまで命令実行が停止されるようになって
いるＤＳＰにおいて、ＤＳＰの外部にデバッグしようと
するプログラムを格納するメモリを設け、デバッグのた
めの命令分岐をプログラムのジャンプ命令で行い、デバ
ッグ終了後もとのプログラムに復帰する際、分岐命令の
最後に外部レジスタに対する出力命令を２度与えること
によってホールト状態を発生させようにしたので、ホー
ルト端子を有しないＤＳＰの場合でもＤＳＰの動作を停
止させてプログラム復帰に必要な分岐用ジャンプ命令の
削除等のプログラム変更を行うことができる。

【図面の簡単な説明】

第１図は本発明の一実施例としてのプログラムデバッグ
システムの構成例を示す図、第２図はデバッグしようと
するプログラムの原形とデバッグ時におけるその変形と
を示す図である。 １−ｍ−プログラム用メモリ、２−デバッグ処理制御部
、３−命令解読部、４−出方レジスタ、５−ＤＳＰ本体
部、６−スイッチ、７−外部データ処理回路、８−バス
、９−ディジタル信号処理回路（ＤＳＰ） 特許出願人　富士通株式会社 代理人　　弁理士　玉蟲久五部　（外３名）第１図 第２図

Claims (1)

【特許請求の範囲】
1. 外部へデータを出力するためのレジスタに未処理データ
   がある状態で該レジスタに次の出力データを置数する命
   令が発生した場合に、既に置数されたデータが外部へ読
   出されるまで命令実行が停止されるごときプログラム制
   御方式のディジタル信号処理回路において、該信号処理
   回路の外部番こデバッグすべきプログラムを格納するメ
   モリを設け、デバッグのためのプログラムの分岐をジャ
   ンプ命令で行いもとのプログラムへの復帰時、２個の出
   力命令を分岐プログラムの最後に設けることによりホー
   ルト状態を発生させて分岐用のジャンプ命令の削除等の
   プログラム変更を可能にすることを特徴とするディジタ
   ル信号処理プログラムデバッグ方式。