JPS59104879A - 固体撮像素子及びカメラ - Google Patents
固体撮像素子及びカメラInfo
- Publication number
- JPS59104879A JPS59104879A JP57214411A JP21441182A JPS59104879A JP S59104879 A JPS59104879 A JP S59104879A JP 57214411 A JP57214411 A JP 57214411A JP 21441182 A JP21441182 A JP 21441182A JP S59104879 A JPS59104879 A JP S59104879A
- Authority
- JP
- Japan
- Prior art keywords
- section
- horizontal
- color
- image pickup
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/15—Charge-coupled device [CCD] image sensors
- H10F39/156—CCD or CID colour image sensors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
- H04N23/10—Cameras or camera modules comprising electronic image sensors; Control thereof for generating image signals from different wavelengths
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Color Television Image Signal Generators (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（技術分野）
本発明は単板又は２板のみを用いてカッ−映像信号を得
る為の固体撮像装置に関する。
る為の固体撮像装置に関する。
（従来技術）
従来の単板又は２板式の固体撮像装置はストライプ状や
モザイク状のカラーフィルタ等の色分離の為の光学手段
を介して受光部に光を入射する事によって、各色に対応
した電気情報を各画素に形成し、この各画素の電気情報
を共通の転送路を介して時系列的に読み出す様に構成し
ている。
モザイク状のカラーフィルタ等の色分離の為の光学手段
を介して受光部に光を入射する事によって、各色に対応
した電気情報を各画素に形成し、この各画素の電気情報
を共通の転送路を介して時系列的に読み出す様に構成し
ている。
第１図は、このよう寿従来の固体撮像装置に用いられた
固体撮像デバイスの一例を示すものでフレームトランス
ファー型（Ｆ Ｔ ） ｉＱ ＣＣＤ（ＣｈＭｒｇｅシ
形成される。２Ｉ７１．メモリ一部であって受光部内の
各画素の電荷情報を夫々記憶する為の部分である。３は
転送路としての水平シフトレジスタであって、メモリ一
部の情報を１水平ラインずつとり込み、そしてこのライ
ン情報を水平方向に転送する事により点順次の信号を得
る。
固体撮像デバイスの一例を示すものでフレームトランス
ファー型（Ｆ Ｔ ） ｉＱ ＣＣＤ（ＣｈＭｒｇｅシ
形成される。２Ｉ７１．メモリ一部であって受光部内の
各画素の電荷情報を夫々記憶する為の部分である。３は
転送路としての水平シフトレジスタであって、メモリ一
部の情報を１水平ラインずつとり込み、そしてこのライ
ン情報を水平方向に転送する事により点順次の信号を得
る。
従って例えば第２図の様なストライプ状のフィルターを
受光部の前面に設け、Ｒ（赤）、Ｇ（緑）、Ｂ （青）
の各色フィルタのピッチを前記受光部の各画素ピッチに
一致させれば、各画素は各色に対応した信号を形成する
ので、水平シフトレジスタ６からは点順次の色信号が得
られる。
受光部の前面に設け、Ｒ（赤）、Ｇ（緑）、Ｂ （青）
の各色フィルタのピッチを前記受光部の各画素ピッチに
一致させれば、各画素は各色に対応した信号を形成する
ので、水平シフトレジスタ６からは点順次の色信号が得
られる。
このようにして得られた各色信号は第３図に示すような
信号処理系回路により例えばＮＴＳＣ信号に変換される
。
信号処理系回路により例えばＮＴＳＣ信号に変換される
。
即ち、ＣＣＤのアンプ４から出力される点順次撮像出力
信号は先ず３個のサンプルホールド回路信号ＥＢに分離
される。又、各色信号ＰＲ，Ｅｏ 、 Ｅａは夫々可変
利得アンプ９〜１１においてレベル調整されてホワイト
バランスがコントロールされる。
信号は先ず３個のサンプルホールド回路信号ＥＢに分離
される。又、各色信号ＰＲ，Ｅｏ 、 Ｅａは夫々可変
利得アンプ９〜１１においてレベル調整されてホワイト
バランスがコントロールされる。
又レベル調整された各色信号はクランプ回路、γ補正回
路、アパーチャー補正回路等を含むプロセス回路１２〜
１４１Ｃおいて夫々プロセス処理された後マトリクス回
路１５において輝度信号と色差信号１１Ｆ”換され、エ
ンコーダー１６によってＮＴＳＣ信号にエンコードされ
る。
路、アパーチャー補正回路等を含むプロセス回路１２〜
１４１Ｃおいて夫々プロセス処理された後マトリクス回
路１５において輝度信号と色差信号１１Ｆ”換され、エ
ンコーダー１６によってＮＴＳＣ信号にエンコードされ
る。
このよう力構成にするとまず水平シフトレジスタ３は３
原色を順次読み出す事に力るので、各々３．５８Ｈ２の
キャリアに乗せて読み出す為には３．５８ｘ ５−１Ｑ
、７４ ＭＨｚのクロックで駆動しなければならない。
原色を順次読み出す事に力るので、各々３．５８Ｈ２の
キャリアに乗せて読み出す為には３．５８ｘ ５−１Ｑ
、７４ ＭＨｚのクロックで駆動しなければならない。
しかし、クロック周波数を窩くすると転送効率が低下す
るのと、電力が必要になる為、水平シフトレジスタの画
素数即ち撮像部１の水平方向の画素数を増巾する場合の
障害となっていた。
るのと、電力が必要になる為、水平シフトレジスタの画
素数即ち撮像部１の水平方向の画素数を増巾する場合の
障害となっていた。
（目 的）
本発明はこのような従来の固体搬像装置の欠点を解消し
得る改善された撮像装置を提供する事を目的としたもの
である。
得る改善された撮像装置を提供する事を目的としたもの
である。
本発明の他の目的は信号分離の為のサンプル回路の不要
な撮像素子を提供する事にある。
な撮像素子を提供する事にある。
本発明の他の目的はノイズの少ない、又水平レジスタを
低速駆動し得る、従って転送効率の良い撮像素子及びこ
の撮像素子を用いた撮像装置を提供する事にある。
低速駆動し得る、従って転送効率の良い撮像素子及びこ
の撮像素子を用いた撮像装置を提供する事にある。
（実施例）
以下実施例に基づき本発明の詳細な説明する。
第４図は本発明の撮像装置に用いられる撮像素子の構成
の一例を示す図で、撮像部の表面には第２図のようなフ
ィルタが貼付けられる。３１〜３３は夫々水平シフトレ
ジスタ、４１〜４３は夫々電荷電圧変換アンプである。
の一例を示す図で、撮像部の表面には第２図のようなフ
ィルタが貼付けられる。３１〜３３は夫々水平シフトレ
ジスタ、４１〜４３は夫々電荷電圧変換アンプである。
このように本実施例では読み出し用の転送路としての水
平シフトレジスタを３本設け、各色に対応した電荷を夫
々の水平シフトレジスタに分離して一時蓄積するよ５に
構成している。
平シフトレジスタを３本設け、各色に対応した電荷を夫
々の水平シフトレジスタに分離して一時蓄積するよ５に
構成している。
従って各色の信号は各レジスタ内で実質的にサンプリン
グされ、アンプ４１〜４３からは各色信号が夫々分離さ
れて出力される。
グされ、アンプ４１〜４３からは各色信号が夫々分離さ
れて出力される。
次に第５図は第４図示の撮像素子の要部の電極構成図で
あって図ではメモリ一部２の下端から３本の水平シフト
レジスタ３１〜３３の部分が示されている。
あって図ではメモリ一部２の下端から３本の水平シフト
レジスタ３１〜３３の部分が示されている。
尚、第４図には示さまかったが本実施例の撮像素子の最
下端部即ち水平シフトレジスタ３１の下側に隣接して電
荷クリアドレインＣＤが設けられておυ、ドレインＣＤ
には電源レベルが接続されている。
下端部即ち水平シフトレジスタ３１の下側に隣接して電
荷クリアドレインＣＤが設けられておυ、ドレインＣＤ
には電源レベルが接続されている。
又、メモリ一部２と３つの水平シフトレジスタとの間に
はメモリ一部２の水平ラインの中に含まれる３色の情報
を順次３つの水平シフトレジスタ３１〜３６に分離して
蓄積させる為の分離部１７が設けである。
はメモリ一部２の水平ラインの中に含まれる３色の情報
を順次３つの水平シフトレジスタ３１〜３６に分離して
蓄積させる為の分離部１７が設けである。
図中、斜線部はチャネルストップであシ、図中６１Ｅ〜
３３ｇは夫々水平シフトレジスタ３１〜３３の各転送電
極、１７Ｅは分離部の転送電極、２Ｅはメモリ一部の転
送電極である。
３３ｇは夫々水平シフトレジスタ３１〜３３の各転送電
極、１７Ｅは分離部の転送電極、２Ｅはメモリ一部の転
送電極である。
尚、本実一例では１相駆動法で転送するように構成され
ているがこれは２相でも３相でも更には４相でも差し支
えない。
ているがこれは２相でも３相でも更には４相でも差し支
えない。
図中Ａ、Ｂ、Ｃ，Ｄを付した部分が１セルを構成してお
ｊ５、Ａ、Ｄの各部分の電位なＰ（Ａ）〜Ｐ０と表わす
ものとすれば Ｐ囚〉Ｐ（至） となるようにイオン注入等にょ９仮想電極（Ｖｉｒｔｕ
ａｌＰｈａｓｅ ）が形成されておシ、電位レベルが固
定されている。又、各電送電極下の部分Ｃ，Ｄの電位は
常にＰ （Ｃ） ＞ Ｐ （θとなるようやはり設定さ
れておシ１各電極にハイレベルの電位が印加された時に
はＰ（Ａ）＞Ｐ＠＞Ｐ（Ｃ）＞Ｐ（ＤＪとなり、ローレ
ベルの電位が加わった時にはＰ（Ｃ）＞ Ｐ（Ｄｉ＞
Ｐ（Ａ）＞ Ｐ（Ｂ）となるよう構成されている。
ｊ５、Ａ、Ｄの各部分の電位なＰ（Ａ）〜Ｐ０と表わす
ものとすれば Ｐ囚〉Ｐ（至） となるようにイオン注入等にょ９仮想電極（Ｖｉｒｔｕ
ａｌＰｈａｓｅ ）が形成されておシ、電位レベルが固
定されている。又、各電送電極下の部分Ｃ，Ｄの電位は
常にＰ （Ｃ） ＞ Ｐ （θとなるようやはり設定さ
れておシ１各電極にハイレベルの電位が印加された時に
はＰ（Ａ）＞Ｐ＠＞Ｐ（Ｃ）＞Ｐ（ＤＪとなり、ローレ
ベルの電位が加わった時にはＰ（Ｃ）＞ Ｐ（Ｄｉ＞
Ｐ（Ａ）＞ Ｐ（Ｂ）となるよう構成されている。
尚、φ１〜φ−は電極３１Ｅ〜３３ｇに印加されるクロ
ック、φ丁は電極１７Ｅに印加されるクロック、φＳは
電極２Ｅに印加されるクロック、φＣＬはクリアゲート
Ｃ１，に印加されるクロックである。
ック、φ丁は電極１７Ｅに印加されるクロック、φＳは
電極２Ｅに印加されるクロック、φＣＬはクリアゲート
Ｃ１，に印加されるクロックである。
第６図（ａ） 、 （ｂ）は夫々垂直転送のクロックタ
イミング、水平転送のタイミングを示す図である。
イミング、水平転送のタイミングを示す図である。
又、ｆｊｇ７図は本発明の撮像装置の概略を示すブロッ
ク図で１８は制御手段としてのドライバーであってｔＪ
、６図（ａ） 、 （ｂ）の如きり０１／りφ１．ψＳ
。
ク図で１８は制御手段としてのドライバーであってｔＪ
、６図（ａ） 、 （ｂ）の如きり０１／りφ１．ψＳ
。
ψ丁、ψｌ〜ψ８．ψＣＬを供給する。１９は基準信号
発生器である。図からも明らかな如く、本構成では各色
情報をサンプルホールドする為のサンプルホールド回路
が省略され簡単な構成となっている。
発生器である。図からも明らかな如く、本構成では各色
情報をサンプルホールドする為のサンプルホールド回路
が省略され簡単な構成となっている。
本構成の動作について説明すると、第６図（ａ）の如く
垂直転送の際は垂直同期信号に同期して、期間ｔｌ−１
ｓの間にψ１．ψＳ、ψＴ、ψ８．ψＳ、ψｌ。
垂直転送の際は垂直同期信号に同期して、期間ｔｌ−１
ｓの間にψ１．ψＳ、ψＴ、ψ８．ψＳ、ψｌ。
φＣＬとして、互いに同期したほぼ同位相のパルスを少
なくとも撮像部の重曹画素数と同じ数供給すに記憶する
。その後時刻ｔｓ以降においてメそり一部の電荷情報を
１２インずつパルスψＳによシシフトすると共にパルス
釘、ψＢ、ψＳ、ψｌを図のように駆動する事により水
平方向の３画素の情報を３本のシフトレジスタ３１〜３
乙に蓄積し、時刻ｔ４以降に各レジスタの情報を順次読
み出す。
なくとも撮像部の重曹画素数と同じ数供給すに記憶する
。その後時刻ｔｓ以降においてメそり一部の電荷情報を
１２インずつパルスψＳによシシフトすると共にパルス
釘、ψＢ、ψＳ、ψｌを図のように駆動する事により水
平方向の３画素の情報を３本のシフトレジスタ３１〜３
乙に蓄積し、時刻ｔ４以降に各レジスタの情報を順次読
み出す。
第６図（ｂ）はこの１ラインずつの垂直シフト及び読み
出し動作について示しておシ、パルスψＴの最初の立上
りによシ、１ツインの情報の内例えば第５図中１１６．
１１７ 、１１８中にあった電荷は夫々１１１ 、１１
４ 、１１５に入る。その後パルスφ畠、ψ−９φｌが
順番に供給されることにより１１５０部分にあった電荷
は１００まで移動し、ここで蓄積される。
出し動作について示しておシ、パルスψＴの最初の立上
りによシ、１ツインの情報の内例えば第５図中１１６．
１１７ 、１１８中にあった電荷は夫々１１１ 、１１
４ 、１１５に入る。その後パルスφ畠、ψ−９φｌが
順番に供給されることにより１１５０部分にあった電荷
は１００まで移動し、ここで蓄積される。
又この間１１４ 、１１１の部分の電荷は夫々１１３
、１１０に移動する。
、１１０に移動する。
又、２つ目のパルスφＴが供給されると１１３ 、１１
０の電荷は１１２ 、１０９に夫々移シ、このパルスψ
Ｔの直後に続くパルスφｌ、ψ懲によりこの１１２の電
荷は１０乙に移動し、その後パルスψ懲の立下りＫよっ
て１０２に移シ蓄積される。又この間に１１０の電荷は
１０５に移り、パルスψ３の立下り以降１０４に蓄積さ
れる。
０の電荷は１１２ 、１０９に夫々移シ、このパルスψ
Ｔの直後に続くパルスφｌ、ψ懲によりこの１１２の電
荷は１０乙に移動し、その後パルスψ懲の立下りＫよっ
て１０２に移シ蓄積される。又この間に１１０の電荷は
１０５に移り、パルスψ３の立下り以降１０４に蓄積さ
れる。
これによシ、メモリ一部の最下行にあった電荷は分離部
１７を介する事によす１画素ずつ各シフトレジスタに夫
々分配されて蓄積される。従って例えばＲ，Ｇ、Ｈのス
トライプフィルターを１が）Ｌ、 ｌ［がＧ、 ＩＩ
ＩがＢに対応するよう貼付けると、Ｖラスタ３１ＶＣＪ
ｒ！、、Ｒ＋、レジスタ６２にはＧ、ｖジメタ３３には
Ｂに対応した電荷が蓄積される。
１７を介する事によす１画素ずつ各シフトレジスタに夫
々分配されて蓄積される。従って例えばＲ，Ｇ、Ｈのス
トライプフィルターを１が）Ｌ、 ｌ［がＧ、 ＩＩ
ＩがＢに対応するよう貼付けると、Ｖラスタ３１ＶＣＪ
ｒ！、、Ｒ＋、レジスタ６２にはＧ、ｖジメタ３３には
Ｂに対応した電荷が蓄積される。
その後、時刻ｔ４以降に各レジスタの電荷が順次読み出
されていく。このような動作を繰り返す事によりメモリ
一部の全水平ラインを読み出す事ができる。
されていく。このような動作を繰り返す事によりメモリ
一部の全水平ラインを読み出す事ができる。
尚、１メ上の構成はフレームトランスファー型ＣＣＤＫ
ついてのみ述べたが、インターライン型のＣＣＤ９ Ｃ
Ｐ ｎ （Ｃｈａｒｇｅ Ｐｒｉｍｌｎｇ Ｄｅｖｉｃ
ｅ ）にも全（同じように適用しうる事は言うまでもな
い。
ついてのみ述べたが、インターライン型のＣＣＤ９ Ｃ
Ｐ ｎ （Ｃｈａｒｇｅ Ｐｒｉｍｌｎｇ Ｄｅｖｉｃ
ｅ ）にも全（同じように適用しうる事は言うまでもな
い。
又、本発明のシフトレジスタは色分離フィルター等の色
分離の為の光学系により分離された各色についての電荷
を夫々別々に蓄積し得るものであって、色分離フィルタ
としては補色フィルタ等の組み合わせを用いても良いこ
とは言うまでもない。
分離の為の光学系により分離された各色についての電荷
を夫々別々に蓄積し得るものであって、色分離フィルタ
としては補色フィルタ等の組み合わせを用いても良いこ
とは言うまでもない。
又、ストライプフィルタでなくてそザイク状のフィルタ
ーであっても良い。
ーであっても良い。
又、水平レジスタは３本でなくても２本にし、色信号を
分離して各レジスタに収納するだけでもレジスタのクロ
ック周期を半分にできるものである。勿論色分離光学系
による色が３色以上あればそれに応じてレジスタを３本
以上にしても良い。
分離して各レジスタに収納するだけでもレジスタのクロ
ック周期を半分にできるものである。勿論色分離光学系
による色が３色以上あればそれに応じてレジスタを３本
以上にしても良い。
又、本実施例では不要電荷クリアの為にクリアドレイン
やクリアゲートを設けたが、これらがなくても本発明に
よる色情報の分離同時化は可能で（効 果） 本発明によれば各色信号を同時化する為のサンプルホー
ルド回路が不要と力るので構成が簡単化される。
やクリアゲートを設けたが、これらがなくても本発明に
よる色情報の分離同時化は可能で（効 果） 本発明によれば各色信号を同時化する為のサンプルホー
ルド回路が不要と力るので構成が簡単化される。
又、各水平レジスタの転送りロック周波数を大巾に減少
する事ができるので水平方向の画素数を増大しても転送
効率が保持でき、ノイズがのらない、等多くの効果を奏
する。
する事ができるので水平方向の画素数を増大しても転送
効率が保持でき、ノイズがのらない、等多くの効果を奏
する。
第１図は従来のフレームトランスファー型ＣＯＤの構成
図、 第２図はストライプフィルターの例を示す図、第３図は
従来の信号処理回路の構成を示す図、第４図は本発明の
撮像装置に適した撮像素子の実施例を示す図、 第５図は第４図示素子の要部構成図、第６図（ａ）。 （ｂ）は夫々該素子の垂直転送タイミング図、水平転送
タイミング図、第７図は前記素子を用いた撮像装置の構
成の一例を示す図である。 １・・・撮像部、２・・・メモリ一部、３１〜３３・・
・水平シフトレジスタ、４１〜４３＠・・アンプ。 ４４４− ４う４１４１ 手 続 補 正 書（自発） 特許庁長官 若杉和夫 殿 １、事件の表示 ”
； ：／−’−２’ｔ ９ ’／’ ／ ／昭和５７
年１２月７１伺の特許願（１１）２、発明の名称 固体撮像素子 ３、補正をする者 事件との関係 特許出願人 住所 東京都大田区下丸子３−３０−２名称 ＜１００
）キャノン株式会社 代表者 賀 来 龍 三 部 ４、代理人 居所 〒１４８東京都大田区下丸子３−３０−２５、補
正により増加する発り］のｆｆＲ１６、補正の対象 （１）明細書 （２）図面の第６図（ａ）及び（ｂ） ７、補正の内容 （１）明細書の記載全文を添附の訂正明細書の記載の通
り補正する。 （２）図面の第６図（ａ）及び（ｂ）を添１１ｆ４のも
のと差し替える。 ８、添附書類の目録 （１）訂正明細書 １ 通（２）訂
正図面第６図（ａ）及び（ｂ）（差し替え分）１通 （訂正）明 細 書 １、発明の名称 固体撮像素子 ２、特許請求の範囲 るための と −えな逼■（撮Ｊｚ４１ユ３、発明
の詳細な説明 （技術分野） 本発明は、固体撮像素子、特に、カラー撮像信号を得る
のに好適な固体撮像素子に関する。 （従来技術） 従来、固体撮像素子を１つ若しくは２つ用いて３色以上
の色信号によるカラー撮像信号を得る場合にはストライ
プ状若しくはモザイク状のカラーフィルタ等の色分離の
為の光学部材を介して撮像素子の撮像部に光を受ける事
によって、各色に対応した電気情報を各画素に形成し、
この各画素の電気情報を共通の転送路を介して時系列的
に読み出す様に構成している。 第１図は、従来から知られている固体撮像素子の一例を
示すもので、フレームトランスファー型（Ｆ Ｔ ）
ＣＣＤ （Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃ
ｅ）について示すものである。 ■は撮像部であって複数の光電変換用の画素の行及び列
に沿った配列により構成されている。２はメモリ一部で
あって撮像部ｌの各画素の電荷情報を夫々記憶する為の
部分である。３は読み出し用の転送路としての水平シフ
トレジスタであって、メモリ一部２の情報を１水平ライ
ンずつ取り込み、そしてこのライン情報を水平方向に転
送する事により点順次の信号を得る。 従って、例えば、第２図の様な色分離用のストライプ状
のカラーフィルターを撮像部１の前面に設け、Ｒ（赤）
、Ｇ（緑）、Ｂ（青）の各色フイルタ部のピッチを前記
撮像部ｌの各画素ピッチに一致させれば、各列の画素は
各色に対応した信号を形成するので、水平シフトレジス
タ３からは点順次の色信号が得られる。 この様にして得られた各色信号は第３図に示すような信
号処理系により、例えば、ＮＴＳＣ信号に変換される。 即ち、ＣＣＤのアンプ４から出力される点順次撮像出力
信号は先ず３個のサンプルホールド回路５〜７から成る
信号分離回路８において各色信号がサンプルホールドさ
れて、赤色信号ＥＲ，緑色信号ＥＣ，及び青色信号ＥＢ
に分離される。各色信号ＥＲ，ＥＧ、ＥＢは夫々Ｉｉ丁
変利得アンプ９〜１１においてレベル調整之れてホワイ
トバランスがコントロールさ゛れる。そして、レベル調
整された各色信号はクランプ回路、γ補正回路、アパー
チャー補正回路等を含むプロセス回路１２〜１４におい
て夫々処理された後、７トリクス回路１５において輝度
信号と色差信号−に変換され、エンコーダー１６によっ
て１例えば、ＮＴＳＣ信号に変換される。 この様な構成にすると、先ず水１１シフトレジスタ３は
３原色を順次読み出す１ｔになるので、各々３．５８
ＭＨｚのキャリアに乗せて読み出す為には３．５８ＭＨ
２Ｘ ３ ＝ １０．７４ Ｍｎ２のクロックで駆動し
なければならないことになるが、しかし、クロック周波
数を高くすると転送効率が低下するのと、消費電力が大
になる為、水平シフトレジスタの画素数、即ち、撮像部
ｌの水平方向の画素数を増大する場合の障害となってい
た。 （目的） 本発明はこの様な従来の固体撮像素子の欠点を解消し得
る改善されたカラー撮像に好適な固体撮像素子を提供す
る事を目的としたものである。 本発明の他の目的は例えば色信号分離の為のサンプルホ
ールド回路を不要若しくは極めて簡素化出来る様な固体
撮像素子を提供する事にある。 本発明の他の目的はノイズの少ない、又、水平レジスタ
を低速駆動し得る、従って転送効率の良い固体撮像素子
を提供する事にある。 （実施例） 以下実施例に基づき本発明の詳細な説明する。 第４図は本発明に係る固体撮像素子の構成の一例を示す
図で、撮像部の前面には第２図の様な色分離のためのカ
ラーストライプフィルタが貼付けられる。３１〜３３は
夫々水平シフトレジスタ、４１〜４３は夫々電荷電圧変
換アンプである。 この様に本実施例では読み出し様の転送路としての水モ
シフトレジスタを得ようとする色信号の種類に応じて３
本（３１〜３３）設け、各色に対応した電荷を夫々に専
用の水平シフトレジスタ３１．３２．３３に振り分けて
入力して、読み出す様に構成している。 従って、各色の信号は各水平レジスタ３１゜３２．３３
で実質的にサンプリングされ、アンプ４１．４２．４３
からは各色信号が夫々分離されて出力される。 次に第５図は第４図示の撮像素子の要部の電極構成を示
すものであって、図ではメモリ一部２の下端以下、３木
の水平シフトレジスタ３１〜３３までの部分が示されて
いる。 尚、第４図には示さなかったが本実施例の撮像素子の最
下端部即ち水平シフトレジスタ３１の下側に隣接した電
荷クリアゲートＣＬを介して電荷クリアドレインＣＤが
設けられており、ドレインＣＤには電源レベルが接続さ
れている。 又、メモリ一部２と３つの水モシフトレジスタ３１〜３
３との間にはメモリ一部２の最終の１水平ラインの中に
含まれる３色の情報を３つの水平シフトレジスタ３１〜
３３の夫々に振り分けて入力させる為のいわば、電荷の
並列−直列変換を行う分離入力部１７が設けである。 図中、斜線部はチャネルストップであり、３１Ｅ〜３３
Ｅは夫々水平シフトレジスタ３１〜３３の各転送電極、
１７Ｅは分離入力部１７の転送電極、２Ｅはメモリ一部
２の転送電極である。 尚、未実施例ではｌ相駆動で転送するように構成されて
いるがこれは２相でも３相でも更には４相でも差し支え
ない。 図中、Ａ、Ｂ、Ｃ，Ｄで示した部分の１組を以って単位
セルを構成しており、Ａ−Ｄの各部分の電位をＰ （Ａ
）〜Ｐ （Ｄ）と表わすものとすれば、ｐ （Ａ） ＞
ｐ （Ｂ）となる様にイオン注入等により仮想電極（Ｖ
ｉｒｔｕａｌ Ｐｈａｓｅ）が形成されており、電位レ
ベルが固定されている。又、各電送電極下の部分Ｃ，Ｄ
の電位は常にＰ （Ｃ） ＞Ｐ （Ｄ）となる様に、矢
張り設定されており、各電極にロウレベルの電位が印加
された時にはＰ （Ａ） ＞Ｐ ＣＢ） ＞Ｐ （Ｃ）
＞Ｐ （Ｄ）となり、ロウレベルの電位が加わった時
にはＰ （Ｃ）＞Ｐ （Ｄ） ＞Ｐ （Ａ） ＞Ｐ （
Ｂ）となる様に構成されている。因みに、ポテンシャル
で表わせば、電位Ｐ （Ａ）〜Ｐ （Ｄ）の場合とは逆
の関係となる。 尚、φ１〜φ３は電極３１Ｅ〜３３Ｅに印加されるクロ
ックパルス、φＴは電極１７Ｅに印加されるクロックパ
ルス、φＳは電極２Ｅに印加されるクロックパルス、φ
ＣＬはクリアゲートｃＬの電極に印加されるクロックパ
ルスである。 第６図（ａ）及び（ｂ）は夫々垂直転送のクロックタイ
ミング及び水平転送のタイミングを示すものである。 又、第７図は前述の本発明に係る撮像素子の一実施例を
用いたカラー撮像システムの概略を示すブロック図で、
１８は制御ｆ段としてのドライバーであって、第６図（
ａ）及び（ｂ）に示す如きクロックパルスφ■、φＳ、
φＴ、φ１〜φ３．φＣＬを供給する。尚、φ■は撮像
部１の電極に印加されるクロックパルスである。１９は
基準信号発生器である。図からも明らかな如く、本構成
では各色情報を分離する為のサンプルホールド回路が省
略され簡単な構成となっている。 第５図に示した構成の動作について説明すると、第６図
（ａ）の如く、電荷の、撮像部ｌがらメモリ一部２への
垂直転送の際は垂直同期信号Ｖ。 ５ＹＮＣに同期して、期間１．−１２の間にクロックパ
ルスφ■、φＳ、φＴ、φ３ 、φ２ 、φ１ 。 φＣＬとして、互いに同期したほぼ同位相のクロックパ
ルス（但し、図示の如く、クロックパルスφＳだけは他
のクロックパルスに対して若干先行している。）を少な
くとも撮像部ｌの垂直画素数と同じ数だけ供給する事に
より、メモリ一部２に残っていた電荷をドレインＣＤに
捨てると共に。 撮像部ｌの電荷をメモリ一部２に移送し、記憶する。そ
の後時刻ｔ３以降においてメモリ一部２の最終行の蓄積
電荷情報を１ラインずっクロックパルスφＳによりシフ
トすると共にクロックパルスφＴ、φ３ 、φ２ 、φ
１を図のように供給する事により水平方向の情報を３本
の水平シフトレジスタ３１〜３３の夫々に３画素毎に振
り分けて入力し、更に、時刻ｔ４以降に各レジスタの情
報を順次読み出す。 ここで、特に時刻ｔ３〜ｔ４間の動作、即ち、メモリ一
部２の最終の１ラインの情報を分離入力部１７を通じて
３本の水モシフトレジスタ３１〜３３の夫々に適宜振り
分けて入力する際の動作について第５図及び第６図（ａ
）、（ｂ）を参照し乍ら詳しく説明する。尚、簡単の為
、第５図中、■。 ■、及び■で示すメモリ一部２の３つの列に於ける電荷
情報の移動についてのみ説明するが、もとより、同様の
動作が他の各組（３列１組）の各列に於いても同時に惹
起されているものである事は言う迄もない。 先ず、時刻ｔ３に於てクロックパルスφ丁がハイになる
と、メモリ一部２の最終の１ライレ中の１１８、１１？
、 ＋１８の部分に蓄積されていた電荷が夫々分離入力
部１７中のＩｌｌ、 １１４．１１５で示す部分に移動
し、その後、このクロックパルスφ丁がロウになると、
これらＩｌｌ、 １１４．１１５の部分に移った電荷は
更に夫々１１０．１１３．１０８で示（す部分に４動す
る。そして、クロックパルスφ丁に若干遅れてクロック
パルスφ３ 、φ２ 、φｌが順番に附学ｙれると、分
離入力部１７の１０８の部分にあった電荷、即ち、当初
、メモリ一部２の１で示す列の１１８の部分に蓄積され
ていた電荷が水平レジスタ３３の１０５及び＋０４で示
す部分、水平レジスタ３２の１０３及び１０２で示す部
分、及び、水平レジスタ３１の１０１で示す部分を通じ
て該水モレジスタ３１の１００で示す部分に移動し、こ
こで蓄積される。 次に再びクロックパルスφＴが附与されると、分離入力
部１７のＩｌｌ、 １１４の部分にあった電荷が夫々１
０９．１１２で示す部分を通じて１０８．１０８で示す
部分に移動する。そして、クロックパルスφ丁に若干遅
れてクロックパルスφ３．φ２が順番に附ＪＬネれると
、分離入力部１７の１０６の部分にあった電荷、即ち、
当初、メモリ一部２の■で示す列の１１７の部分に蓄積
されていた電荷が１０５． ｔｏａ及び１０３で示す部
分を通じて水平レジスタ３２の１０２で示す部分に移動
し、ここで蓄積される。 次に再々度、クロックパルスφτが附榮されると、分離
入力部１７の１０８の部分にあった電荷がｌ ＋０７で示す部分を通じて１０８で示す部分に移動する
。そして、クロックパルスφＴに若干遅れてクロックパ
ルスφ３が附ケ・されると、分離入力部１７の１０６の
部分にあった電荷、即ち、当初、メモリ一部２の■で示
す列の１１６の部分に蓄積されていた電荷が１０５で示
す部分を通じて水平レジスタ３３の１０４の部分に移動
し、ここで蓄積される。 以」二の様にして、メモリ一部２の最終の１ラインに蓄
積されていた電荷は分離入力部１７を介する事により列
Ｔ、［、＋１１の各グループ毎に専用の水平シフトレジ
スタ３１〜３３に夫々分配されて入力される。従って例
えばＲ，Ｇ、Ｂのストライプフィルターを、列■のグル
ープがＲ１列ＨのグループがＧ、列■のグループがＢに
対応するよう貼付けると、水平レジスタ３１にはＲ１水
平レジスタ３２にはＧ、水平レジスタ３３にはＢ１こ対
応した電荷が蓄積される。 その後、時刻ｔ４以降に各水平レジスタ３１゜３２．３
３に入力された電荷が夫々読み出されて２ い〈（第６図（ｂ）の０ＵＴＩ〜０ＵＴ３）。 そこで、水平レジスタ３１〜３３を通じてメモリ一部２
の１水平ライン分の電荷の読み出しが終了すると、第６
図（ｂ）に示す様に、メモリ一部２に対してクロックパ
ルスφＳが附ｑ〜されて、各水平ラインの蓄積電荷が１
ライン水平ライン分、垂直方向に移動する事により最鼾
の１ラインに新たな電荷が取り込まれ、しかる後、上述
の時刻ｔ３〜ｔ４間の動作が行われる事によりこの新た
な１ライン分の蓄積電荷が水平レジスタ３１〜３３に分
配して入力される。 以上の様な動作を繰り返し行う奥によりメモリ一部２の
全てのラインの蓄積電荷が各色毎に分離されて読み出さ
れる様になる。 尚、水平レジスタ３１〜３３に於ける入力電荷の水平転
送に際し、各レジスタ３１，３２．３３間での電荷の混
合を防＋１−するために電荷の水平転送モードに於て各
レジスタ３１，３２．３３を夫々他に対してアイソレー
トする様な制御ゲート等の手段を附加する可さとするも
のである。或いは、水平転送モードに於けるクロックパ
ルスφ１ 、φ２ 、φ３の波形を若干工夫する事によ
り、斯かるアイソートのための手段を附加することなし
に、水平レジスタ３１〜３３間での電荷の混合を防止し
つつ、電荷の水平転送を行う様にする事も出来る。例え
ば、時刻ｔ４に於て、クロックパルスφ２ 、φ１に先
行して先ずクロックパルスφ３をハイにする事により水
平レジスタ３３の１０４の部分に取り込まれている電荷
をその左側の電極３３ＥＦのＣに相当する部分に移し、
次いで、クロックパルスφ３をハイにしたままクロック
パルスφ２をハイにする！３により同様に水平レジスタ
３２の１０２の部分に取り込まれている電荷をその左側
の電極３２ＥＦのＣに相当する部分に移し、次いで、ク
ロックパルスφ３．φ２を共にハイにしたままクロック
パルスφ１をハイにする事により同様に水平レジスタ３
１の１００の部分に取り込まれている電荷をその左側の
電極３１ＥＦのＣに相当する部分に移し、そして、今度
は逆に、クロックパルスφ２ 、φ３に先行して先ずり
ロンクパルスφ１をロウにする東により水平レジスタ３
１の電極３１ＥＦのＣ相当の部分にあった電荷をその左
側のＡ相当の部分に移し、次いでクロックパルスφ２を
ロウにする事により同様に水平レジスタ３２の電極３２
ＥＦのＣ相当の部分にあった電荷をその左側の部分に移
し、次いで、クロックパルスφ３をロウにする事により
同様に水平レジスタ３３の電極３３ＥＦのＣ相当の部分
にあった電荷をその左側のＡ相当の部分に移すと言う様
に、Ａ相当の部分からＣ相当の部分への電荷移動につい
ては水平レジスタ３３→水平レジスタ３２→水平レジス
タ３１と言う時間的順序で行い、Ｃ相当の部分からＡ相
当の部分への電荷移動については逆に水平レジスタ３１
→水平レジスタ３２→水平レジスタ３３の時間的順序で
行う様にする事により上述のアイソレート用の手段を附
加することなしに水平レジスタ３１〜３３での電荷の混
合を防止しつつ、電荷の水平転送を良好に行い得る。 さて、以上に説明した実施例にあっては、撮像５ 部ｌの１水平ライン分の情報を３分割して夫々を３木の
水平レジスタ３１〜３３の夫々で分担して読み出すもの
であるから、撮像部ｌの水平方向の画素数に対し水平レ
ジスタ３１〜３３の各構成ビット数は大略 １／３で済
み、従って、夫々に附与すべきクロックパルスφ１〜φ
３の周波数を大略１／３に出来る事になり、これにより
省電力化と共に、ノイズの低減、転送効率の向上が可能
となる。 尚、実施例としてはフレームトランスファー型ＣＯＤに
ついてのみ述べたが、インターライン型のＣＣＤやＣＰ
Ｄ （Ｃｈａｒｇｅ Ｐｒｉｍｉｎｇ Ｄｅｖｉｃｅ
）にも全く同じように適用しうる東は言うまでもない。 又、水平シフトレジスタは色分離フィルター等の色分離
の為の光学部材により分離された各色についての電荷を
夫々別々に取り込んで読み出す為のものであって１色分
離フィルターとしては補色フィルタ等の組み合わせを用
いても良いことは言うまでもない。又、ストライプ状の
カラーフィルターでなくてモザイク状のカラーフィルタ
ーで６ あっても良い。 又、水平レジスタは３木でなくても２本にし、色信号を
分離して各水平レジスタに収納するだけでも水平レジス
タに対するクロックパルスのクロック周波数を半分に出
来るものである。勿論色分離光学部材による分離色が３
色以上あればそれに応じて水平レジスタを３本以−ヒに
しても良い。 又、本実施例では不要電荷クリアの為にクリアドレイン
ＣＤやクリアゲートＣＬを設けたが、これらがなくても
色情報の分離は可能である。尚、水平レジスタ３１〜３
３に対する分離入方部１７はゲート電極により構成して
も良い。 （効果） 本発明の固体撮像素子によれば各色信号を分離する為の
サンプルホールド回路が不要若しくは極めて簡素化され
るので信号処理系の構成が簡略化される。又、各水平読
み出し部の読み出しクロック周波数を大幅に低減する事
が出来るので撮像部での水平方向の画素数を増大しても
転送効率を良好に保持出来、又、ノイズを低減化出来る
と共に、省電力化も図れる等、多くの効果を奏する。 ４、図面の簡単な説明 第１図は従来のフレームトランスファー型ｃｃＤの構成
図、 第２図はストライプ状カラーフィルターの例を示す図、 第３図は従来のカラー撮像信号の処理系の構成例を示す
図、 第４図は本発明に係る固体撮像素子の一実施例を示す図
、 第５図は第４図示素子の要部の構成図、第６図（ａ）及
び（ｂ）は夫々該素子の垂直転送タイミング及び水平転
送タイミングを示す図、第７図は前記素子を用いたカラ
ー撮像システムの構成の一例を示す図である。 １−一−−撮像部、２−−−−メモリ一部、１７−−−
一分離入力部、３１〜３３−一−−読み出し部（水平レ
ジスタ）、４１〜４３−−−一出力アンプ。
図、 第２図はストライプフィルターの例を示す図、第３図は
従来の信号処理回路の構成を示す図、第４図は本発明の
撮像装置に適した撮像素子の実施例を示す図、 第５図は第４図示素子の要部構成図、第６図（ａ）。 （ｂ）は夫々該素子の垂直転送タイミング図、水平転送
タイミング図、第７図は前記素子を用いた撮像装置の構
成の一例を示す図である。 １・・・撮像部、２・・・メモリ一部、３１〜３３・・
・水平シフトレジスタ、４１〜４３＠・・アンプ。 ４４４− ４う４１４１ 手 続 補 正 書（自発） 特許庁長官 若杉和夫 殿 １、事件の表示 ”
； ：／−’−２’ｔ ９ ’／’ ／ ／昭和５７
年１２月７１伺の特許願（１１）２、発明の名称 固体撮像素子 ３、補正をする者 事件との関係 特許出願人 住所 東京都大田区下丸子３−３０−２名称 ＜１００
）キャノン株式会社 代表者 賀 来 龍 三 部 ４、代理人 居所 〒１４８東京都大田区下丸子３−３０−２５、補
正により増加する発り］のｆｆＲ１６、補正の対象 （１）明細書 （２）図面の第６図（ａ）及び（ｂ） ７、補正の内容 （１）明細書の記載全文を添附の訂正明細書の記載の通
り補正する。 （２）図面の第６図（ａ）及び（ｂ）を添１１ｆ４のも
のと差し替える。 ８、添附書類の目録 （１）訂正明細書 １ 通（２）訂
正図面第６図（ａ）及び（ｂ）（差し替え分）１通 （訂正）明 細 書 １、発明の名称 固体撮像素子 ２、特許請求の範囲 るための と −えな逼■（撮Ｊｚ４１ユ３、発明
の詳細な説明 （技術分野） 本発明は、固体撮像素子、特に、カラー撮像信号を得る
のに好適な固体撮像素子に関する。 （従来技術） 従来、固体撮像素子を１つ若しくは２つ用いて３色以上
の色信号によるカラー撮像信号を得る場合にはストライ
プ状若しくはモザイク状のカラーフィルタ等の色分離の
為の光学部材を介して撮像素子の撮像部に光を受ける事
によって、各色に対応した電気情報を各画素に形成し、
この各画素の電気情報を共通の転送路を介して時系列的
に読み出す様に構成している。 第１図は、従来から知られている固体撮像素子の一例を
示すもので、フレームトランスファー型（Ｆ Ｔ ）
ＣＣＤ （Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃ
ｅ）について示すものである。 ■は撮像部であって複数の光電変換用の画素の行及び列
に沿った配列により構成されている。２はメモリ一部で
あって撮像部ｌの各画素の電荷情報を夫々記憶する為の
部分である。３は読み出し用の転送路としての水平シフ
トレジスタであって、メモリ一部２の情報を１水平ライ
ンずつ取り込み、そしてこのライン情報を水平方向に転
送する事により点順次の信号を得る。 従って、例えば、第２図の様な色分離用のストライプ状
のカラーフィルターを撮像部１の前面に設け、Ｒ（赤）
、Ｇ（緑）、Ｂ（青）の各色フイルタ部のピッチを前記
撮像部ｌの各画素ピッチに一致させれば、各列の画素は
各色に対応した信号を形成するので、水平シフトレジス
タ３からは点順次の色信号が得られる。 この様にして得られた各色信号は第３図に示すような信
号処理系により、例えば、ＮＴＳＣ信号に変換される。 即ち、ＣＣＤのアンプ４から出力される点順次撮像出力
信号は先ず３個のサンプルホールド回路５〜７から成る
信号分離回路８において各色信号がサンプルホールドさ
れて、赤色信号ＥＲ，緑色信号ＥＣ，及び青色信号ＥＢ
に分離される。各色信号ＥＲ，ＥＧ、ＥＢは夫々Ｉｉ丁
変利得アンプ９〜１１においてレベル調整之れてホワイ
トバランスがコントロールさ゛れる。そして、レベル調
整された各色信号はクランプ回路、γ補正回路、アパー
チャー補正回路等を含むプロセス回路１２〜１４におい
て夫々処理された後、７トリクス回路１５において輝度
信号と色差信号−に変換され、エンコーダー１６によっ
て１例えば、ＮＴＳＣ信号に変換される。 この様な構成にすると、先ず水１１シフトレジスタ３は
３原色を順次読み出す１ｔになるので、各々３．５８
ＭＨｚのキャリアに乗せて読み出す為には３．５８ＭＨ
２Ｘ ３ ＝ １０．７４ Ｍｎ２のクロックで駆動し
なければならないことになるが、しかし、クロック周波
数を高くすると転送効率が低下するのと、消費電力が大
になる為、水平シフトレジスタの画素数、即ち、撮像部
ｌの水平方向の画素数を増大する場合の障害となってい
た。 （目的） 本発明はこの様な従来の固体撮像素子の欠点を解消し得
る改善されたカラー撮像に好適な固体撮像素子を提供す
る事を目的としたものである。 本発明の他の目的は例えば色信号分離の為のサンプルホ
ールド回路を不要若しくは極めて簡素化出来る様な固体
撮像素子を提供する事にある。 本発明の他の目的はノイズの少ない、又、水平レジスタ
を低速駆動し得る、従って転送効率の良い固体撮像素子
を提供する事にある。 （実施例） 以下実施例に基づき本発明の詳細な説明する。 第４図は本発明に係る固体撮像素子の構成の一例を示す
図で、撮像部の前面には第２図の様な色分離のためのカ
ラーストライプフィルタが貼付けられる。３１〜３３は
夫々水平シフトレジスタ、４１〜４３は夫々電荷電圧変
換アンプである。 この様に本実施例では読み出し様の転送路としての水モ
シフトレジスタを得ようとする色信号の種類に応じて３
本（３１〜３３）設け、各色に対応した電荷を夫々に専
用の水平シフトレジスタ３１．３２．３３に振り分けて
入力して、読み出す様に構成している。 従って、各色の信号は各水平レジスタ３１゜３２．３３
で実質的にサンプリングされ、アンプ４１．４２．４３
からは各色信号が夫々分離されて出力される。 次に第５図は第４図示の撮像素子の要部の電極構成を示
すものであって、図ではメモリ一部２の下端以下、３木
の水平シフトレジスタ３１〜３３までの部分が示されて
いる。 尚、第４図には示さなかったが本実施例の撮像素子の最
下端部即ち水平シフトレジスタ３１の下側に隣接した電
荷クリアゲートＣＬを介して電荷クリアドレインＣＤが
設けられており、ドレインＣＤには電源レベルが接続さ
れている。 又、メモリ一部２と３つの水モシフトレジスタ３１〜３
３との間にはメモリ一部２の最終の１水平ラインの中に
含まれる３色の情報を３つの水平シフトレジスタ３１〜
３３の夫々に振り分けて入力させる為のいわば、電荷の
並列−直列変換を行う分離入力部１７が設けである。 図中、斜線部はチャネルストップであり、３１Ｅ〜３３
Ｅは夫々水平シフトレジスタ３１〜３３の各転送電極、
１７Ｅは分離入力部１７の転送電極、２Ｅはメモリ一部
２の転送電極である。 尚、未実施例ではｌ相駆動で転送するように構成されて
いるがこれは２相でも３相でも更には４相でも差し支え
ない。 図中、Ａ、Ｂ、Ｃ，Ｄで示した部分の１組を以って単位
セルを構成しており、Ａ−Ｄの各部分の電位をＰ （Ａ
）〜Ｐ （Ｄ）と表わすものとすれば、ｐ （Ａ） ＞
ｐ （Ｂ）となる様にイオン注入等により仮想電極（Ｖ
ｉｒｔｕａｌ Ｐｈａｓｅ）が形成されており、電位レ
ベルが固定されている。又、各電送電極下の部分Ｃ，Ｄ
の電位は常にＰ （Ｃ） ＞Ｐ （Ｄ）となる様に、矢
張り設定されており、各電極にロウレベルの電位が印加
された時にはＰ （Ａ） ＞Ｐ ＣＢ） ＞Ｐ （Ｃ）
＞Ｐ （Ｄ）となり、ロウレベルの電位が加わった時
にはＰ （Ｃ）＞Ｐ （Ｄ） ＞Ｐ （Ａ） ＞Ｐ （
Ｂ）となる様に構成されている。因みに、ポテンシャル
で表わせば、電位Ｐ （Ａ）〜Ｐ （Ｄ）の場合とは逆
の関係となる。 尚、φ１〜φ３は電極３１Ｅ〜３３Ｅに印加されるクロ
ックパルス、φＴは電極１７Ｅに印加されるクロックパ
ルス、φＳは電極２Ｅに印加されるクロックパルス、φ
ＣＬはクリアゲートｃＬの電極に印加されるクロックパ
ルスである。 第６図（ａ）及び（ｂ）は夫々垂直転送のクロックタイ
ミング及び水平転送のタイミングを示すものである。 又、第７図は前述の本発明に係る撮像素子の一実施例を
用いたカラー撮像システムの概略を示すブロック図で、
１８は制御ｆ段としてのドライバーであって、第６図（
ａ）及び（ｂ）に示す如きクロックパルスφ■、φＳ、
φＴ、φ１〜φ３．φＣＬを供給する。尚、φ■は撮像
部１の電極に印加されるクロックパルスである。１９は
基準信号発生器である。図からも明らかな如く、本構成
では各色情報を分離する為のサンプルホールド回路が省
略され簡単な構成となっている。 第５図に示した構成の動作について説明すると、第６図
（ａ）の如く、電荷の、撮像部ｌがらメモリ一部２への
垂直転送の際は垂直同期信号Ｖ。 ５ＹＮＣに同期して、期間１．−１２の間にクロックパ
ルスφ■、φＳ、φＴ、φ３ 、φ２ 、φ１ 。 φＣＬとして、互いに同期したほぼ同位相のクロックパ
ルス（但し、図示の如く、クロックパルスφＳだけは他
のクロックパルスに対して若干先行している。）を少な
くとも撮像部ｌの垂直画素数と同じ数だけ供給する事に
より、メモリ一部２に残っていた電荷をドレインＣＤに
捨てると共に。 撮像部ｌの電荷をメモリ一部２に移送し、記憶する。そ
の後時刻ｔ３以降においてメモリ一部２の最終行の蓄積
電荷情報を１ラインずっクロックパルスφＳによりシフ
トすると共にクロックパルスφＴ、φ３ 、φ２ 、φ
１を図のように供給する事により水平方向の情報を３本
の水平シフトレジスタ３１〜３３の夫々に３画素毎に振
り分けて入力し、更に、時刻ｔ４以降に各レジスタの情
報を順次読み出す。 ここで、特に時刻ｔ３〜ｔ４間の動作、即ち、メモリ一
部２の最終の１ラインの情報を分離入力部１７を通じて
３本の水モシフトレジスタ３１〜３３の夫々に適宜振り
分けて入力する際の動作について第５図及び第６図（ａ
）、（ｂ）を参照し乍ら詳しく説明する。尚、簡単の為
、第５図中、■。 ■、及び■で示すメモリ一部２の３つの列に於ける電荷
情報の移動についてのみ説明するが、もとより、同様の
動作が他の各組（３列１組）の各列に於いても同時に惹
起されているものである事は言う迄もない。 先ず、時刻ｔ３に於てクロックパルスφ丁がハイになる
と、メモリ一部２の最終の１ライレ中の１１８、１１？
、 ＋１８の部分に蓄積されていた電荷が夫々分離入力
部１７中のＩｌｌ、 １１４．１１５で示す部分に移動
し、その後、このクロックパルスφ丁がロウになると、
これらＩｌｌ、 １１４．１１５の部分に移った電荷は
更に夫々１１０．１１３．１０８で示（す部分に４動す
る。そして、クロックパルスφ丁に若干遅れてクロック
パルスφ３ 、φ２ 、φｌが順番に附学ｙれると、分
離入力部１７の１０８の部分にあった電荷、即ち、当初
、メモリ一部２の１で示す列の１１８の部分に蓄積され
ていた電荷が水平レジスタ３３の１０５及び＋０４で示
す部分、水平レジスタ３２の１０３及び１０２で示す部
分、及び、水平レジスタ３１の１０１で示す部分を通じ
て該水モレジスタ３１の１００で示す部分に移動し、こ
こで蓄積される。 次に再びクロックパルスφＴが附与されると、分離入力
部１７のＩｌｌ、 １１４の部分にあった電荷が夫々１
０９．１１２で示す部分を通じて１０８．１０８で示す
部分に移動する。そして、クロックパルスφ丁に若干遅
れてクロックパルスφ３．φ２が順番に附ＪＬネれると
、分離入力部１７の１０６の部分にあった電荷、即ち、
当初、メモリ一部２の■で示す列の１１７の部分に蓄積
されていた電荷が１０５． ｔｏａ及び１０３で示す部
分を通じて水平レジスタ３２の１０２で示す部分に移動
し、ここで蓄積される。 次に再々度、クロックパルスφτが附榮されると、分離
入力部１７の１０８の部分にあった電荷がｌ ＋０７で示す部分を通じて１０８で示す部分に移動する
。そして、クロックパルスφＴに若干遅れてクロックパ
ルスφ３が附ケ・されると、分離入力部１７の１０６の
部分にあった電荷、即ち、当初、メモリ一部２の■で示
す列の１１６の部分に蓄積されていた電荷が１０５で示
す部分を通じて水平レジスタ３３の１０４の部分に移動
し、ここで蓄積される。 以」二の様にして、メモリ一部２の最終の１ラインに蓄
積されていた電荷は分離入力部１７を介する事により列
Ｔ、［、＋１１の各グループ毎に専用の水平シフトレジ
スタ３１〜３３に夫々分配されて入力される。従って例
えばＲ，Ｇ、Ｂのストライプフィルターを、列■のグル
ープがＲ１列ＨのグループがＧ、列■のグループがＢに
対応するよう貼付けると、水平レジスタ３１にはＲ１水
平レジスタ３２にはＧ、水平レジスタ３３にはＢ１こ対
応した電荷が蓄積される。 その後、時刻ｔ４以降に各水平レジスタ３１゜３２．３
３に入力された電荷が夫々読み出されて２ い〈（第６図（ｂ）の０ＵＴＩ〜０ＵＴ３）。 そこで、水平レジスタ３１〜３３を通じてメモリ一部２
の１水平ライン分の電荷の読み出しが終了すると、第６
図（ｂ）に示す様に、メモリ一部２に対してクロックパ
ルスφＳが附ｑ〜されて、各水平ラインの蓄積電荷が１
ライン水平ライン分、垂直方向に移動する事により最鼾
の１ラインに新たな電荷が取り込まれ、しかる後、上述
の時刻ｔ３〜ｔ４間の動作が行われる事によりこの新た
な１ライン分の蓄積電荷が水平レジスタ３１〜３３に分
配して入力される。 以上の様な動作を繰り返し行う奥によりメモリ一部２の
全てのラインの蓄積電荷が各色毎に分離されて読み出さ
れる様になる。 尚、水平レジスタ３１〜３３に於ける入力電荷の水平転
送に際し、各レジスタ３１，３２．３３間での電荷の混
合を防＋１−するために電荷の水平転送モードに於て各
レジスタ３１，３２．３３を夫々他に対してアイソレー
トする様な制御ゲート等の手段を附加する可さとするも
のである。或いは、水平転送モードに於けるクロックパ
ルスφ１ 、φ２ 、φ３の波形を若干工夫する事によ
り、斯かるアイソートのための手段を附加することなし
に、水平レジスタ３１〜３３間での電荷の混合を防止し
つつ、電荷の水平転送を行う様にする事も出来る。例え
ば、時刻ｔ４に於て、クロックパルスφ２ 、φ１に先
行して先ずクロックパルスφ３をハイにする事により水
平レジスタ３３の１０４の部分に取り込まれている電荷
をその左側の電極３３ＥＦのＣに相当する部分に移し、
次いで、クロックパルスφ３をハイにしたままクロック
パルスφ２をハイにする！３により同様に水平レジスタ
３２の１０２の部分に取り込まれている電荷をその左側
の電極３２ＥＦのＣに相当する部分に移し、次いで、ク
ロックパルスφ３．φ２を共にハイにしたままクロック
パルスφ１をハイにする事により同様に水平レジスタ３
１の１００の部分に取り込まれている電荷をその左側の
電極３１ＥＦのＣに相当する部分に移し、そして、今度
は逆に、クロックパルスφ２ 、φ３に先行して先ずり
ロンクパルスφ１をロウにする東により水平レジスタ３
１の電極３１ＥＦのＣ相当の部分にあった電荷をその左
側のＡ相当の部分に移し、次いでクロックパルスφ２を
ロウにする事により同様に水平レジスタ３２の電極３２
ＥＦのＣ相当の部分にあった電荷をその左側の部分に移
し、次いで、クロックパルスφ３をロウにする事により
同様に水平レジスタ３３の電極３３ＥＦのＣ相当の部分
にあった電荷をその左側のＡ相当の部分に移すと言う様
に、Ａ相当の部分からＣ相当の部分への電荷移動につい
ては水平レジスタ３３→水平レジスタ３２→水平レジス
タ３１と言う時間的順序で行い、Ｃ相当の部分からＡ相
当の部分への電荷移動については逆に水平レジスタ３１
→水平レジスタ３２→水平レジスタ３３の時間的順序で
行う様にする事により上述のアイソレート用の手段を附
加することなしに水平レジスタ３１〜３３での電荷の混
合を防止しつつ、電荷の水平転送を良好に行い得る。 さて、以上に説明した実施例にあっては、撮像５ 部ｌの１水平ライン分の情報を３分割して夫々を３木の
水平レジスタ３１〜３３の夫々で分担して読み出すもの
であるから、撮像部ｌの水平方向の画素数に対し水平レ
ジスタ３１〜３３の各構成ビット数は大略 １／３で済
み、従って、夫々に附与すべきクロックパルスφ１〜φ
３の周波数を大略１／３に出来る事になり、これにより
省電力化と共に、ノイズの低減、転送効率の向上が可能
となる。 尚、実施例としてはフレームトランスファー型ＣＯＤに
ついてのみ述べたが、インターライン型のＣＣＤやＣＰ
Ｄ （Ｃｈａｒｇｅ Ｐｒｉｍｉｎｇ Ｄｅｖｉｃｅ
）にも全く同じように適用しうる東は言うまでもない。 又、水平シフトレジスタは色分離フィルター等の色分離
の為の光学部材により分離された各色についての電荷を
夫々別々に取り込んで読み出す為のものであって１色分
離フィルターとしては補色フィルタ等の組み合わせを用
いても良いことは言うまでもない。又、ストライプ状の
カラーフィルターでなくてモザイク状のカラーフィルタ
ーで６ あっても良い。 又、水平レジスタは３木でなくても２本にし、色信号を
分離して各水平レジスタに収納するだけでも水平レジス
タに対するクロックパルスのクロック周波数を半分に出
来るものである。勿論色分離光学部材による分離色が３
色以上あればそれに応じて水平レジスタを３本以−ヒに
しても良い。 又、本実施例では不要電荷クリアの為にクリアドレイン
ＣＤやクリアゲートＣＬを設けたが、これらがなくても
色情報の分離は可能である。尚、水平レジスタ３１〜３
３に対する分離入方部１７はゲート電極により構成して
も良い。 （効果） 本発明の固体撮像素子によれば各色信号を分離する為の
サンプルホールド回路が不要若しくは極めて簡素化され
るので信号処理系の構成が簡略化される。又、各水平読
み出し部の読み出しクロック周波数を大幅に低減する事
が出来るので撮像部での水平方向の画素数を増大しても
転送効率を良好に保持出来、又、ノイズを低減化出来る
と共に、省電力化も図れる等、多くの効果を奏する。 ４、図面の簡単な説明 第１図は従来のフレームトランスファー型ｃｃＤの構成
図、 第２図はストライプ状カラーフィルターの例を示す図、 第３図は従来のカラー撮像信号の処理系の構成例を示す
図、 第４図は本発明に係る固体撮像素子の一実施例を示す図
、 第５図は第４図示素子の要部の構成図、第６図（ａ）及
び（ｂ）は夫々該素子の垂直転送タイミング及び水平転
送タイミングを示す図、第７図は前記素子を用いたカラ
ー撮像システムの構成の一例を示す図である。 １−一−−撮像部、２−−−−メモリ一部、１７−−−
一分離入力部、３１〜３３−一−−読み出し部（水平レ
ジスタ）、４１〜４３−−−一出力アンプ。
Claims (1)
- （１）元学像を電気情報に変換するイメージセンサと、 該センサへの入射元を色分離する色分離光学手段と、 前記イメージセンサ内の情報を読み出す為の複数の転送
路と、 前記イメージセンサ内で形成された各色の情報を夫々異
なる前記転送路を介して読み出すよ５制御する制御手段
とを有する固体撮像装置。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57214411A JPS59104879A (ja) | 1982-12-07 | 1982-12-07 | 固体撮像素子及びカメラ |
| US06/474,048 US4513313A (en) | 1982-12-07 | 1983-03-10 | Solid state imaging device |
| GB08332366A GB2134347B (en) | 1982-12-07 | 1983-12-05 | Solid state image pick-up arrangement |
| NL8304202A NL192285C (nl) | 1982-12-07 | 1983-12-06 | Beeldopneeminrichting van het solid-state type. |
| DE19833344090 DE3344090A1 (de) | 1982-12-07 | 1983-12-06 | Festkoerper-bildaufnahmevorrichtung und bildaufnahmesystem zur anwendung derselben |
| DE3348327A DE3348327C2 (ja) | 1982-12-07 | 1983-12-06 | |
| FR838319582A FR2537369B1 (fr) | 1982-12-07 | 1983-12-07 | Dispositif analyseur d'image a semi-conducteurs et systeme analyseur l'utilisant |
| GB08704369A GB2186151B (en) | 1982-12-07 | 1987-02-25 | Solid state image pick-up arrangement |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57214411A JPS59104879A (ja) | 1982-12-07 | 1982-12-07 | 固体撮像素子及びカメラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59104879A true JPS59104879A (ja) | 1984-06-16 |
| JPH0314274B2 JPH0314274B2 (ja) | 1991-02-26 |
Family
ID=16655339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57214411A Granted JPS59104879A (ja) | 1982-12-07 | 1982-12-07 | 固体撮像素子及びカメラ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59104879A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6229386A (ja) * | 1985-07-31 | 1987-02-07 | Fuji Photo Film Co Ltd | カラ−画像用固体撮像素子 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4001878A (en) * | 1975-11-19 | 1977-01-04 | Rca Corporation | Charge transfer color imagers |
| JPS5515144A (en) * | 1978-07-17 | 1980-02-02 | Mitsubishi Electric Corp | Photo circuit element |
| JPS56109076A (en) * | 1980-01-31 | 1981-08-29 | Fujitsu Ltd | Solid-state image sensor |
| JPS56146377A (en) * | 1980-04-15 | 1981-11-13 | Fujitsu Ltd | Solid-state pickup device |
| JPS57181274A (en) * | 1981-04-30 | 1982-11-08 | Sony Corp | Solid-state image pickup element |
-
1982
- 1982-12-07 JP JP57214411A patent/JPS59104879A/ja active Granted
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4001878A (en) * | 1975-11-19 | 1977-01-04 | Rca Corporation | Charge transfer color imagers |
| JPS5515144A (en) * | 1978-07-17 | 1980-02-02 | Mitsubishi Electric Corp | Photo circuit element |
| JPS56109076A (en) * | 1980-01-31 | 1981-08-29 | Fujitsu Ltd | Solid-state image sensor |
| JPS56146377A (en) * | 1980-04-15 | 1981-11-13 | Fujitsu Ltd | Solid-state pickup device |
| JPS57181274A (en) * | 1981-04-30 | 1982-11-08 | Sony Corp | Solid-state image pickup element |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6229386A (ja) * | 1985-07-31 | 1987-02-07 | Fuji Photo Film Co Ltd | カラ−画像用固体撮像素子 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0314274B2 (ja) | 1991-02-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4513313A (en) | Solid state imaging device | |
| US4985758A (en) | Signal processing system having selected output from plural readout devices | |
| US4837630A (en) | Solid-state imaging apparatus with a plurality of CCD storage sections | |
| US4831453A (en) | Solid-state imaging device having high-speed shutter function and method of realizing high-speed function in solid-state imaging device | |
| US5018006A (en) | Multi-plate type image pickup apparatus having picture elements for producing color and luminance signals | |
| US5486859A (en) | Charge-coupled device type solid state imaging device making best use of effective pixels and obtaining images of different two or more kinds of aspect ratios | |
| JPH08331461A (ja) | 固体撮像装置の駆動方法 | |
| JPH0522668A (ja) | 固体撮像装置 | |
| JP2015201736A (ja) | 固体撮像素子、撮像装置及びその制御方法、プログラム、記憶媒体 | |
| US4907074A (en) | Image pickup apparatus having color separation filters and forming line-sequential luminance and color-difference signals | |
| JPS59104879A (ja) | 固体撮像素子及びカメラ | |
| US6785027B1 (en) | Method for driving a CCD solid-state imaging device | |
| JPH08307774A (ja) | カラーカメラ | |
| JPS6355870B2 (ja) | ||
| JP2966740B2 (ja) | 固体撮像素子及びその駆動方法 | |
| JP2544341B2 (ja) | 固体撮像素子の駆動方法 | |
| JP2513177B2 (ja) | 固体撮像素子 | |
| JPH0314275B2 (ja) | ||
| JP2018088721A (ja) | 固体撮像素子、撮像装置及びその制御方法、プログラム、記憶媒体 | |
| JPH10200819A (ja) | 固体撮像装置およびその駆動方法並びにカメラ | |
| JPH012480A (ja) | 撮像装置 | |
| JP2585522B2 (ja) | 固体撮像装置 | |
| JPS59104881A (ja) | 撮像装置 | |
| JP2725265B2 (ja) | 固体撮像装置 | |
| JP3038711B2 (ja) | 固体カラー撮像装置 |