JPS5910584Y2 - 被写界輝度検出装置 - Google Patents

Description

【考案の詳細な説明】 本考案は被写界中に分布する最高輝度、最低輝度を検出
し得るようになした装置に関する。

被写界にハイライト部分とシャド一部分がある場合、い
ずれか一方を犠牲にすることなく被写界全体を満足し得
る写真を撮るには、このハイライト部分とシャド一部分
の輝度値の略中間値を被写界輝度値として検出する方法
が採られる。

ところが、従来の、被写界の平均的輝度を測定するよう
になした被写界輝度検出装置では、上記ハイライト部分
及びシャド一部分の占める割合に応じ、測光値が上記中
間値からずれてしまい、良好な写真を得ることが困難で
あった。

そこで、被写界の部分輝度の最高と最低を検出できれば
、その中間値を容易に求めることが可能となる。

又、例えばフイルムの黒化度曲線（濃度曲線）について
考えてみると、光の強さに対する黒化度が比例関係にあ
るのは光の強さがある範囲内にあるときであり、良好な
写真を得るためには被写界の各部分輝度が上記範囲内に
あることが望ましい。

かかる場合にも被写界の最高輝度、最低輝度を検出する
ことが要望される。

本考案は被写界の各部分輝度の最高、最低をデジタル的
に検出す−ることを目的とする。

而して本考案は被写界の各部分輝度に比例しまた反比例
するパルス周波数の複数のパルス列を発生するパルス発
生装置と、上記複数のパルス列の中から選ばれた２つの
パルス列を別々にカウントする２つのカウンタと、これ
ら２つのカウンタのカウント数を比較する比較回路と、
この比較回路の出力によってカウント数の少ない一方の
上記力ウンタをリセットする回路及びその出力を受けた
ゲートを開き、リセットされた上記カウンタに上記複数
のパルス列から新らたに選ばれた一つのパルス列を入力
させるゲート回路と、パルス列の順次選出、カウンタの
カウント、パルス数の比較、一方のカウンタのリセット
、上記ゲート回路の開放の動作を繰り返し行なわせるた
めのシーケンス回路と、カウンタのカウント数に応じて
表示する上記２つのカウンタの各々に設けたデジタル的
な表示装置とからなり、上記２つのカウンタのいずれか
に最終的に記憶されたカウント数に応じた上記表示装置
の表示により被写界の各部分輝度の最高または最低をテ
゛ジタル的に検出すべく構或した点に特徴がある。

以下本考案の実施例について説明する。

なお、各図において同一回路は同一符号で示してある。

第１図は各パルス列が時間的にずれて送出され、２つの
カウンタの一方にパルス列が入力される都度比較動作を
行なうようにした実施例回路を示す。

同図において、１はクロツクパルス発振器であって自走
マルチバイブレー夕等が使用される。

２はシーケンス制御を行なうためのリング勿ウンタで、
前記パルス発振器１からクロツクパルスが入力される度
に出力“１”が２ａから図上右方へ移動して行くように
なっている。

３， ４． ５は被写界の各部分輝度に応じて周波
数の定まるパルス発振器で、例えば被写界光の結像位置
に配置された充電変換素子６ （第２図参照）に入射す
る光強度に応じて夫々発振周波数が定まるように構威さ
れている。

従って図示してないが、前記パルス発振器は通常光電変
換素子６と同数設けられる。

７， ８． ９はＡＮＤゲートで、ＡＮＤゲート７
は前記リングカウンタ２の２ｂ段が出力“１゛の間だけ
パルス発振器３からのパルスを通過するようにしてある
。

同様にＡＮＤゲ゛一１８は２ｅ段が出力４ｉ １ １＊
ノ間だけ、ＡＮＤゲート９は２ｈ段が出力“１゛の間
だけ対応するパルス発振器からのパルスを通過するよう
になっている。

従って各ＡＮＤゲー｝７，８，９から送出されるパルス
列の有するパルス数は被写界の各部分輝度に対応してお
り、且つ各パルス列は所定の時間間隔を有して順次送出
されることになる。

ＡＮＤゲート７から送出される第ｌパルス列はＯＲゲー
トＩＱ，ＡＮＤゲート１２を介してカウンタ１４へ入力
されるように構或してある。

ＡＮＤゲート８から送出される第２パルス列はＯＲゲー
ト１０、及びＡＮＤゲート１２又はＯＲゲート１１及び
ＡＮＤゲート１３を介してカウンタ１４又は１５へ入力
されるように構威してある。

ＡＮＤゲート９から送出される第３パルス列も同様にし
てカウンタ１４又は１５へ入力されるようになっている
。

カウンタ１４及び１５は夫々ＡＮＤゲート１２． １３
を介して入力される各パルス列のパルス数をカウントす
るカウンタで、２進カウンタでも１０進カウンタでも良
い。

１６， １７は各カウンタ１４， １５に付加したデジ
タル表示装置であって、周知の７セグメントタイプの表
示装置等が用いられる。

１８， １９は夫々力ウンタ１４． １５のカウント数
値をシフトレジスタ２０． ２１に書き込むための回路
で、周知の如くカウンタのビット数と等しい数のＡＮＤ
ゲートで構戊される。

書き込み回路１８， １９は前記リングカウンタ２の２
Ｃ段、２ｆ段・・・が出力“１”のとき書き込みを行な
うようになっている。

シフトレジスタ２０， ２１は後述するＡＮＤゲート３
３を介して入力されるシフトパルスによって、書き込ま
れた信号を図上右ヘシフトすると共に前記リング勿ウン
タ２の２ｄ段、２ｇ段・・・の出力が“１”から“０
９１に変化するときにリセットされるように構威してあ
る。

２２は比較回路であって、２つのシフトレジスタ２０．
２１に書き込まれた数値の大小を比較しシフトレジス
タ２０の数値がシフトレジスタ２１のそれと等しいか大
きいときにはＹ端子から信号“１”をシフトレジスタ２
０の数値の方が小さいときにはＸ端子から信号“１”を
出力するように構威されている。

このような比較回路２２の構成は周知であるが、例えば
゛第３図に示すものが用いられる。

同図において比較回路２２はＮＯＴゲー｝ ２３， ２
５、ＡＮＤゲート２４， ２６、ＯＲゲート２７、一致
回路２８とにより構威される。

この一致回路２８は、シフトレジスタ２０． ２１に数
値が書き込まれていないとき、すなわち、シフトレジス
タ２０， ２１の各段が全て゜“０゜゛のときには出力
しないように構威しておく。

第３図において、図示の如き数値がシフトレジスタ２０
． ２１に書き込まれているとする。

この状態ではシフトレジスタ２０． ２１の最右段出力
は共に“Ｏ Ｉ＋で゛ありＡＮＤゲ−｝２４，２６の出
力は゜“０゛となる。

一方一致回路２８の出力も“０゛で゛あるから、Ｘ，Ｙ
端子の出力は共に“０゛である。

シフトレジスタ２０． ２１にシフトパルスがｌ個入力
されると信号は１段右方へ移動し最右段出力は共に“１
゛となる。

この場合でもＸ， Ｙ端子の出力は“０゛である。

更にいよ１個のシフトパルスが各シフトレジスタ２０．
２１へ入力されるとその最右段出力はシフトレジスタ
２０が“１゜゛、シフトレジスタ２１が“０゛となる。

そこで゛ＡＮＤゲー ト２６の出力は“１“′となり該
出力はＹ端子から出力される。

このようにシフトレジスタ２０． ２１の数値の大小に
よりＸ， Ｙ端子のいずれかから信号“１”が出力され
る。

前記数値が等しいときは一致回路２８が出力“１”とな
り、この出力はＯＲゲート２７を介してＹ端子から出力
される。

比較回路２２のＸ端子出力はカウンタ１４のリセット信
号として使用されると共にＲＳフノツプフロツプ２９の
Ｓ入力となるよう接続してあり、一方Ｙ端子出力はカウ
ンタ１５のリセット信号として使用されると共に前記フ
リツプフロツプ２９のＲ入力となるように接続されてい
る。

ＲＳフノツフ゜フロツフ゜２９のＱ出力は前記ＡＮＤゲ
ート１２及びＮＯＴゲート３０を介して前記ＡＮＤゲー
１１３へ与えられるようにしてある。

従ってフリツプフロツフ゜２９の出力状態によりＡＮＤ
ゲート１２， １３のいずれかが開となる。

３１は前記比較回路２２のＸ， Ｙ端子出力を受けるＯ
Ｒゲートで、該ＯＲゲート３１の出力はＮＯＴゲート３
２で反転された後ＡＮＤゲート３３へ入力されるように
してある。

ＡＮＤゲート３３はシフトパルス発振器３４からのパル
スを通過させるためのもので、前記リングカウンタの２
ｄ段、２ｇ段・・・の出力をも受けるようになっている
。

この実施例回路の作動を説明する。

クロツクパルス発振器１から１個のパルスがリング勿ウ
ンタ２へ入力されると、その２ｂ段が出力“１”となり
ＡＮＤゲート７が開となりパルス発振器３からの第１パ
ルス列がＯＲヶ′一ト１０、ＡＮＤゲート１２を介して
カウンタ１４へ入力される。

クロツクパルス発振器１から第２番目のパルスがリング
カウンタに入力されると、その２Ｃ段が出力“１”とな
り、この出力は書き込み回路１８． １９へ与えられカ
ウンタ１４， １５のカウント数値がシフトレジスタ２
０， ２１へ移される。

リングカウンタ２の２ｂ段が出力“１゛の間にＡＮＤゲ
ート７を通過したパルス数がカウンタ１４のカウント数
であるから、この数値はシフトレジスタ２０に移され、
一方カウンタ１５のカウント数は０であるからシフトレ
ジスタ２１も０のままとなる。

第３番目のパノレスリングカウンタ２へ入力されると、
その２ｄ段が出力“１”となる。

そこでシフトパルス発振器３４から送出されるパルスが
ＡＮＤゲート３３を介してシフトレジスタ２０， ２１
へ入力され書き込まれた信号をシフトさせて行く。

シフトレジスタ２０は数値があり、シフトレジスタ２１
はＯであるから比較回路２８のＹ端子が出力゜“１゛と
なる。

この出力によりＲＳフリツプフロツプ２９は図示の状態
から反転しＡＮＤゲート１２は閉、ＡＮＤゲート１３は
開となる。

一方このＹ端子出力はＯＲゲート３１，ＮＯＴゲート３
２を介してＡＮＤゲート３３へ入力され、該ＡＮＤゲー
ト３３を閉じる。

第４番目のパルスがリングカウンタ２へ入力されると、
その２ｅ段が出力゛１”となる。

２ｄ段の出力が゜“１゛から゜゜０゛へ変化する瞬間に
、シフトレジスタ２０， ２１はリセットされ、比較回
路２２のＹ端子出力も゜“０ ９１に戻る。

このときＲＳフリツプフロツプ２９の状態は変化せず、
一方ＮＯＴゲート３２の出力は゜“１゛に戻る。

前記２ｅ段が出力゛１゛になったことにより、ＡＮＤゲ
一ト８が開となりパルス発振器４からの第２パルス列が
ＯＲゲ一１１１，ＡＮＤゲート１３を介してカウンタ１
５に入力される。

第５番目のパルスがリングカウンタ２へ入力されるとそ
の２ｆ段が出力“１“となり、カウンタ１４， １５の
カウント数イ直がシフトレジスタ２０． ２１へ移され
る。

カウンタ１４はリセットされなかったので、シフトレジ
スタ２０には前と同じ第１パルス列のパルス数値が書き
込まれ、一方シフトレジスタ２１はカウンタ１５の数値
すなわち第２パルス列の数値が書き込まれる。

第６番目のパノレスがリングカウンタ２へ入力されると
その２ｇ段が出力“１゛となり、ＡＮＤゲ′一ト３３が
開となってシフトパルスがシフトレジスタ２０． ２１
へ入力される。

そして比較回路２２により比較動作が行なわれＸ，Ｙの
いずれかの端子から信号“１”が出力される。

この信号により、カウンタ１４， １５のうちカウント
数の小さい方のカウンタがリセットされ、一方ＡＮＤゲ
ート１２．１３のうちリセットされたカウンタに対応す
る方のＡＮＤゲートが開かれる。

そして第７番目のパルスがリングカウンタ２へ入力され
るとこのリセットされた方のカウンタにパルス発振器５
からの第３パルス列が入力される。

以下同様に、書き込み動作、比較動作、カウント動作が
繰返えされ、最終的に各パルス列のうちパルス数最大の
ものがカウンタ１４又は１５の一方に残り、そのカウン
ト数値は表示装置１６又は１７により表示される。

以上述べたよう本実施例によれば、各パルス発振器３，
４， ５・・・から送出されるパルス列のうちパ
ルス数最大のものが検出できる。

従って、該各パルス発振器の発振周波数が各充電変換素
子に入射する光強度に比例している場合には被写界の各
部分輝度の最高を検出できるし、反対に反比例するよう
に構或しておけば最低を検出で゛きる。

第４図は前記実施例と同様に第１パルス列と第２パルス
列が時間的にずれて送出される場合において、比較回路
の最初の比較動作を第２パルス列が入力された時点で行
なうようにした実施例回路を示す。

この回路はＡＮＤゲート８の入力をリングカウンタ２の
２Ｃ段からとったこと、及び該ＡＮＤゲート８から出力
される第２パルス列をＯＲゲート３５を介してカウンタ
１５へ入力するようにした点が前記実施例と異なってい
る。

カウンタ１４，１５、書き込み回路１８．１９等につい
ては前記実施例回路と同じであり煩雑さを避けるため全
体を１ブロックで示してある。

この実施例回路では、第１番目のパルスがリングカウン
タ２へ入力されるとその２ｂ段が出力“１゛となってパ
ルス発振器３からの第１パルス列がカウンタ１４へ入力
される。

第２番目のパルスがリングカウンタ２へ入力されるとそ
の２Ｃ段が出力“１゛となりパルス発振器４からの第２
パルス列がカウンタ１５へ入力される。

第３番目のパルスがリングカウンタ２へ入力されるとそ
の２ｄ段が出力“１゛となり書き込みが行なわれ、第４
番目のパルスで゛２ｅ段が出力“１”となり比較動作が
行なわれる。

そしてリセットされた方のカウンタに第３パルス列が入
力され、以下同様に書き込み動作、比較動作、カウント
動作が繰り返えされる。

この実施例では、第１パルス列と第２パルス列が時間的
にずれて送出されるけれども、第２パルス列が２つのカ
ウンタの一方に入力されたとき最初の比較動作を行なう
ように構或したから、各パルス列のうちパルス数最大の
もの又は最小のものを残すことが可能である。

パルス数最小のものを残すために、前記比較回路２２の
Ｘ， Ｙ端子を入れ替えれば良い。

こうすれば、カウンタ１４，１５のうちカウント数の大
きい方のカウンタがリセットされ最終的に各パルス列の
うちパルス数最小のものを残すことができる。

第１パルス列と第２パルス列を同時に送出するためには
、第４図示の実施例回路において、リングカウンタ２の
２ｂ段出力で゛ＡＮＤゲート７，８を同時に開くように
接続し、２Ｃ段、２ｆ段・・・の出力を書き込み回路１
８． １９へ、２ｄ段、２ｇ段・・・の出力をＡＮＤゲ
ート３３へ、２ｅ段、２ｈ段・・・の出力をＡＮＤゲー
ト９・・・へ送るように接続すれば良い。

このように構或すれば、第１パルス列が一方のカウンタ
に第２パルス列が他方のカウンタに同時に入力されるか
ら、各パルス列のうちパルス数最大のもの又は最小のも
のを残すことが可能である。

以上の実施例では被写界の各部分輝度の最高又は最低の
一方を検出できる両方同時に検出したい場合には、例え
ば第４図において、ＯＲゲート１０，１１より右側に示
される回路を２組並列的に設け、一方でパルス数最大の
パルス列を検出し、他方でパルス数最小のパルス列を検
出するように構或すれば良い。

以上本考案の実施例について説明したがその実施を不可
能にしない限り種々な変更をしても支障はない。

例えば、シーケンス制御のためにリングカウンタを用い
る代わりに複数のタイマーを用いることもできるし、パ
ルス発振器３， ４， ５・・・を複数個設けずに
１個とし、各光電変換素子６と１個のパルス発振器をマ
ルチプレクサ等で切換えるように構成しても良い。

又比較回路として他の回路を使用できる。

更に各パルス発振器３， ４． ５の発振周波数が
各充電変換素子に入射する光強度の対数に対応して定ま
るようにしても良い。

本考案は被写界の各部分輝度に応じた複数のパルス列を
発生するパルス発生装置と、２つのカウンタと、比較回
路を設けたことにより各部分輝度の最高及び最低をデジ
タル的に検出することが可能である。

【図面の簡単な説明】

第１図は本考案の一実施例に係る被写界輝度検出装置の
回路図、第２図は被写界の各部分の光を受けるために配
置される光電変換素子を示す図、第３図は比較回路の一
例を示す図、第４図は本考案の他の実施例の回路図であ
る。 １・・・クロツクパルス発振器、２・・・リングカウン
タ、３， ４． ５・・・パルス発振器、１４，
１５・・・カウンタ、２２・・・比較回路。

Claims (1)

【実用新案登録請求の範囲】
1. 被写界の各部分輝度に比例しまた反比例するパルス周波
   数の複数のパルス列を発生するパルス発生装置と、上記
   複数のパルス列の中から選ばれた２つのパルス列を別々
   にカウンタする２つのカウンタと、これら２つのカウン
   タのカウント数を比較する比較回路と、この比較回路の
   出力によってカウント数の少ない一方の上記カウンタを
   リセットする回路及びその出力を受けてゲートを開き、
   リセットされた上記カウンタに上記複数のパルス列から
   新らたに選ばれた一つのパルス列を入力させるゲート回
   路と、パルス列の順次選出、カウンタのカウント、パル
   ス数の比較、一方のカウンタのリセット、上記ゲート回
   路の開放の動作を繰り返し行なわせるためのシーケンス
   回路と、カウンタのカウント数に応じて表示する上記２
   つのカウンタの各々に設けたデジタル的な表示装置とか
   らなり、上記２つのカウンタのいずれかに最終的に記憶
   されたカウント数に応じた上記表示装置の表示により被
   写界の各部分輝度の最高または最低をテ゛ジタル的に検
   出すべく構成した被写界輝度検出装置。