JPS5910958Y2 - 無整流子電動機の制御装置 - Google Patents
無整流子電動機の制御装置Info
- Publication number
- JPS5910958Y2 JPS5910958Y2 JP1976117404U JP11740476U JPS5910958Y2 JP S5910958 Y2 JPS5910958 Y2 JP S5910958Y2 JP 1976117404 U JP1976117404 U JP 1976117404U JP 11740476 U JP11740476 U JP 11740476U JP S5910958 Y2 JPS5910958 Y2 JP S5910958Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- speed
- position signal
- torque
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000006243 chemical reaction Methods 0.000 claims description 15
- 230000001360 synchronised effect Effects 0.000 claims description 7
- 230000008929 regeneration Effects 0.000 claims description 6
- 238000011069 regeneration method Methods 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- 230000001172 regenerating effect Effects 0.000 description 1
Landscapes
- Control Of Motors That Do Not Use Commutators (AREA)
Description
【考案の詳細な説明】
本考案は無整流子電動機においてサイリスタのゲート信
号生戊のもととなる、サイリスタ通電モードに同期した
ロジック出力を得る論理回路に関する。
号生戊のもととなる、サイリスタ通電モードに同期した
ロジック出力を得る論理回路に関する。
無整流子電動機のサイリスタ・ゲート信号に対応する上
記ロジック出力は、回転子の位置を検出する位置検出器
からの位置信号、設定制御進み角γ0を始動時などの低
速時とその他中・高速時とで切替えるための速度判別信
号、設定制御進み角γ。
記ロジック出力は、回転子の位置を検出する位置検出器
からの位置信号、設定制御進み角γ0を始動時などの低
速時とその他中・高速時とで切替えるための速度判別信
号、設定制御進み角γ。
を180゜推移させ逆転、回生運転を可能とし4象限の
運転を行うべく電流基準の極性を判別しトルク方向を検
出するトルク方向判別信号、の3つの信号を組合せ論理
演算を行うことにより得るのであるが、この間の論理回
路はかなり複雑で部品点数も多くコストアップとなり信
頼性の点でも不安が残るのを、本考案は回路構或の簡素
化、素子数を減らすことにより解決しようとするもので
ある。
運転を行うべく電流基準の極性を判別しトルク方向を検
出するトルク方向判別信号、の3つの信号を組合せ論理
演算を行うことにより得るのであるが、この間の論理回
路はかなり複雑で部品点数も多くコストアップとなり信
頼性の点でも不安が残るのを、本考案は回路構或の簡素
化、素子数を減らすことにより解決しようとするもので
ある。
以下図面により本考案を従来例と対比しながら説明する
。
。
なお、図示する実施例は交流式について示すが直流式に
おいても同様である。
おいても同様である。
第1図は交流無整流子電動機の主回路図であり電動機本
体1と、該電動機1の電機子起磁力を切替えるための電
動機各相に相当する正側、負側のサイリスクグループU
P,VP,WP及びUN,VN,WNと、各グループ毎
に3相交流電源に相当の例えばUPグループであれば、
URP,USP,UTPの3つのサイリスタ、従って全
部で3×6の18個のサイリスタから戒るサイクロコン
バータより構或される。
体1と、該電動機1の電機子起磁力を切替えるための電
動機各相に相当する正側、負側のサイリスクグループU
P,VP,WP及びUN,VN,WNと、各グループ毎
に3相交流電源に相当の例えばUPグループであれば、
URP,USP,UTPの3つのサイリスタ、従って全
部で3×6の18個のサイリスタから戒るサイクロコン
バータより構或される。
第2図はその制御回路図で本考案を適用する論理回路■
を表示するが、その他はγ制御系とα制御系よりなる典
型的な制御回路である。
を表示するが、その他はγ制御系とα制御系よりなる典
型的な制御回路である。
即ち、位置信号F、始動時とその他速度でγ。
を切替えるための速度判別信号、γ。
を180゜推移させ4象限運転を行うべくトルク方向を
検出するトルク方向判別信号、の3つの信号を入力とし
、各運転モードに応じた位置信号を出力する位置信号変
換器2、上記速度判別信号を出力する速度判別回路3、
同じくトルク方向検出のトルク方向判別回路4のγ制御
系と、速度設定器5速度偏差を増幅、調整する速度調節
器PIN 6、電流マイナーの電流調節器PII 7、
サイリスタドライバTD8から或るα制御系から構或さ
れる。
検出するトルク方向判別信号、の3つの信号を入力とし
、各運転モードに応じた位置信号を出力する位置信号変
換器2、上記速度判別信号を出力する速度判別回路3、
同じくトルク方向検出のトルク方向判別回路4のγ制御
系と、速度設定器5速度偏差を増幅、調整する速度調節
器PIN 6、電流マイナーの電流調節器PII 7、
サイリスタドライバTD8から或るα制御系から構或さ
れる。
本考案は上記位置信号変換器2及び該変換器2の出力と
サイリスタドライバTD8のα信号とを合成しグループ
内での導通すべき電源同期サイリスタを決定するα,γ
。
サイリスタドライバTD8のα信号とを合成しグループ
内での導通すべき電源同期サイリスタを決定するα,γ
。
合戒論理回路9の構或(論理回路I)を簡素化したもの
で、第3図、第4図示する従来例と、第5図、第6図に
示す本案実施例とを比較しながら構戒する。
で、第3図、第4図示する従来例と、第5図、第6図に
示す本案実施例とを比較しながら構戒する。
また、第7図に実施例に係る各運転モードに相当の位置
信号変換出力Ll,L2,L3、第8図に同じく各運転
モードに対応するサイリスタゲート信号のロジック出力
UP・・・・・・WNのタイムチャートを夫々示す。
信号変換出力Ll,L2,L3、第8図に同じく各運転
モードに対応するサイリスタゲート信号のロジック出力
UP・・・・・・WNのタイムチャートを夫々示す。
即ち、γ0をO゜に切替え十分な始動トルクを得るため
の低,高速判別信号、γ。
の低,高速判別信号、γ。
を180゜推移させ4象限運転を行うべく正,逆トルク
判別信号、の各論理出力により位置信号Fの位相を変え
、一連の運転モードに対応する設定制御進み角γ。
判別信号、の各論理出力により位置信号Fの位相を変え
、一連の運転モードに対応する設定制御進み角γ。
を定めるのであるが、本考案は第5図に示すように低速
信号、正トルク信号更に位置信号F1の3つの信号のN
ANDをとり、また低速信号、逆トルク信号、反転位置
信号F1のNAND、高速信号、正トルク信号、反転位
置信号F2及び高速信号、逆トルク信号位置信号F3の
各NAND、の演算を夫々NANDゲート11,12.
13及び14より行ない、その演算結果をインバータ1
5にて反転させ(AND演算を行ったことになる)、位
置信号F1に対応する位置変換信号L1、即ち、正転始
動時の上記F1と同位相のL1〔0゜〕(第7図示する
)、正転高速駆動のF1よリ60゜進み位相のL .
(60゜〕、高速回生の反転位置信号F1より60゜遅
れ位相のL . 020゜〕低速回生の反転位置信号F
1と同位相のL.C180゜〕の各運転モードに相当す
るロジック出力を得る。
信号、正トルク信号更に位置信号F1の3つの信号のN
ANDをとり、また低速信号、逆トルク信号、反転位置
信号F1のNAND、高速信号、正トルク信号、反転位
置信号F2及び高速信号、逆トルク信号位置信号F3の
各NAND、の演算を夫々NANDゲート11,12.
13及び14より行ない、その演算結果をインバータ1
5にて反転させ(AND演算を行ったことになる)、位
置信号F1に対応する位置変換信号L1、即ち、正転始
動時の上記F1と同位相のL1〔0゜〕(第7図示する
)、正転高速駆動のF1よリ60゜進み位相のL .
(60゜〕、高速回生の反転位置信号F1より60゜遅
れ位相のL . 020゜〕低速回生の反転位置信号F
1と同位相のL.C180゜〕の各運転モードに相当す
るロジック出力を得る。
上記と同様4つのNANDゲートと1つのインバータを
用い、位置信号F2に相当する位置変換信号L2、F3
に相当の位置変換信号L3を夫々得るのであるが、この
結果、第7図に示すように180゜幅、かつ夫々が12
0゜の位相差を有する3つの矩形パルスF1,F2,F
3より或る位置信号と同位相の同じ<180゜幅、12
0゜の位相差を有する3つの矩形パルスより或る低速駆
動(γo−0゜)の位置変換信号L1〔0゜〕、L2〔
0゜〕、L3〔0゜〕、高速駆動(γ。
用い、位置信号F2に相当する位置変換信号L2、F3
に相当の位置変換信号L3を夫々得るのであるが、この
結果、第7図に示すように180゜幅、かつ夫々が12
0゜の位相差を有する3つの矩形パルスF1,F2,F
3より或る位置信号と同位相の同じ<180゜幅、12
0゜の位相差を有する3つの矩形パルスより或る低速駆
動(γo−0゜)の位置変換信号L1〔0゜〕、L2〔
0゜〕、L3〔0゜〕、高速駆動(γ。
=60’)の位置信号よリ60゜進み位相の同じく位相
変換信号L . (60゜〕、L2〔60゜〕、L3〔
60゜〕、高速回生(γo=120゜)の反転位置信号
より60゜遅れ位相のL 1 [120゜〕、L2〔1
20゜〕、L3〔120゜〕及び低速回生(γ.=18
0゜)の反転位置信号と同位相のL . [180゜〕
、L2〔180〕、L3(180゜〕の各運転モードに
対した位置変換信号を得ることになる。
変換信号L . (60゜〕、L2〔60゜〕、L3〔
60゜〕、高速回生(γo=120゜)の反転位置信号
より60゜遅れ位相のL 1 [120゜〕、L2〔1
20゜〕、L3〔120゜〕及び低速回生(γ.=18
0゜)の反転位置信号と同位相のL . [180゜〕
、L2〔180〕、L3(180゜〕の各運転モードに
対した位置変換信号を得ることになる。
次に、この位置変換信号Lはその反転信号Lと組合せ論
理演算を行ない電動機1の各相正,負側サイリスクグル
ープUP,VP,WP,UN,VN及びWNへゲートパ
ルスを分配する基準となるロジック出力を形或するので
あるが、その間の論理回路を第6図に、タイムチャート
を第8図に示す。
理演算を行ない電動機1の各相正,負側サイリスクグル
ープUP,VP,WP,UN,VN及びWNへゲートパ
ルスを分配する基準となるロジック出力を形或するので
あるが、その間の論理回路を第6図に、タイムチャート
を第8図に示す。
即ち、第6図に示すように、UPグループサイリスタの
ロジック出力はL1,L3のAND演算UP−L1・L
3、同シくvPクルーフ゜ハvP=L2・L1,WPL
3” L2, UN = L3” L 1, VN =
L 1” LJi ヒWN =L2・L3でAND演
算を行ない、更に本実施例の場合交流式であるので、交
流電源位相と同期をとりながら制御遅れ角αを制御する
α信号と組合せ、第6図に示すRP,SP,TP,RN
,SN及びTNのα信号の正側信号RP,SP,TPを
正側サイリスクグループUP,VP,WPと組合せ、各
サイリスクグループ内で交流電源同期のサイリスクを選
び、また負側サイリスタグルーフ゜UN,VN,WNに
おいても同様に負側α信号RN,SN,TNを組合せグ
ループ内で電源に同期したサイリスタを選んでいる。
ロジック出力はL1,L3のAND演算UP−L1・L
3、同シくvPクルーフ゜ハvP=L2・L1,WPL
3” L2, UN = L3” L 1, VN =
L 1” LJi ヒWN =L2・L3でAND演
算を行ない、更に本実施例の場合交流式であるので、交
流電源位相と同期をとりながら制御遅れ角αを制御する
α信号と組合せ、第6図に示すRP,SP,TP,RN
,SN及びTNのα信号の正側信号RP,SP,TPを
正側サイリスクグループUP,VP,WPと組合せ、各
サイリスクグループ内で交流電源同期のサイリスクを選
び、また負側サイリスタグルーフ゜UN,VN,WNに
おいても同様に負側α信号RN,SN,TNを組合せグ
ループ内で電源に同期したサイリスタを選んでいる。
第8図に各運転モードに応じたロジック出力を示すが、
図示するように、位置変換信号L1〔0゜〕,L2〔O
゜〕,L3〔0゜〕の3つの信号を先に記したAND演
算、L1〔0゜〕・L3〔0゜〕,L2〔0゜〕・L1
〔0゜〕・・・・・・L2〔0゜〕・〔3〔0゜〕を行
ない、UP〔0゜:],VP[’0゜〕・・・・・・W
N (0゜〕の設定制御進み角γ。
図示するように、位置変換信号L1〔0゜〕,L2〔O
゜〕,L3〔0゜〕の3つの信号を先に記したAND演
算、L1〔0゜〕・L3〔0゜〕,L2〔0゜〕・L1
〔0゜〕・・・・・・L2〔0゜〕・〔3〔0゜〕を行
ない、UP〔0゜:],VP[’0゜〕・・・・・・W
N (0゜〕の設定制御進み角γ。
がO゜のロジック出力を得、同様にしてγ。
が60゜のロジックUP (60゜),VP〔60゜〕
・・・・・・WN (60゜〕はL 1(601, L
2 (60〕, L 3L60゜〕の位置変換信号を
組合せ、またγ。
・・・・・・WN (60゜〕はL 1(601, L
2 (60〕, L 3L60゜〕の位置変換信号を
組合せ、またγ。
が120゜のUP〔1201はL(1201から、γ。
が180゜のUP(180゜〕はL (1801から夫
々得ることができる。
々得ることができる。
このように、本考案は3人力NAND素子4つと、1つ
のインバータの組合せから戊る位置信号F1に相当する
位置変換信号L1を得るための論理回路同じ<F2,F
3に相当の位置変換信号L2,L3を得るべく4つの3
人力NAND素子、1つのインバータから或る各論理回
路、から構威される位置信号変換器2と、交流式ならば
、上記位置変換信号Lとその反転信号Lの組合せにα信
号を加える、3つの3人力NAND素子およびインバー
タから威る例えばサイリスクグループUPのR,S,T
相に該当する各サイリスタURP,USP,UTPのゲ
ート信号を得る論理回路を6個組合せて構或されるα,
70合戊論理回路9から構或される。
のインバータの組合せから戊る位置信号F1に相当する
位置変換信号L1を得るための論理回路同じ<F2,F
3に相当の位置変換信号L2,L3を得るべく4つの3
人力NAND素子、1つのインバータから或る各論理回
路、から構威される位置信号変換器2と、交流式ならば
、上記位置変換信号Lとその反転信号Lの組合せにα信
号を加える、3つの3人力NAND素子およびインバー
タから威る例えばサイリスクグループUPのR,S,T
相に該当する各サイリスタURP,USP,UTPのゲ
ート信号を得る論理回路を6個組合せて構或されるα,
70合戊論理回路9から構或される。
もちろん、直流式であればα信号を加える必要はなく、
電動機各相の正側、負側サイリスタUP,VP・・・・
・・WNのゲート信号を得るべく6つの2人力NAND
素子とインバータでよい。
電動機各相の正側、負側サイリスタUP,VP・・・・
・・WNのゲート信号を得るべく6つの2人力NAND
素子とインバータでよい。
しかしながら、第3図、第4図に示す従来の位置信号変
換器、α・γ。
換器、α・γ。
合威論理回路は、例えばサイリスクグループUPのゲー
トパルスに関しては、γ。
トパルスに関しては、γ。
をO゜に設定するのに、低速、正トルクの各信号と位置
信号F1更に反転位置信号F3の4つの信号をNAND
ゲート16、インバータ20を介してロジック出力UP
〔0゜〕に変換し、更にこのUP Co゜〕の信号とα
信号RP,SP,TPとのANDをとるのに2人力NA
ND素子21,インバータ22を使用している。
信号F1更に反転位置信号F3の4つの信号をNAND
ゲート16、インバータ20を介してロジック出力UP
〔0゜〕に変換し、更にこのUP Co゜〕の信号とα
信号RP,SP,TPとのANDをとるのに2人力NA
ND素子21,インバータ22を使用している。
同様にγ。
を60゜に設定する場合は高速正トルクの各信号と位置
信号F1、反転位置信号F2の夫々をNANDゲート1
8、先のインバータ20を介してUP (60゜〕のロ
ジック出力を、またγ。
信号F1、反転位置信号F2の夫々をNANDゲート1
8、先のインバータ20を介してUP (60゜〕のロ
ジック出力を、またγ。
を120゜,γ。を180゜に各設定する場合も、夫々
高速逆トルク、位置信号F2、反転位置信号F1の組合
せでのAND演算(NANDゲート19、インバータ2
0による)、低速、逆トルク、位置信号F3、反転位置
信号F1の組合せでAND演算(NANDゲート17、
インバータ20による)を行うことによりUP(120
゜), UP(1801のロジック出力を得る。
高速逆トルク、位置信号F2、反転位置信号F1の組合
せでのAND演算(NANDゲート19、インバータ2
0による)、低速、逆トルク、位置信号F3、反転位置
信号F1の組合せでAND演算(NANDゲート17、
インバータ20による)を行うことによりUP(120
゜), UP(1801のロジック出力を得る。
即ち、サイリスクグループUPに関し各運転モードに応
じたロジック出力を得るためには、上記の16.18.
19及び17の4つの4人力NAND素子と1つのイン
バータ20を必要とし、これはUPからWNグループに
かけての6組分についても同様であり、4人力NAND
素子は6倍の24個、同じくインバータも6個必要とな
る。
じたロジック出力を得るためには、上記の16.18.
19及び17の4つの4人力NAND素子と1つのイン
バータ20を必要とし、これはUPからWNグループに
かけての6組分についても同様であり、4人力NAND
素子は6倍の24個、同じくインバータも6個必要とな
る。
また交流式のα・70合戒論理回路は第4図示するよう
にUP ,VP・・・・・・,WNの各グループ毎に3
相交流R,S,Tに相当する3個のサイリスタがあり、
3×6の合計18個のサイリスタにゲート信号を与える
ので先の2人力NAND素子21及びインバータ22を
夫々18個必要となる。
にUP ,VP・・・・・・,WNの各グループ毎に3
相交流R,S,Tに相当する3個のサイリスタがあり、
3×6の合計18個のサイリスタにゲート信号を与える
ので先の2人力NAND素子21及びインバータ22を
夫々18個必要となる。
すなわち、位置信号変換器について第3図示する従来例
と第5図に示す本案実施例と比較すれば従来例が4人力
NAND素子を24個、インバータを6個要しているの
に対し本考案は3人力NAND素子をl2個、インバー
タを3個必要とするだけであり、素子数は半分で済み、
また現在のIC技術では12人出力端子数を最大とする
IC素子に換算すると、従来のものは5つの入出力端子
を有する4人力NAND素子の2つを1つのIC素子と
してまとめることができ、IC素子の数は24個の4人
力NAND素子の半分である12個、及び6つのインバ
ータをまとめ1つのIC素子とした計13個となるが、
本考案の場合3人力NAND素子の3個を12人出力端
子を持つ1つのICパッケージとすることができるので
、12個の3人力NAND素子は4個のIC素子となり
インバータのICパッケージを加えた計5個のIC素子
数となる。
と第5図に示す本案実施例と比較すれば従来例が4人力
NAND素子を24個、インバータを6個要しているの
に対し本考案は3人力NAND素子をl2個、インバー
タを3個必要とするだけであり、素子数は半分で済み、
また現在のIC技術では12人出力端子数を最大とする
IC素子に換算すると、従来のものは5つの入出力端子
を有する4人力NAND素子の2つを1つのIC素子と
してまとめることができ、IC素子の数は24個の4人
力NAND素子の半分である12個、及び6つのインバ
ータをまとめ1つのIC素子とした計13個となるが、
本考案の場合3人力NAND素子の3個を12人出力端
子を持つ1つのICパッケージとすることができるので
、12個の3人力NAND素子は4個のIC素子となり
インバータのICパッケージを加えた計5個のIC素子
数となる。
またα・γ。
合或論理回路について言えば、従来例が第4図に示すよ
うに18個の2人力NAND素子、インバータから構威
されているので4個の2人力NAND素子をまとめてワ
ンーパッケージのIC素子、従って5個のICパッケー
ジと、18個のインバータを3個のICパッケージにま
とめて、計8個のIC素子となるが、本案の場合第6図
から明らかなように3人力NAND素子とインバータの
夫々18個のエレメントから構或されており、3個の3
人力NAND素子が1つのIC素子としてまとまるので
18/3の6個のIC素子、2人出力端子のインバータ
を6個まとめて1■C素子とし18/6の3個のIC素
子、の計9個のIC素子となる。
うに18個の2人力NAND素子、インバータから構威
されているので4個の2人力NAND素子をまとめてワ
ンーパッケージのIC素子、従って5個のICパッケー
ジと、18個のインバータを3個のICパッケージにま
とめて、計8個のIC素子となるが、本案の場合第6図
から明らかなように3人力NAND素子とインバータの
夫々18個のエレメントから構或されており、3個の3
人力NAND素子が1つのIC素子としてまとまるので
18/3の6個のIC素子、2人出力端子のインバータ
を6個まとめて1■C素子とし18/6の3個のIC素
子、の計9個のIC素子となる。
以上、位置信号変換器、α・70合或論理回路について
IC数、素子数の増減をまとめると、従来例はIC数が
21個、素子数は66個、本案実施例はIC数が14個
、素子数は51個であり、本考案は従来例に比べIC個
数において67%、素子数に関して77%に減少したこ
とになる。
IC数、素子数の増減をまとめると、従来例はIC数が
21個、素子数は66個、本案実施例はIC数が14個
、素子数は51個であり、本考案は従来例に比べIC個
数において67%、素子数に関して77%に減少したこ
とになる。
以上述べたように本考案はサイリスタのゲート信号を生
戊するための上記サイリスタの通電モードに同期したロ
ジック出力を得る論理回路を、IC個数、素子数を減ら
すことにより大幅に簡素化したもので、無整流子電動機
・制御装置のコストダウン、信頼性の向上に寄与すると
ころ極めて大である。
戊するための上記サイリスタの通電モードに同期したロ
ジック出力を得る論理回路を、IC個数、素子数を減ら
すことにより大幅に簡素化したもので、無整流子電動機
・制御装置のコストダウン、信頼性の向上に寄与すると
ころ極めて大である。
第1図、第2図は交流無整流子電動機の主回路図、制御
回路図、第3図、第4図は位置信号変換器、α・γ。 合戊論理回路の従来例、第5図、第6図は同じく位置信
号変換器、α・70合或論理回路の本考案実施例、第7
図、第8図は上記実施例の位置信号変換器、α・70合
或論理回路の動作を説明するためのタイムチャートを夫
々表わす。 ■・・・・・・論理回路、1・・・・・・電動機、2・
・・・・・位置信号変換器、9・・・・・・α・γ0合
或論理回路。
回路図、第3図、第4図は位置信号変換器、α・γ。 合戊論理回路の従来例、第5図、第6図は同じく位置信
号変換器、α・70合或論理回路の本考案実施例、第7
図、第8図は上記実施例の位置信号変換器、α・70合
或論理回路の動作を説明するためのタイムチャートを夫
々表わす。 ■・・・・・・論理回路、1・・・・・・電動機、2・
・・・・・位置信号変換器、9・・・・・・α・γ0合
或論理回路。
Claims (1)
- 【実用新案登録請求の範囲】 180゜幅かつ夫々が120゜の位相差を有する3つの
矩形パルスよりなる位置信号,設定制御進み角γ。 を始動時等の低速時とその他速度との間で切替えるため
の速度判別信号及び設定制御進み角γ。 を180゜推移させ逆転,回生等4象限運転を行うべく
電流基準の極性を判別しトルク方向を検出するトルク方
向判別信号、を入力とし、低速信号と正トルク信号,高
速信号と正トルク信号,高速信号と逆トルク信号及び低
速信号と逆トルク信号、の各AND演算信号と、位置信
号及びその反転信号とのAND演算を行い、低速駆動,
高速駆動,高速回生及び低速回生、の各運転モードに対
応する、上記位置信号に同期、位置信号より60’進み
位相,反転位置信号より60’遅れ位相及び反転位置信
号に同期、の180゜幅かつ夫々が120゜の位相差を
有する3つの矩形パルスよりなる位置変換信号を得、交
流方式の場合はこれら位置変換信号及びその反転信号と
、交流電源位相と同期をとりながら制御遅れ角αを制御
するα信号とを組合せ論理演算を行ないサイリスタゲー
ト信号に対応する論理出力を、また直流方式であれば上
記位置変換信号とその反転信号を論理演算し逆変換側サ
イリスタゲート信号に対応する論理出力を、各得るよう
にしたことを特徴とする無整流子電動機の制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976117404U JPS5910958Y2 (ja) | 1976-08-31 | 1976-08-31 | 無整流子電動機の制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976117404U JPS5910958Y2 (ja) | 1976-08-31 | 1976-08-31 | 無整流子電動機の制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5334609U JPS5334609U (ja) | 1978-03-27 |
| JPS5910958Y2 true JPS5910958Y2 (ja) | 1984-04-04 |
Family
ID=28726980
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1976117404U Expired JPS5910958Y2 (ja) | 1976-08-31 | 1976-08-31 | 無整流子電動機の制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5910958Y2 (ja) |
-
1976
- 1976-08-31 JP JP1976117404U patent/JPS5910958Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5334609U (ja) | 1978-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4697131A (en) | Voltage source inverter and variable frequency, constant voltage AC motor drive embodying the same | |
| US4788635A (en) | Converter system combining a two-quadrant voltage-source rectifier and a four-quadrant voltage-source inverter, and a motor drive embodying the same | |
| US4361866A (en) | Power converter apparatus | |
| US3866098A (en) | Electrical motor drive system with field control operable in motoring and braking modes | |
| JPS5910958Y2 (ja) | 無整流子電動機の制御装置 | |
| US3136937A (en) | Speed control of wound rotor induction motor | |
| US3648144A (en) | Stepping motor control system | |
| JP2654118B2 (ja) | Pwm制御方法 | |
| JPH0669316B2 (ja) | 電力変換装置の電力回生制御回路 | |
| JPS622959Y2 (ja) | ||
| JP2001251864A (ja) | ゲート信号出力装置 | |
| JPS5842715B2 (ja) | インバ−タ装置の制御方法 | |
| SU1577049A1 (ru) | Электропривод посто нного тока | |
| JPH0344513B2 (ja) | ||
| JPH055834Y2 (ja) | ||
| JP3352646B2 (ja) | モータ駆動装置 | |
| SU841079A2 (ru) | Импульсный преобразователь посто нногоНАпР жЕНи | |
| JPH11275873A (ja) | 共振形インバータ装置 | |
| SU1272453A1 (ru) | Электропривод посто нного тока | |
| JPS5869496A (ja) | 電動機の可逆可変速装置 | |
| JPS586391B2 (ja) | インバ−タソウチ | |
| JPS63114586A (ja) | 三相dcブラシレスモ−タの制動方法 | |
| JPS5842718B2 (ja) | 無整流子電動機の制御装置 | |
| SU1246332A1 (ru) | Устройство дл управлени @ -фазным шаговым двигателем | |
| JPS60148382A (ja) | 単相ブリツジインバ−タ装置 |