JPS59111347A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59111347A JPS59111347A JP57220073A JP22007382A JPS59111347A JP S59111347 A JPS59111347 A JP S59111347A JP 57220073 A JP57220073 A JP 57220073A JP 22007382 A JP22007382 A JP 22007382A JP S59111347 A JPS59111347 A JP S59111347A
- Authority
- JP
- Japan
- Prior art keywords
- conductive member
- semiconductor device
- semiconductor element
- substrate
- section
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W99/00—Subject matter not provided for in other groups of this subclass
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、レジン等で密封した場合での素子破壊の防止
をはかつてなる半導体装置に関する。
をはかつてなる半導体装置に関する。
ダイオードやサイリスタなどは、配線のために、シリコ
ン（Ｓｉ）素子（一般的には半導体素子）の両側にはん
だによって接着した板状の導電部材を持つ。この際、Ｓ
ｉ素子の端部で上下の導電部材がシリコン素子よシも外
部に突出していると、上下の導電部材が接着用はんだを
介して電気的な短絡を起すことがある。この電気的な短
絡を防止するためには、Ｓｉ素子よシも外部に上下の導
電部材を突出させないことが必要となる。また、Ｓｉ素
子の熱応力を低減するため、導電部材とＳｉ素子との間
に金属板を挿入させることがある。この場合も、同様の
理由で、どちらか一方の金属板は３ｉ素子よシ小さくし
なければならぬ。更に、３ｉ素子を冷却するために、熱
伝導用の金属板がＳｉ素子に接続されている半導体装置
についても同様である。
ン（Ｓｉ）素子（一般的には半導体素子）の両側にはん
だによって接着した板状の導電部材を持つ。この際、Ｓ
ｉ素子の端部で上下の導電部材がシリコン素子よシも外
部に突出していると、上下の導電部材が接着用はんだを
介して電気的な短絡を起すことがある。この電気的な短
絡を防止するためには、Ｓｉ素子よシも外部に上下の導
電部材を突出させないことが必要となる。また、Ｓｉ素
子の熱応力を低減するため、導電部材とＳｉ素子との間
に金属板を挿入させることがある。この場合も、同様の
理由で、どちらか一方の金属板は３ｉ素子よシ小さくし
なければならぬ。更に、３ｉ素子を冷却するために、熱
伝導用の金属板がＳｉ素子に接続されている半導体装置
についても同様である。
以上の如き半導体装置は、Ｓｉ素子等を密封（モールド
）した構造をとる。半導体装置の密封材料には、レジン
などのプラスチック材（一般的にはモールド材）を用い
る。然るに、密封材料の線膨張係数が素子のそれよシも
大きいこと、硬化時に収縮することなどによシ、モール
ド時に８１素子に応力が印加することがある。特に、プ
ラスチックが一部の部材からはく離した時は、この応力
が著しく大きくなＬｓ”素子が破壊する。
）した構造をとる。半導体装置の密封材料には、レジン
などのプラスチック材（一般的にはモールド材）を用い
る。然るに、密封材料の線膨張係数が素子のそれよシも
大きいこと、硬化時に収縮することなどによシ、モール
ド時に８１素子に応力が印加することがある。特に、プ
ラスチックが一部の部材からはく離した時は、この応力
が著しく大きくなＬｓ”素子が破壊する。
このＳｉ素子の破壊のメカニズムを第１図、第２図で説
明する。第１図は、半導体装置の端部での斜視図である
。基板３の上にはんだ５Ａをろう材として第１の板状の
導電部材２人をろう付けする。更に、この部材２人と素
子１との間をはんだ５Ｃ（第２図に開示）に接着する。
明する。第１図は、半導体装置の端部での斜視図である
。基板３の上にはんだ５Ａをろう材として第１の板状の
導電部材２人をろう付けする。更に、この部材２人と素
子１との間をはんだ５Ｃ（第２図に開示）に接着する。
素子ｌの上部には、はんだ５Ｂをろう材として第２の板
状の導電部材２Ｂをろう付けする。以上の層構成の中で
Ｓｉ素子の端部に比して導電部材５Ａ、５Ｂの端部を内
側にひこませた。これによって、はんだ５Ａと５Ｂによ
る導電部材２人と２Ｂとの電気的短絡の防止をはかる。
状の導電部材２Ｂをろう付けする。以上の層構成の中で
Ｓｉ素子の端部に比して導電部材５Ａ、５Ｂの端部を内
側にひこませた。これによって、はんだ５Ａと５Ｂによ
る導電部材２人と２Ｂとの電気的短絡の防止をはかる。
以上の第１図の半導体装置を、プラスチックで密封させ
る。この時のＡ−Ａ’断面図を第２図に示す。プラスチ
ック材４は外部にモールドさせた。
る。この時のＡ−Ａ’断面図を第２図に示す。プラスチ
ック材４は外部にモールドさせた。
この構造で、プラスチック材４が基板３がら直線矢印方
向に何らかの原因で移動すると、基板３とプラスチック
材４とは領域４ａに示す如くはく離が生ずる。この結果
、Ｓｉ素子の端部１ａで円弧状矢印で示す如く曲げモー
メントが発生する。
向に何らかの原因で移動すると、基板３とプラスチック
材４とは領域４ａに示す如くはく離が生ずる。この結果
、Ｓｉ素子の端部１ａで円弧状矢印で示す如く曲げモー
メントが発生する。
この曲げモーメントによシｓｉ素子の端部１ａは、破損
を生じ、最悪には端部破壊となる。この応力計算による
と、プラスチック材がはく離しない状ＩＫ比べて、６倍
強の応力であった。
を生じ、最悪には端部破壊となる。この応力計算による
と、プラスチック材がはく離しない状ＩＫ比べて、６倍
強の応力であった。
この応力を低減させるために、合成ゴムなどの剛性の小
さい材料でＳｉ素子を覆う構成がある。
さい材料でＳｉ素子を覆う構成がある。
第３図にその事例を示す。先ず、ゴム６でＳｉ素子を密
封し、次いでプラスチック材４で密封する。
封し、次いでプラスチック材４で密封する。
この構造によれば、応力低下の効果を持つ反面、ゴムの
形状を一定に制御しないと所期の応力低下の効果を持た
ず、また、ゴムをモールドする工程が増え、製造原価の
上昇などの欠点を持つ。
形状を一定に制御しないと所期の応力低下の効果を持た
ず、また、ゴムをモールドする工程が増え、製造原価の
上昇などの欠点を持つ。
他の対策として、接着強度の強いプラスチックを用いる
線膨張係数や硬化収縮量の小さいプラスチックを用いる
などのやシ方がある。しかし、材料の改良には限界があ
シ、またこれらの特性だけを特に優先することはできな
いので、素子の破損や破壊を完全に無くすることはでき
なかった。
線膨張係数や硬化収縮量の小さいプラスチックを用いる
などのやシ方がある。しかし、材料の改良には限界があ
シ、またこれらの特性だけを特に優先することはできな
いので、素子の破損や破壊を完全に無くすることはでき
なかった。
本発明は、素子への応力の影響の低下をはかつてなる半
導体装置を提供することを目的とする。
導体装置を提供することを目的とする。
本発明は、材料等の変更ではなく、構造的に応力の低下
をはかった点にある。
をはかった点にある。
第４図、第５図は本発明の半導体装置の実施例図であシ
、特に、第４図は端部斜視図、第５図はモールド後の端
部でのＢ−Ｂ’断面図である。本実施例での半導体装置
は、端部で上部導電部材５Ｂの代シに上部導電部材７を
設けた点に特徴を持つ。上部導電部材７は板状をなし、
Ｓｉ素子（一般的には半導体素子）１と同一端部長（第
５図の中央から右手方向への距離）を有する。該導電部
材７とＳｉ素子１とははんだ５Ｂによって接着された。
、特に、第４図は端部斜視図、第５図はモールド後の端
部でのＢ−Ｂ’断面図である。本実施例での半導体装置
は、端部で上部導電部材５Ｂの代シに上部導電部材７を
設けた点に特徴を持つ。上部導電部材７は板状をなし、
Ｓｉ素子（一般的には半導体素子）１と同一端部長（第
５図の中央から右手方向への距離）を有する。該導電部
材７とＳｉ素子１とははんだ５Ｂによって接着された。
下部導電部材２人の端部構成は従来例と変らず、Ｓｉ素
子１よシも端部でひこみを持つ。
子１よシも端部でひこみを持つ。
即ち、Ｓｉ素子の周囲端部での端部床がり方向の長さよ
シも小さい周囲端部での端部床が多方向の長さの部材２
を持つ。
シも小さい周囲端部での端部床が多方向の長さの部材２
を持つ。
かかる構成で、Ｓｉ素子１の上部に同じ大きさの上部導
電部材７即ち、Ｓｉ素子１の周囲端部での端部床が多方
向の長さと同じ端部床が多方向の長さの部材７を設けた
故に、Ｓｉ素子の曲げ剛性を大きくできた。この結果、
プラスチック材４のはぐりによって素子に加わる曲げモ
ーメントによる応力を実質的に小さくできた。計算によ
れば、第１図に示した構成に比し、約４１％の応力低下
を達成できた。
電部材７即ち、Ｓｉ素子１の周囲端部での端部床が多方
向の長さと同じ端部床が多方向の長さの部材７を設けた
故に、Ｓｉ素子の曲げ剛性を大きくできた。この結果、
プラスチック材４のはぐりによって素子に加わる曲げモ
ーメントによる応力を実質的に小さくできた。計算によ
れば、第１図に示した構成に比し、約４１％の応力低下
を達成できた。
尚、上部導電部材が下部導電部材よシも大きいがＳｉ素
子よりも小さい場合、上部導電部材がＳｉ素子よシも大
きい場合にも同様の効果を持つ。
子よりも小さい場合、上部導電部材がＳｉ素子よシも大
きい場合にも同様の効果を持つ。
第６図は、半導体装置の他の実施例図である。
この半導体装置は、基板３の上部に凸部３Ａを設けた。
凸部３Ａは、Ｓｉ素子１の外周よりも大きな内径を持つ
一定巾の四角形状をなす。四角形状をなすのは、Ｓｉ素
子１の外周が四角形状をなすためである。凸部３Ａの縦
方向厚さは、下部導電部材２人の厚さと大略同じとした
。
一定巾の四角形状をなす。四角形状をなすのは、Ｓｉ素
子１の外周が四角形状をなすためである。凸部３Ａの縦
方向厚さは、下部導電部材２人の厚さと大略同じとした
。
該凸部３Ａの内径内であって、基板３上にはんだ５Ａに
よシ下部導電部材５Ａを接着する。次いで、はんだ５Ｃ
を介してＳｉ素子を接着し、はんだ５Ｂを介して上部導
電部材２Ｂを接着する。第６図の半導体装置のＣ−Ｃ’
断面図を第７図に示す。上部及び下部導電部材２Ａ、２
Ｂは従来例と同じく同一端部の長さであり、且つＳｉ素
子１よシも短かくしている。
よシ下部導電部材５Ａを接着する。次いで、はんだ５Ｃ
を介してＳｉ素子を接着し、はんだ５Ｂを介して上部導
電部材２Ｂを接着する。第６図の半導体装置のＣ−Ｃ’
断面図を第７図に示す。上部及び下部導電部材２Ａ、２
Ｂは従来例と同じく同一端部の長さであり、且つＳｉ素
子１よシも短かくしている。
かかる構成によれば、第７図から明らかなように凸部３
Ａの内径内でプラスチック材４のはく離４ａが生じても
、そのプラスチック材４の水平方向への移動が凸部３Ａ
によって拘束を受ける。この結果、素子１に加わるモー
メントが少なくなり、素子１の発生応力を低減する。引
算によれば、第１図の従来例に比して、５２チ低下でき
た。
Ａの内径内でプラスチック材４のはく離４ａが生じても
、そのプラスチック材４の水平方向への移動が凸部３Ａ
によって拘束を受ける。この結果、素子１に加わるモー
メントが少なくなり、素子１の発生応力を低減する。引
算によれば、第１図の従来例に比して、５２チ低下でき
た。
その他の実施例を第８図、第９図に示す。第８図の半導
体装置は、基板３の凸部３Ａの代りに、凹部３Ｂを設け
た構成をなす。第９図は、１個の凹部の代シに、複数の
凹部３Ｃ，３Ｄ、・・・を設けた構成をなす。このいず
れの実施例も、応力低下を同様に達成できる。
体装置は、基板３の凸部３Ａの代りに、凹部３Ｂを設け
た構成をなす。第９図は、１個の凹部の代シに、複数の
凹部３Ｃ，３Ｄ、・・・を設けた構成をなす。このいず
れの実施例も、応力低下を同様に達成できる。
以上の各実施例によれば、従来用いられていた密封用の
プラスチックを用いて、ゴムなどの剛性の小さい材料を
使用することなしに、素子の発生応力を低減できた。
プラスチックを用いて、ゴムなどの剛性の小さい材料を
使用することなしに、素子の発生応力を低減できた。
プラスチック材の他のモールド材においても同様な効果
を達成できる。
を達成できる。
本発明によれば、構造上の工夫のみによって、応力の低
下を達成できた。
下を達成できた。
８図、第９図は本発明の他の実施例の半導体装置の端部
断面図である。 １・・・Ｓｉ素子、２Ａ、２Ｂ・・・導電部材、４・・
・プラスチック材、５Ａ、５Ｂ、５Ｃ・・・はんだ層。 第１図 第 ２ 図 第 ３ 図 第 ｄ 図 電 ５ 図 ■ ７ 図 百 ６ 図
断面図である。 １・・・Ｓｉ素子、２Ａ、２Ｂ・・・導電部材、４・・
・プラスチック材、５Ａ、５Ｂ、５Ｃ・・・はんだ層。 第１図 第 ２ 図 第 ３ 図 第 ｄ 図 電 ５ 図 ■ ７ 図 百 ６ 図
Claims (1)
- 【特許請求の範囲】 １、基板と、該基板上にろう材を介して設けた第１の板
状の導電部材と、該第１の導電部材上にろう材を介して
設けた半導体素子と、該半導体素子上にろう材を介して
設けた第２の板状の導電部材と、上記基板と第１の導電
部材と半導体素子と第２の導電部材よ構成る構成体に対
して密封モールドしてなるモールド材と、よ構成る半導
体装置に於いて、第１の導電部材の周囲端部での端部域
が９方向の長さを第２の導電部材の周囲端部での端部域
が多方向の長さよシも大きくしてなる構成とする半導体
装置。 ２、特許請求の範囲第１項記載の半導体装置に於いて、
第１の導電部材の周囲端部での端部域が多方向の長さを
半導体素子の周囲端部での端部域が多方向の長さと略同
じくした構成とする半導体装置。 ３、上記第１、第２の導電部材は配線用導体である特許
請求の範囲第１項、又は第２項記載の半導体装置。 ４、上記半導体素子はシリコン素子であシ、モールド材
はプラスチック材である特許請求の範囲第１項又は第２
項又は第３項記載の半導体装置。 ５、基板と、該基板上にろう材を介して設けた第１の板
状の導電部材と、該第１の導電部材上にろう材を介して
設けた半導体素子と、該半導体素子上にろう材を介して
設けた第２の板状の導電部材と、上記基板と第１の導電
部材と半導体素子と第２の導電部材よ構成る構成体に対
して密封モールドしてなるモールド材と、よ構成る半導
体装置に於いて、上記基板上に半導体素子の外周の太き
さよりも大きな内径を持つ凸部又は凹部を設けてなる半
導体装置。 ６、上記第１、第２の導電部材は配線用導体である特許
請求の範囲第５項記載の半導体装置。 ７、−上記半導体素子はシリコン素子であシ、モールド
材はプラスチック材である特許請求の範門弟６項又は第
７項記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57220073A JPS59111347A (ja) | 1982-12-17 | 1982-12-17 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57220073A JPS59111347A (ja) | 1982-12-17 | 1982-12-17 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59111347A true JPS59111347A (ja) | 1984-06-27 |
Family
ID=16745514
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57220073A Pending JPS59111347A (ja) | 1982-12-17 | 1982-12-17 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59111347A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50716A (ja) * | 1973-05-02 | 1975-01-07 |
-
1982
- 1982-12-17 JP JP57220073A patent/JPS59111347A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS50716A (ja) * | 1973-05-02 | 1975-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4918511A (en) | Thermal expansion compensated metal lead frame for integrated circuit package | |
| US6303985B1 (en) | Semiconductor lead frame and package with stiffened mounting paddle | |
| JP2602076B2 (ja) | 半導体装置用リードフレーム | |
| US4712127A (en) | High reliability metal and resin container for a semiconductor device | |
| US5338972A (en) | Lead frame with deformable buffer portions | |
| JPS59111347A (ja) | 半導体装置 | |
| JPS63179557A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPS6211499B2 (ja) | ||
| JP3367272B2 (ja) | リードフレーム及び半導体装置 | |
| JP2836219B2 (ja) | 樹脂封止型半導体パッケージ | |
| JPS6178149A (ja) | 半導体装置 | |
| JPS6337641A (ja) | リ−ドフレ−ム | |
| JP2021150423A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2552887Y2 (ja) | 絶縁物被覆電子部品 | |
| JP2516704B2 (ja) | 複合リ―ドフレ―ム | |
| JPH02144946A (ja) | 半導体装置 | |
| US4918512A (en) | Semiconductor package having an outwardly arced die cavity | |
| JPS60119756A (ja) | 半導体装置の製造方法 | |
| JPH04176194A (ja) | 電子部品パッケージのための放熱部材 | |
| JPH01215049A (ja) | 半導体装置 | |
| JP2980369B2 (ja) | 半導体装置の製造方法 | |
| JPH0373141B2 (ja) | ||
| JPS6350050A (ja) | 樹脂封止型半導体装置 | |
| JPH0456257A (ja) | 樹脂封止型半導体装置 | |
| JPS6154259B2 (ja) |