JPS6211499B2 - - Google Patents

Info

Publication number
JPS6211499B2
JPS6211499B2 JP53128348A JP12834878A JPS6211499B2 JP S6211499 B2 JPS6211499 B2 JP S6211499B2 JP 53128348 A JP53128348 A JP 53128348A JP 12834878 A JP12834878 A JP 12834878A JP S6211499 B2 JPS6211499 B2 JP S6211499B2
Authority
JP
Japan
Prior art keywords
wire
pad
bonding
pellet
periphery
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP53128348A
Other languages
English (en)
Other versions
JPS5555541A (en
Inventor
Tamotsu Usami
Kanji Ootsuka
Yukiaki Ueno
Akira Masaki
Hiroki Yamashita
Tadao Kachi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP12834878A priority Critical patent/JPS5555541A/ja
Priority to DE19792942394 priority patent/DE2942394A1/de
Publication of JPS5555541A publication Critical patent/JPS5555541A/ja
Publication of JPS6211499B2 publication Critical patent/JPS6211499B2/ja
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/421—Shapes or dispositions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07173—Means for moving chips, wafers or other parts, e.g. conveyor belts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07502—Connecting or disconnecting of bond wires using an auxiliary member
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07552—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in structures or sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H10W72/07553—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/521—Structures or relative sizes of bond wires
    • H10W72/527—Multiple bond wires having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/537—Multiple bond wires having different shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522—Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/921—Structures or relative sizes of bond pads
    • H10W72/926—Multiple bond pads having different sizes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/934—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H10W72/9445—Top-view layouts, e.g. mirror arrays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Description

【発明の詳細な説明】 本発明は半導体素子、特に半導体素子の主面周
辺に配列される複数のワイヤボンデイングパツド
の形状に関する。
IC等の半導体装置の組立には一般に第１図で
示すような金属板をパターン化したリードフレー
ムが用いられる。このリードフレームはその中心
部にタブ１と呼ばれる半導体素子（ペレツト）２
を取り付ける矩形片を有している。また、このタ
ブ１の周辺には、周囲の枠部３に外端を支えら
れ、その内端をタブ１の近傍に臨ませる複数のリ
ード４が配設されている。また、このリードフレ
ームにはレジンモールド時にモールド型のパーテ
イング面からのレジンの流出を阻止するためのダ
ム５と呼ばれる連結片がレジンモールド領域６を
取り囲むように配設されている。そして、組立に
あつては、タブ１にペレツト２を固定した後、ペ
レツト２の上面の外周に沿つて配置される四角形
のボンデイングパツド（パツド）７とこれに対応
するリード４の内端をワイヤ８で接続し、その
後、レジンモールド領域６をレジンでモールド
し、不要なダム５や枠部３を切断除去して所望の
半導体装置を製造する。
ところで、ICの高集積化にあつても小型化が
要請される結果、ペレツトにおける高密実装化が
図られ、パツドの小型化、パツド間隔（パツドピ
ツチ）の縮小化が図られる。また、ICの高集積
化によつて外部端子となるリードの数も増大する
が、リードはそのピツチが規格によつて定められ
ていることから、その外側のリード（リードフレ
ームの隅部のリード）ほどペレツトから遠ざか
り、外側のリード群の内端はボンデイングパツド
に対して斜めから臨むようになる。この結果、第
２図に示すように、リード４の内端のボンデイン
グ部９とパツド７との間に張られるワイヤ８の方
向は、四角（正方形、長方形）のパツド７の１対
の周辺に対してその交差角度（傾斜角度）θが大
きくなり、ワイヤボンデイング時のワイヤ８の延
びる方向がわずかにずれても、パツド７における
ボンデイング部分１０はパツド７から大きく外れ
易くなつてパツドの有効利用ができなくなる。ま
た、ボンデイング部分１０近傍のワイヤの先端が
隣接するパツド７に接触し易くなり、シヨート不
良が多い。このため、シヨート不良を避けるに
は、パツドの小型化、パツドピツチの縮小化も図
れず、ペレツトが大型化し、最終的には半導体装
置を大型となつてしまう。
したがつて、本発明の目的はパツドの有効使用
ができるパツド形状とすることによつてペレツト
の小型化を図り、かつワイヤボンデイングによる
ワイヤの隣接するパツドとの接触を防ぐことにあ
る。
このような目的を達成するためには、本発明に
よれば、四角形状の半導体素子ペレツト主面の周
辺に沿つて配列された複数のワイヤボンデイング
パツドを有する半導体素子において、前記半導体
素子ペレツトのコーナー部の各周辺に沿つて配列
されたワイヤボンデイングパツドに一端が固定さ
れるワイヤが前記周辺を直角でない角度で横切つ
て前記半導体素子ペレツト主面の内部に向う方向
において延在するように、前記コーナー部の各周
辺に沿つて配列されたワイヤボンデイングパツド
の相対向する一対の周辺が前記ワイヤの前記延在
方向に沿うように形成され、かつそのパツドの相
対向する他の一対の周辺が前記ワイヤの横切る前
記半導体素子ペレツト周辺に対し実質的に平行に
なるように形成されてなることを特徴とする。
第３図は本発明の半導体素子の一実施例による
一部拡大平面図である。同図にはペレツト１１お
よびリード１２の一部が示されている。また、ペ
レツト１１の上面の周辺にはボンデイングパツド
（パツド）１３が示されている。また、これらの
パツド１３の中心と、リード１２の内端のボンデ
イング部の中心（黒点でそれぞれ示す。）１４と
を結ぶ一点鎖線で示す線は設計通りに張られたワ
イヤ１５の中心線を示す仮想線である。ところ
で、これら各仮想線の両側に位置する各パツド１
３の１対の縁（周辺）は各仮想線に平行となり、
各パツド１３は平行四辺形からなる四角形状とな
つている。
このような形状のパツド１３を有するペレツト
１１にあつては、タブ１６にペレツト１１を固定
した後、ワイヤ１５の一端をペレツト１１のパツ
ド１３に押し潰して固定した後、ワイヤ１５の他
部分をリード１２の内端のボンデイング部１７に
固定し、ワイヤ１５をボンデイング接合部近傍で
分断して一張りのワイヤボンデイングを終了す
る。このワイヤボンデイング時、ワイヤ１５のボ
ンデイングツールへの送り出し方向は仮想線で示
すワイヤの張られる方向に一致してボンデイング
が行なわれる。このため、ボンデイング位置にわ
ずかなずれが生じても、ワイヤ接続部１８はパツ
ド１３から大きく外れることなくボンデイングさ
れる。また、ボンデイングパツド１３はワイヤ１
５の延在する方向に沿つて一定の幅を有して延び
る形状となつていることから、ボンデイング位置
がわずかにずれても、ワイヤ接続部１８からわず
かに突出するワイヤ端もこのパツド１３から外れ
ることがないので、従来のようにこのワイヤ端や
ワイヤ接続部が隣接するパツド１３に接触するこ
とはない。
また、この実施例のようにすれば、パツドの小
型化、パツド間隔の縮小化も可能となる。たとえ
ば、パツド数が100前後のペレツトにあつて、従
来はそのサイズが5.7mm□であるのに対し、この
実施例によれば、そのサイズは4.5mm□とするこ
とができた。
以上のように、本発明の半導体素子によれば、
四角なパツドをワイヤの延びる方向に沿つて延び
るように形成してあるので、シヨート不良を防止
することができるとともに、パツドの小型化、パ
ツド間隔の縮小化が可能となる。この結果、IC
の小型化を図れるばかりでなく、その歩留の向上
をも図ることができる。
さらに、本発明の半導体素子によれば、半導体
素子コーナー部において、半導体素子主面の内部
（中央部）に対してほぼ放射状に延在する方向に
一致させて、ボンデイングパツドの相対向する一
対の周辺が形成されているから、特にコーナー部
においてパツドを密集して多数配置させることが
できる。この時、ボンデイングパツドの相対向す
る他の一対の周辺は、半導体素子の周辺に沿つて
平行に配列されるから、半導体素子のコーナー部
を素子形成領域（回路素子が形成される領域）と
して有効に活用することができる。
本発明は、レジンモールド型、セラミツク、ガ
ラス封止型等の種々の態様のパツケージに実装さ
れる半導体素子に適用でき、パツド占有面積の可
及的小な半導体素子である。
【図面の簡単な説明】
第１図は従来の半導体素子を用いてワイヤボン
デイングをした状態を示すリードフレームの平面
図、第２図は同じく一張りのワイヤボンデイング
状態を示す一部拡大平面図、第３図は本発明の半
導体素子の一実施例を示す一部拡大平面図であ
る。 １……タブ、２……半導体素子ペレツト、３…
…枠部、４……リード、５……ダム、６……レジ
ンモールド領域、７……ボンデイングパツド、８
……ワイヤ、９……ボンデイング部、１０……ボ
ンデイング部分、１１……ペレツト、１２……リ
ード、１３……ボンデイングパツド、１４……中
心、１５……ワイヤ、１６……タブ、１７……ボ
ンデイング部、１８……ワイヤ接続部。

Claims (1)

    【特許請求の範囲】
  1. １ 四角形状の半導体素子ペレツト主面の周辺に
    沿つて配列された複数のワイヤボンデイングパツ
    ドを有する半導体素子において、前記半導体素子
    ペレツトのコーナー部の各周辺に沿つて配列され
    たワイヤボンデイングパツドに一端が固定される
    ワイヤが前記周辺を直角でない角度で横切つて前
    記半導体素子ペレツト主面の内部に向う方向にお
    いて延在するように、前記コーナー部の各周辺に
    沿つて配列されたワイヤボンデイングパツドの相
    対向する一対の周辺が前記ワイヤの前記延在方向
    に沿うように形成され、かつそのパツドの相対向
    する他の一対の周辺が前記ワイヤの横切る前記半
    導体素子ペレツト周辺に対し実質的に平行になる
    ように形成されてなることを特徴とする半導体素
    子。
JP12834878A 1978-10-20 1978-10-20 Semiconductor element Granted JPS5555541A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP12834878A JPS5555541A (en) 1978-10-20 1978-10-20 Semiconductor element
DE19792942394 DE2942394A1 (de) 1978-10-20 1979-10-19 Halbleiteranordnung

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12834878A JPS5555541A (en) 1978-10-20 1978-10-20 Semiconductor element

Publications (2)

Publication Number Publication Date
JPS5555541A JPS5555541A (en) 1980-04-23
JPS6211499B2 true JPS6211499B2 (ja) 1987-03-12

Family

ID=14982579

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12834878A Granted JPS5555541A (en) 1978-10-20 1978-10-20 Semiconductor element

Country Status (2)

Country Link
JP (1) JPS5555541A (ja)
DE (1) DE2942394A1 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2616964B1 (fr) * 1987-06-19 1990-03-02 Thomson Composants Militaires Puce de circuit integre avec plots d'entree-sortie allonges
US4959706A (en) * 1988-05-23 1990-09-25 United Technologies Corporation Integrated circuit having an improved bond pad
JP2768822B2 (ja) * 1990-11-29 1998-06-25 株式会社東芝 ワイヤボンディグ方式半導体装置
US5404047A (en) * 1992-07-17 1995-04-04 Lsi Logic Corporation Semiconductor die having a high density array of composite bond pads
US5340772A (en) * 1992-07-17 1994-08-23 Lsi Logic Corporation Method of increasing the layout efficiency of dies on a wafer and increasing the ratio of I/O area to active area per die
US6262434B1 (en) * 1996-08-23 2001-07-17 California Micro Devices Corporation Integrated circuit structures and methods to facilitate accurate measurement of the IC devices
JP4523425B2 (ja) * 2005-01-12 2010-08-11 株式会社住友金属エレクトロデバイス 半導体素子搭載用基板
DE102008013756B4 (de) * 2008-03-12 2019-08-22 F&K Delvotec Bondtechnik Gmbh Verfahren und Drahtbonder zur Herstellung einer Golddraht-Bondverbindung

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3808475A (en) * 1972-07-10 1974-04-30 Amdahl Corp Lsi chip construction and method
CH592366A5 (ja) * 1975-06-05 1977-10-31 Ebauches Sa

Also Published As

Publication number Publication date
JPS5555541A (en) 1980-04-23
DE2942394A1 (de) 1980-05-08
DE2942394C2 (ja) 1991-05-02

Similar Documents

Publication Publication Date Title
JPS639378B2 (ja)
JPH03177060A (ja) 半導体装置用リードフレーム
JPS5992556A (ja) 半導体装置
US5083186A (en) Semiconductor device lead frame with rounded edges
JP3290869B2 (ja) 半導体装置
JP2003243598A (ja) 半導体装置及びその半導体装置の製造方法
JP2890621B2 (ja) 混成集積回路装置
JPH0237761A (ja) 混成集積回路装置
JP3855478B2 (ja) 半導体装置
JPS60101938A (ja) 半導体装置
JPH02202042A (ja) 樹脂封止型半導体装置
JPH1012802A (ja) リードフレーム及びそれを用いた半導体装置
JP3386028B2 (ja) 半導体装置
JPH04199721A (ja) ワイヤボンディグ方式半導体装置
JPS6265445A (ja) リ−ドフレ−ム
KR940008336B1 (ko) 반도체 패키지
JPS6154259B2 (ja)
JPH0513658A (ja) 半導体装置用リードフレーム
JP2562773Y2 (ja) 半導体集積回路素子
KR900001988B1 (ko) 반도체장치에 사용되는 리이드 프레임
JPS6125258Y2 (ja)
JPH0720924Y2 (ja) 半導体装置
JP3060157B2 (ja) 半導体装置
JPH02166759A (ja) リードフレーム
JPH05243456A (ja) 樹脂封止形半導体装置