JPS59112689A - 両面チツプ実装方法 - Google Patents

両面チツプ実装方法

Info

Publication number
JPS59112689A
JPS59112689A JP57202709A JP20270982A JPS59112689A JP S59112689 A JPS59112689 A JP S59112689A JP 57202709 A JP57202709 A JP 57202709A JP 20270982 A JP20270982 A JP 20270982A JP S59112689 A JPS59112689 A JP S59112689A
Authority
JP
Japan
Prior art keywords
solder cream
chip
mounting
board
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57202709A
Other languages
English (en)
Inventor
西山 勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57202709A priority Critical patent/JPS59112689A/ja
Publication of JPS59112689A publication Critical patent/JPS59112689A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は厚膜集噴回路や成子部品の岨立てに迩する両面
チップ実装方法にl′A+るものである。
従来例の構成とその問題点 従来は$1図VCボすように、接着剤(1)を用いて基
板・2)の両面にチップ部品【3)を仮止めし、その後
溶融半田の樽にディップして半田付を行なってい/CO
この従来の方法によって第2図(a) VC示すような
禰Is型角チップ抵抗器を作ることができるが、高集積
度化及び低コストを目的として使用されるフェイスダウ
ン型チップ抵抗4〔第2図(b)参照〕での実施が不μ
J能であり、実施密度に限度があった。第1図において
(3)はプリント回路である。又第2図において(5)
は抵抗体、(6)はイ極、(7)はアルミナ基板である
発明の目的 本発明は上記従来の欠点を解消するもので、基板の両面
にチップ部品を高密度に6坊に実装することを目的とす
る。
発明の購或 上記目的を連成するiこめ、本発明の両面チップ美装方
法は、を容融点の異なる二種類の半田クリームを使用し
て、基板の一方の面に一種類の半田クリームを、曲刃の
面に他の種類の半田クリームを印刷し、こ几ら半田クリ
ームを介して基板の表裏両面ICチップ部品を実装する
ものである。
実施例の説明 以f、本発明の一実施例について、図面(第5図)’l
c&づいて説明する。第5図Ca−)に示すように、基
4反則)の表1酊のエツチングにより+j4成さノtた
斗4のフIJント回路1.12+ Hに融点22L]°
Cθl所屯点半田クリーム(13)を印刷する。このJ
:vc任意のチップ部品l14)を実装しリフローする
〔第6図(b)参照〕。次に第6図fc) K示すよう
に基板+Il+の表裏を逆に向け、裏面に(湾1皮さn
たプリント回路州丑に融点186°Cの低融点半田クリ
ーム11B+を印刷し、そのLにモツプ部品04)を実
装し、201J’C位でリフローする〔第5図(d)@
照〕。こうすnは接4剤による法止6全必安とせず、萌
草に両面チップ部品の実装がやデなえる。
姥明の効果 以すのように本発明によれば、次の効果を得ることがで
きる。MIJち従来の方法の場合、実施できるチップ抵
抗器は第2図(a)に示すような標準型角チツプ抵抗4
であり、第2図(b)に示すフェイスダウン型チップ抵
抗器は実施できなかったが、本発明によりその実施も可
能となり、従来の方法に比べ、実装密度の大I隔な向上
とコス′トダウンが可動指となった。
【図面の簡単な説明】
第1図は従来の方法を示す断面図、第2図(a)は標I
P−型角チツブ抵抗aを示す斜視図、(b)はフェイス
ダウン型チップ抵抗器の斜視図、第5図(a)〜(d)
は本発明の一実施例を示す方法プロセスの断面図である
。 ol・・・&仮、(121・・・プリント回路、(1り
・・・半田クリーム、l」4)・・・チップ部品、05
1・・・プリント回路、061・・・半田クリーム 代理人     森   本   義   弘第1図 第2図 (a) (k) 第3図 <a) (b) <C) td) 儂 ? ぐ (−〈 1女 ト ! す

Claims (1)

    【特許請求の範囲】
  1. ■、 浴融点7) 74なる二種類の半田クリームTh
    使用して、堰板の一方の面ンこ−!ml頌の半田クリー
    ムを、能力の面v7−池の種類の半田クリーム分印刷し
    、これら半田クリームを介して基板の表裏両面にチップ
    部品を実装する両面チップ′実装方法っ
JP57202709A 1982-11-17 1982-11-17 両面チツプ実装方法 Pending JPS59112689A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57202709A JPS59112689A (ja) 1982-11-17 1982-11-17 両面チツプ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57202709A JPS59112689A (ja) 1982-11-17 1982-11-17 両面チツプ実装方法

Publications (1)

Publication Number Publication Date
JPS59112689A true JPS59112689A (ja) 1984-06-29

Family

ID=16461850

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57202709A Pending JPS59112689A (ja) 1982-11-17 1982-11-17 両面チツプ実装方法

Country Status (1)

Country Link
JP (1) JPS59112689A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6178197A (ja) * 1984-09-26 1986-04-21 アイワ株式会社 電気部品の実装方法
JPS61194797A (ja) * 1985-02-23 1986-08-29 日本ビクター株式会社 ハンダ付方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53142663A (en) * 1977-05-18 1978-12-12 Hitachi Ltd Method of mounting ic chip
JPS5790997A (en) * 1980-11-26 1982-06-05 Nippon Electric Co Hybrid integrated circuit device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53142663A (en) * 1977-05-18 1978-12-12 Hitachi Ltd Method of mounting ic chip
JPS5790997A (en) * 1980-11-26 1982-06-05 Nippon Electric Co Hybrid integrated circuit device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6178197A (ja) * 1984-09-26 1986-04-21 アイワ株式会社 電気部品の実装方法
JPS61194797A (ja) * 1985-02-23 1986-08-29 日本ビクター株式会社 ハンダ付方法

Similar Documents

Publication Publication Date Title
ATE27931T1 (de) Wellenloeten von intergrierten schaltungen.
JPS59112689A (ja) 両面チツプ実装方法
JPS5936268U (ja) 印刷配線板
JPS5832488A (ja) 印刷配線基板装置
JPH0423160U (ja)
JPS6018575U (ja) プリント基板装置
JPS60133667U (ja) 配線基板
JPS59173371U (ja) 厚膜混成集積回路
JPS63114074U (ja)
JP2544122Y2 (ja) 面実装用接着剤塗布装置
JPS59113683A (ja) プリント板
JPS62174997A (ja) チツプ部品のプリント基板実装構造
JPS59140437U (ja) 半導体素子接着用半田
JPS59127266U (ja) 印刷配線板
JPH01146530U (ja)
JPS62188397A (ja) チツプ部品用印刷回路板
JPS5858373U (ja) はんだ付け装置
JPS6231838B2 (ja)
JPS58177969U (ja) プリント配線板
JPS60124069U (ja) プリント基板
JPS6085864U (ja) プリント基板のチツプ部品搭載構造
JPS61119095A (ja) 電子部品の実装方法
JPS60133668U (ja) プリント回路基板
JPS58159704U (ja) 厚膜抵抗体
JPS6045430U (ja) チツプ部品