JPS59113629A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS59113629A
JPS59113629A JP57223184A JP22318482A JPS59113629A JP S59113629 A JPS59113629 A JP S59113629A JP 57223184 A JP57223184 A JP 57223184A JP 22318482 A JP22318482 A JP 22318482A JP S59113629 A JPS59113629 A JP S59113629A
Authority
JP
Japan
Prior art keywords
stage
semiconductor chip
semiconductor
cracks
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57223184A
Other languages
English (en)
Inventor
Kiyoshi Kakiya
垣谷　清
Mitsuhiro Oosawa
大澤　満洋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57223184A priority Critical patent/JPS59113629A/ja
Publication of JPS59113629A publication Critical patent/JPS59113629A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40—Leadframes
    • H10W70/411—Chip-supporting parts, e.g. die pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68—Shapes or dispositions thereof
    • H10W70/682—Shapes or dispositions thereof comprising holes having chips therein
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/073—Connecting or disconnecting of die-attach connectors
    • H10W72/07351—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting
    • H10W72/07353—Connecting or disconnecting of die-attach connectors characterised by changes in properties of the die-attach connectors during connecting changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/331—Shapes of die-attach connectors
    • H10W72/334—Cross-sectional shape, i.e. in side view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/30—Die-attach connectors
    • H10W72/351—Materials of die-attach connectors
    • H10W72/352—Materials of die-attach connectors comprising metals or metalloids, e.g. solders
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１１発明の技術分野 本発明は半導体装置、詳しくはプラスチックＩＣ，セラ
ミックＩＣ等のステージまたはセラミック基体の表面に
凹凸を設け、半導体チップ（ペレットともいう）のクラ
ンク（ひび）、割れ等が防止される半導体装置に関する
。
（２）技術の背景 プラスチックＩＣと呼称される半導体装置は、第１図の
断面図に示される構造のもので、同図において、■は！
！積回路が形成された半導体チップ、２は半導体チップ
の搭載部材であるステージ、３は半導体チップ１をステ
ージ２にろう付けして接合するろう材、４は外部との接
続をとる外リードのインナーリード、６は半導体チップ
１の電極バッド１ａとインナーリードとを接続するワイ
ヤ、７は半導体チップ１を封止するプラスチック封止体
をそれぞれ示し、かかる装置はコンピュータ等に多用さ
れるもので、半導体パッケージとも呼称される。
搭載部材、すなわちステージ２は第２図の平面図に示さ
れる構造のもので、同図において、８はステージ２をリ
ードフレームのクレードルに連結するピンチを示し、リ
ードフレームはステージ２の多数個が並んで形成された
ものである。なお第２図および以下の図において、既に
図示した部分と同じものは同一符号を付して表示する。
従来、半導体チップｌは、金・シリコン共晶付けによっ
てステージに接合された（グイ付けともいう）、すなわ
ち、金ペーストをステージＩ上におき、ステージエを加
熱して金ペーストを熔かし、半導体チップ１を上からス
テージ２に接し′にすりつけながら回し、金ペーストが
半導体装置プ１の裏面全体をぬらずようにし、しかる後
にステージ２、従って金ペーストを冷却させて、半導体
チ・ンプ１をステージ２に接合させる。
他方、セラミックＩＣと呼称される半導体装置は第３図
の断面図に示される構成のもので、半導体チップ１は、
セラミック基体９上に接着されたステージ２上に接合さ
れ搭載される。なお同図において、１０は半導体チップ
１を密封するためのキャンプを示す。セラミックＩＣに
おいては、半導体チップ１がステージ２上にではなく、
セラミック基体９に直接搭載されるものもあり、そのと
きはセラミツク基体９自体が半導体チップの搭載部材と
なる。
（３）従来技術と問題点 最近、半導体チップは機能の増大に伴って、従来２ｍｍ
〜３ｍｍ口であったものが６ｍｍ〜７ｍｍ口と大型化さ
れる１頃向にある。また、熱放散効率を改善する目的で
、ステージは、従来鉄・ニッケル合金（例えば４２アロ
イ）で作られていたものが、銅合金（例えば９８％銅に
鉄、錫、亜鉛等を加えた合金）が用いられるようになっ
てきた。かがるステージの材料の変化の結果、半導体チ
ップとステージ、およびそれらを接合するろう材の熱膨
張差により、半導体チップにクランク、割れ等が発生ず
る例が経験されるようになった。
更には、従来の金・シリコン共晶付けにおいても、金・
シリコン共晶の強度が大で、接合する温度も高いため、
半導体チップに大なるストレスを加える。また、金のコ
ストは高騰化する伸開にあり、製造コス１−の面から金
ベースＩ・の使用は必要な場合に限定したい。
上記したクランク、割れ等は、半導体チップの特性を劣
化させるだけでなく、それを不良品にする要素であるが
、それが発生する原因の１つは、プラスチックＩＣまた
はセラミ・ツクＩＣに用いられる諸材料の性質の差によ
る。下記の表は、これらの半導体装置に用いられる主な
材料の線膨張計数（１／℃）および熱伝導率（ｃａｌ　
／　ｃｍ−ｓｅｃ　・”ｃ　）を示すものであり、この
表において、コバール、Ｆｅ−Ｎｉ合金、セラミックは
ステージを構成する材料（セラミンクは場合によっては
ステージに代る）、金、銀、半田、銀ペーストはろう材
である。
品名　　　　線膨張係数　　　　　　熱伝導率（１／”
Ｃ）　　　　　（ｃａｌ／ｃｍ・ｓｅｃ”Ｃ）シリコン
　　　３．５９ｘ　１０−６０．３０コバール　　　４
．５４〜５．０８ｘ　１０−６０．０４Ｆｅ−Ｎｉ合金
　　４．５〜５．８　ｘ　１０””　　　　０．０３２
金　　　　　１４．２Ｘ　１０−６　　　　　　　　　
０．７１銀　　　　１９．７Ｘ　１０−６　　　　　　
１．０２はんだ　　　　２Ｂ、７Ｘ　１０−６　　　　
　　０．０８５銀ペースト　　２５．５ｘ　１０−６０
．００６セラミソク　　７　Ｘ　１０−６ クランク、割れ等はろう材のぬれ具合によっても影響を
受番ノる。第４図は第１図の半導体チップ１の裏面のろ
う材のぬれを示すための図で、図に白地の部分１１はぬ
れていない部分、砂地を付した部分１２がぬれた部分で
ある。本願発明者の実験によると、同図の（ａｌ、ｆｂ
）およびｔｅｌの状態ではクラック、割れ等の危険性が
ないのであるが、それ以外の＋ｄ）、（ｅ）、（ｆ）、
＋ｇ）およびｆｈ）の状態ではその危険性が高いことが
確認された。かかるぬれの悪さの原因は、前記した半導
体チップの大型化も重要な原因であるが、半導体チップ
の裏面の酸化膜（ＳｉＯｚ膜）と、チップ（またはセラ
ミック基体）の接合表面とがたがいに平坦であることも
原因となっている。
（４）発明の目的 本発明は上記従来の問題に鑑み、プラスチックＩＣ、セ
ラミックＩＣ等の半導体装置において、半導体チップが
大型化し、ステージとろう材の材料が多岐にわたる場合
においても、半導体チップが、それのクランク、割れ等
を発生ずることなしに、搭載部材、すなわちステージま
たはセラミック基体上に接合された半導体装置の提供を
目的とする。
（５）発明の構成 そしてこの目的は本発明によれば、半導体チップがろう
付けによって接合される搭載部祠の半導体チップ数例は
領域表面に凹凸を設けてなることを特徴とする半導体装
置を提供することによって達成される。
（６）発明の実施例 以下本発明実施例を図面によって詳述する。
本願発明者は、上記したクランク、割れ等を防止するに
は、半導体チップとステージ（またはセラミック基体）
との膨張差をろう材で緩和させ、このろう材の厚みを可
能なかぎり大にすると同時に、ろう材が半導体チップ裏
面に具合よく、すなわち第４図ｔａ＋、（ｂｌおよび（
Ｃ１に示される如くにぬれるようにする必要のあること
を認識した。そのためには、例をステージにとると、ス
テージ面に凹凸を設け、ろう祠の厚さを、１部分のみに
ついて（スポット的）ではあるが大にすること、および
それによって半導体裏面と接合するステージ表面を平坦
でなくすることを考えついた。
かかるステージの第１実施例は、第５図の［ａｌと（ｂ
ｌにそれぞれ平面図および断面図で示され、この実施例
においては、ステージ２のほぼ全面にわたって、数ミク
ロン以上の高さの半球状突起１３を形成する。
本発明のステージの第２実施例においては、第６図の（
ａ）平面図と（ｂ）断面図に示される如く、基盤の目の
如くに第１実施例同様数ミクロン以上の高さの柱形の突
起１４を形成する。
−いずれの実施例においても、ろう材は突起１３または
１４の谷間にも入り込み、そこでろう材の厚さは一部分
のみではあるが確かに厚くなっている。
また、かかる突起により、従来の互いに平坦な半導体チ
ップの裏面とステージ表面との平面対平面接合は確実に
回避される。第７図は、第１図のプラスチックＩＧのス
テージ２を第５図に示す如くに形成した場合の同ステー
ジを半導体チップの接合状態を示す断面図で、前記した
ことが十分明確に示されている。
セラミック基体９についても、それに直接半導体チップ
が接合されるとき゛、ずなわちセラミック基体９が搭載
部材であるときは、セラミック基体９の接合表面を第５
図または第６図に示す如く形成する。
ステージに第５図または第６図の構造をもたせるには、
リードフレーム作成のとき、スタンピング（打抜き）に
よって突起１３または１４を形成する。セラミック基体
の場合は、それの成形において、型（ダイ）に所望の凹
凸をつけておくとよい。
いずれにしても、図示の凹凸は、なんら余分の工程を用
いることなく容易に形成可能である。
（７）発明の効果 以上詳細に説明した如く、本発明にかかる半導体装置に
おいては、半導体チップがダイ付け（接合）される搭載
部材、すなわちステージまたはセラミック基体の表面に
凹凸を設し」ることにより、従来経験された半導体チッ
プのクランク、割れ等が防止され、本発明の半導体装置
は、半導体チップが大型化され、またステージ、ろう材
の材料が多岐にわたっても、確実にクラック、割れ等を
防止することができ、更には前記のステージまたはセラ
ミック基体の凹凸表面は、特別の工程を要することなく
形成可能であるので、半導体装置製造歩留りの向上に効
果大である。なお、凹凸の形状は上記に説明した形状に
限定されるものではない。
【図面の簡単な説明】
第１図はプラスチックＩＣの断面図、第２図は第１図の
プラスチックｌＣのｉテージの平面図・第３図はセラミ
ックＩＣの断面図、第４図は第１図の半導体チップの裏
面におけるろう材のぬれ状態を示す図、第５図と第６図
は本発明の第１実施例と第２実施例を示す図で、それぞ
れの（ａｌは平面図、ｌｂｌは断面図、第７図は本発明
の第１実施例の接合状態を示す半導体チップとステージ
の断面図である。 ■−半導体チツブ、１ａ−電極パソド、２−ステージ、
３−ろう材、４−インナーリード、５＝−外リード、６
−ワイヤ、７−プラスチック封止体、８・・−ピンチ、
９−セラミック基体、１０−キャップ、１１−半導体チ
ップ裏面の”ろう材のぬれていない部分、１２−・半導
体チップ裏面のろう材のぬれた部分、１３−・球状突起
、１４−柱状突起 第１図 第２図　　　　　　　　第３図 第４図 （ａ）　　　　（ｂ）　　　　　（ｃ）　　　　　（ｄ
）（ｅ）　　　　　（ｆ）　　　　　（ｇ）　　　　　
（ｈ）第５図　　　　第６１゛４

Claims (1)

    【特許請求の範囲】
  1. 半導体チップがろう付けによって接合される搭載部材の
    半導体チップ取付は領域表面に凹凸を設けてなることを
    特徴とする半導体装置。
JP57223184A 1982-12-20 1982-12-20 半導体装置 Pending JPS59113629A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57223184A JPS59113629A (ja) 1982-12-20 1982-12-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57223184A JPS59113629A (ja) 1982-12-20 1982-12-20 半導体装置

Publications (1)

Publication Number Publication Date
JPS59113629A true JPS59113629A (ja) 1984-06-30

Family

ID=16794116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57223184A Pending JPS59113629A (ja) 1982-12-20 1982-12-20 半導体装置

Country Status (1)

Country Link
JP (1) JPS59113629A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196545A (ja) * 1985-02-26 1986-08-30 Rohm Co Ltd ペレツトボンデイング方法
US5242862A (en) * 1990-02-14 1993-09-07 Nippondenso Co., Ltd. Semiconductor device and method of manufacturing same

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54133072A (en) * 1978-04-06 1979-10-16 Nec Corp Semiconductor device
JPS5525391B2 (ja) * 1972-12-27 1980-07-05

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5525391B2 (ja) * 1972-12-27 1980-07-05
JPS54133072A (en) * 1978-04-06 1979-10-16 Nec Corp Semiconductor device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61196545A (ja) * 1985-02-26 1986-08-30 Rohm Co Ltd ペレツトボンデイング方法
US5242862A (en) * 1990-02-14 1993-09-07 Nippondenso Co., Ltd. Semiconductor device and method of manufacturing same
US5663096A (en) * 1990-02-14 1997-09-02 Nippondenso Co., Ltd. Method of manufacturing a vertical semiconductor device with ground surface providing a reduced ON resistance
US5689130A (en) * 1990-02-14 1997-11-18 Nippondenso Co., Ltd. Vertical semiconductor device with ground surface providing a reduced ON resistance
US5994187A (en) * 1990-02-14 1999-11-30 Nippondenso Co., Ltd. Method of manufacturing a vertical semiconductor device
US6498366B1 (en) 1990-02-14 2002-12-24 Denso Corporation Semiconductor device that exhibits decreased contact resistance between substrate and drain electrode
US6649478B2 (en) 1990-02-14 2003-11-18 Denso Corporation Semiconductor device and method of manufacturing same
US6903417B2 (en) 1990-02-14 2005-06-07 Denso Corporation Power semiconductor device
US6949434B2 (en) 1990-02-14 2005-09-27 Denso Corporation Method of manufacturing a vertical semiconductor device
US7064033B2 (en) 1990-02-14 2006-06-20 Denso Corporation Semiconductor device and method of manufacturing same

Similar Documents

Publication Publication Date Title
JP3255646B2 (ja) 樹脂封止型半導体装置の製造方法
US5648682A (en) Resin-sealed semiconductor device and lead frame used in a resin-sealed semiconductor device
KR100239406B1 (ko) 표면 실장형 반도체 패키지 및 그 제조 방법
JP4917112B2 (ja) 半導体装置
JP2972096B2 (ja) 樹脂封止型半導体装置
JPWO1998035382A1 (ja) 樹脂封止型半導体装置およびその製造方法
KR0178623B1 (ko) 반도체 장치
JP2019012755A (ja) 半導体装置の製造方法および半導体装置
CN101383330B (zh) 树脂密封半导体器件、具有管芯垫的引线框及其制造方法
US20020182773A1 (en) Method for bonding inner leads of leadframe to substrate
JPH05235228A (ja) 電子部品の製造方法
JP3575945B2 (ja) 半導体装置の製造方法
JPH07307350A (ja) 半導体リードフレ−ムおよびパッケージ
JPS63293963A (ja) 樹脂封止型半導体装置
JPS6232622B2 (ja)
JPH0269945A (ja) 半導体装置及びその製造方法
JP2716355B2 (ja) 半導体装置の製造方法
KR100225597B1 (ko) 반도체 패키지의 히트싱크 제조방법
JPH0661368A (ja) フリップチップ型半導体装置
JP2001267484A (ja) 半導体装置およびその製造方法
JPH0525236Y2 (ja)
JPH08130267A (ja) 樹脂封止型半導体パッケージ、それを用いた樹脂封止型半導体装置およびその製造方法
JP2002057244A (ja) 半導体装置およびその製造方法
JPH0333068Y2 (ja)
JPS60103651A (ja) 半導体装置