JPS5911438A - 印字機能を有する電子機器 - Google Patents
印字機能を有する電子機器Info
- Publication number
- JPS5911438A JPS5911438A JP57120317A JP12031782A JPS5911438A JP S5911438 A JPS5911438 A JP S5911438A JP 57120317 A JP57120317 A JP 57120317A JP 12031782 A JP12031782 A JP 12031782A JP S5911438 A JPS5911438 A JP S5911438A
- Authority
- JP
- Japan
- Prior art keywords
- stack
- routine
- printing
- return address
- execution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
- G06K15/00—Arrangements for producing a permanent visual presentation of the output data, e.g. computer output printers
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Accessory Devices And Overall Control Thereof (AREA)
- Power Sources (AREA)
- Calculators And Similar Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、印字機能を有する電子機器に於けるインター
ラブド復帰時の処理方法に関するものである。
ラブド復帰時の処理方法に関するものである。
印字機能を有する電子機器（卓上型印字式電子計算機等
）の場合、印字途中に停電等のインターラブドか生じる
と、復帰後、再印字を行う必要か生じる。従来に於ては
、印字ルーチンを実行中であるということを示すフラグ
を設け、インターラブド復帰後、上記フラグを検出する
構成とすることにより目的を達成していた。しかし、こ
のような構成では、フラグか必要であることは勿論のこ
と、その他のフラグとの関連も含め、フラグ処理が非常
に複雑になるという問題点かあった。
）の場合、印字途中に停電等のインターラブドか生じる
と、復帰後、再印字を行う必要か生じる。従来に於ては
、印字ルーチンを実行中であるということを示すフラグ
を設け、インターラブド復帰後、上記フラグを検出する
構成とすることにより目的を達成していた。しかし、こ
のような構成では、フラグか必要であることは勿論のこ
と、その他のフラグとの関連も含め、フラグ処理が非常
に複雑になるという問題点かあった。
本発明は従来に於ける上記問題点を解決することを目的
としてなされたものである。
としてなされたものである。
印字ルーチン等は通常サブルーチンとしてプログラミン
グされる。本発明は、この点に着眼し、インターラブド
復帰時に、サブルーチンの戻り番地を貯えておくスタッ
クに、印字ルーチン実行後の戻り番地か記憶されていれ
ば、印字ルーチンの再実行を指示するという処理方法を
採用することにより、フラグ等を必要としないで、同等
の目的３慰達成することを可能としたものである。
グされる。本発明は、この点に着眼し、インターラブド
復帰時に、サブルーチンの戻り番地を貯えておくスタッ
クに、印字ルーチン実行後の戻り番地か記憶されていれ
ば、印字ルーチンの再実行を指示するという処理方法を
採用することにより、フラグ等を必要としないで、同等
の目的３慰達成することを可能としたものである。
以下、実施例に基づいて本発明の詳細な説明する０
第１図のＳＰ及びＳは、そ八ぞれ、本発明の一実癩例で
ある卓上型印字式電子計算機に於けるスタックポインタ
及びスタックを示すものである。
ある卓上型印字式電子計算機に於けるスタックポインタ
及びスタックを示すものである。
徒だ、第２図は同実施例に於けるメインルーチンの一部
を示すものであり、ｒＰＲｆＮＴ ＣＡＬＬＪはザブル
ーチンとして記憶されている印字ルーチン（Ｉ）ＲＩＮ
Ｔ）の呼び出し命令である。なお、この命令の次の番地
、すなわち、印字ルーチン実行後の戻り番地はＡＢＣＤ
番地であるとする。
を示すものであり、ｒＰＲｆＮＴ ＣＡＬＬＪはザブル
ーチンとして記憶されている印字ルーチン（Ｉ）ＲＩＮ
Ｔ）の呼び出し命令である。なお、この命令の次の番地
、すなわち、印字ルーチン実行後の戻り番地はＡＢＣＤ
番地であるとする。
メインルーチンに於て、印字ルーチンを呼び出すと、第
１図に示すスタックＳに、戻り番地である上記ＡＢＣＤ
が登録されると共に、印字ルーチン（第３図）にジャン
プし、印字の実行を始める。
１図に示すスタックＳに、戻り番地である上記ＡＢＣＤ
が登録されると共に、印字ルーチン（第３図）にジャン
プし、印字の実行を始める。
この印字実行途中に於て、停電等のインターラブドか生
じると、プリンタの機能上、インターラブド復帰後、再
度印字を最初から行わなければならない。インターラブ
ド発生時の記憶情報は全てその−まま保存されるシステ
ムであるため、印字中にインターラブドが発生じた場合
は、インターラブド復帰時に、スタックＳＫはＡＢＣＤ
の番地が保存されている。したがって、第４図に示すフ
ローチャート（インターラブド復帰時の処理ルーチンを
示すフローチャート）に於ける、スタックに戻り番地有
？の判断のＹＥＳ側を通り、スタックポインタＳＰの補
正に入る。すなわち、印字ルーチンの中にもサブルーチ
ンが考えられるため、スタックポインタＳＰはＳ４以降
を示していることがあるが、再度、印字ルーチンの先頭
から実行させるようにするため、スタックポインタｓＰ
の内容を８３に補正する。そして、次に印字ルーチンを
呼び出す。印字ルーチンの実行途中に於てザブルーチン
・コールか実行されれば、スタックポインタはＳ４を示
し、スタックＳにはＥＦＧＨ番地（印字ルーチンに於け
る戻り番地）が登録される。印字ルーチンの実行を終了
しくこのときスタックポインタＳＰはＳ３を示している
）、メインルーチンへのリターン命令を実行することに
より、ＡＢＣＤ番地から実行を再開する。
じると、プリンタの機能上、インターラブド復帰後、再
度印字を最初から行わなければならない。インターラブ
ド発生時の記憶情報は全てその−まま保存されるシステ
ムであるため、印字中にインターラブドが発生じた場合
は、インターラブド復帰時に、スタックＳＫはＡＢＣＤ
の番地が保存されている。したがって、第４図に示すフ
ローチャート（インターラブド復帰時の処理ルーチンを
示すフローチャート）に於ける、スタックに戻り番地有
？の判断のＹＥＳ側を通り、スタックポインタＳＰの補
正に入る。すなわち、印字ルーチンの中にもサブルーチ
ンが考えられるため、スタックポインタＳＰはＳ４以降
を示していることがあるが、再度、印字ルーチンの先頭
から実行させるようにするため、スタックポインタｓＰ
の内容を８３に補正する。そして、次に印字ルーチンを
呼び出す。印字ルーチンの実行途中に於てザブルーチン
・コールか実行されれば、スタックポインタはＳ４を示
し、スタックＳにはＥＦＧＨ番地（印字ルーチンに於け
る戻り番地）が登録される。印字ルーチンの実行を終了
しくこのときスタックポインタＳＰはＳ３を示している
）、メインルーチンへのリターン命令を実行することに
より、ＡＢＣＤ番地から実行を再開する。
第５図は本実施例のシステム構成を示すブロック図であ
る。
る。
図１ｆて於て、ｃｐｕは中央演算処理装置、ＲＯＭは制
御プログラムを記憶するリード・オンリー・メモリ、Ｒ
ＡＭはレジスタやフラグとして使用されるランダム・ア
クセス・メモリ（上記スタックＳもこのＲＡ Ｍ中に設
けられている）、ＫＣはキー人力制御回路、Ｋはキー人
力部、ＤＣは表示制御回路、Ｄは表示部、ＰＲＣは印字
制御回路、Ｐはプ１ノンタである。ＣＰＩＪＫ於て、Ｐ
Ｃはプログラムカウンタ、ＳＰはスタックポインタ、Ｉ
Ｘ。
御プログラムを記憶するリード・オンリー・メモリ、Ｒ
ＡＭはレジスタやフラグとして使用されるランダム・ア
クセス・メモリ（上記スタックＳもこのＲＡ Ｍ中に設
けられている）、ＫＣはキー人力制御回路、Ｋはキー人
力部、ＤＣは表示制御回路、Ｄは表示部、ＰＲＣは印字
制御回路、Ｐはプ１ノンタである。ＣＰＩＪＫ於て、Ｐ
Ｃはプログラムカウンタ、ＳＰはスタックポインタ、Ｉ
Ｘ。
ＩＹはインデックスレジスタ、ＩＲは命令レジスタ、Ｉ
Ｄは命令デコーダ、ＴＧは割込み制御部、ＲＣはＲＡＭ
（ダイナミックＲＡＭ ）のりンレソシュカウンタ、Ａ
ＬｔＪは算術論理演算回路、Ｒは作業用レジスタ（アキ
ュムレータとして、寸たアドレス指定用レジスタ等に使
用される）、ＡＢはアドレスバス、ＤＢはデータバスで
ある。
Ｄは命令デコーダ、ＴＧは割込み制御部、ＲＣはＲＡＭ
（ダイナミックＲＡＭ ）のりンレソシュカウンタ、Ａ
ＬｔＪは算術論理演算回路、Ｒは作業用レジスタ（アキ
ュムレータとして、寸たアドレス指定用レジスタ等に使
用される）、ＡＢはアドレスバス、ＤＢはデータバスで
ある。
以上詳細に説明したように、本発明の印字機能を有する
電子機器は、印字ルーチンがサブルーチンとしてプログ
ラミングされていると共に、インターラブド発生時の記
憶情報かその後のインターラブド復帰時までそのまま保
持される構成のものに於て、インターラブド復帰時に、
印字ルーチン実行後の戻り番地かスタックに記憶されて
いるか否かを検出する手段と、該検出手段により上記戻
り番地か記憶されていることか検出されたときには、上
記印字ルーチンの再実行を指示する手段と全設けたこと
を特徴とするものであり、本発明によれば、従来必要で
あったフラグが不要となり、その結果、フラグ処理とい
つ余分な処理か不要となるという効果を奏するものであ
る。
電子機器は、印字ルーチンがサブルーチンとしてプログ
ラミングされていると共に、インターラブド発生時の記
憶情報かその後のインターラブド復帰時までそのまま保
持される構成のものに於て、インターラブド復帰時に、
印字ルーチン実行後の戻り番地かスタックに記憶されて
いるか否かを検出する手段と、該検出手段により上記戻
り番地か記憶されていることか検出されたときには、上
記印字ルーチンの再実行を指示する手段と全設けたこと
を特徴とするものであり、本発明によれば、従来必要で
あったフラグが不要となり、その結果、フラグ処理とい
つ余分な処理か不要となるという効果を奏するものであ
る。
第１図は本発明の一実施例である卓上型印字式電子計算
機に於けるスタックポインタＳＰ及びスタックＳを示す
図、第２図は同実施例に於けるメインルーチンの一部を
示す図、第３図は同実施例に於ける印字ルーチンを示す
図、第４図は同実施例に於けるインターラブド復帰時の
処理ルーチンを示すフローチャート、第５図は同実施例
のシステム構成を示すブロック図である。 杓号の説明 ＳＰニスタックポインタ、Ｓニスタック、ＣＰＬＪ ：
中央演算処理装置、ＲＯＭ：制御プログラムを記憶する
リード・オンリー・メモリ、ＲＡＭ ：レジスタやフラ
グとして使用されるランダム・アクセス・メモリ、ＫＣ
：キー人力制御回路、Ｋ：キー人力部、ＤＣ：表示制御
回路、Ｄ：表示部、ＰＲＣ：印字制御回路、Ｐ：プリン
タ、ＰＣニブログラムカウンタ、ＩＸ、ＩＹ ：インデ
スクスレジスタ、ＩＲ：命令レジスタ、ＩＤ：命令デコ
ーダ、ＴＧ：割込み制御部、ＲＣ：ＲＡＭのリフレッシ
ュカウンタ、ＡＬυ：算術論理演算回路、Ｒ：作業用レ
ジスタ、ＡＢ：７ドｌ／スバス、ＤＢ：デー１’バス。 代理人 弁理士 福 士 愛 彦（他２名）第５叉
機に於けるスタックポインタＳＰ及びスタックＳを示す
図、第２図は同実施例に於けるメインルーチンの一部を
示す図、第３図は同実施例に於ける印字ルーチンを示す
図、第４図は同実施例に於けるインターラブド復帰時の
処理ルーチンを示すフローチャート、第５図は同実施例
のシステム構成を示すブロック図である。 杓号の説明 ＳＰニスタックポインタ、Ｓニスタック、ＣＰＬＪ ：
中央演算処理装置、ＲＯＭ：制御プログラムを記憶する
リード・オンリー・メモリ、ＲＡＭ ：レジスタやフラ
グとして使用されるランダム・アクセス・メモリ、ＫＣ
：キー人力制御回路、Ｋ：キー人力部、ＤＣ：表示制御
回路、Ｄ：表示部、ＰＲＣ：印字制御回路、Ｐ：プリン
タ、ＰＣニブログラムカウンタ、ＩＸ、ＩＹ ：インデ
スクスレジスタ、ＩＲ：命令レジスタ、ＩＤ：命令デコ
ーダ、ＴＧ：割込み制御部、ＲＣ：ＲＡＭのリフレッシ
ュカウンタ、ＡＬυ：算術論理演算回路、Ｒ：作業用レ
ジスタ、ＡＢ：７ドｌ／スバス、ＤＢ：デー１’バス。 代理人 弁理士 福 士 愛 彦（他２名）第５叉
Claims (1)
- 【特許請求の範囲】 １ 印字ルーチンかサブルーチンとしてプログラミング
されていると共に、インターラブド発生時の記憶情報か
その後のインターラブド復帰時までそのま捷保持される
構成の、印字機能を有する電子機器に於て、 インターラブド復帰時に、印字ルーチン実行後の戻り番
地かスタックに記憶さｉているが否かを検出する手段と
、 該検出手段により上記戻り番地が記憶されていることか
検出されたときには、上記印字ルーチンの再実行を指示
する手段とを設けたことを特徴とする、印字機能を有す
る電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57120317A JPS5911438A (ja) | 1982-07-09 | 1982-07-09 | 印字機能を有する電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57120317A JPS5911438A (ja) | 1982-07-09 | 1982-07-09 | 印字機能を有する電子機器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5911438A true JPS5911438A (ja) | 1984-01-21 |
Family
ID=14783245
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57120317A Pending JPS5911438A (ja) | 1982-07-09 | 1982-07-09 | 印字機能を有する電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5911438A (ja) |
-
1982
- 1982-07-09 JP JP57120317A patent/JPS5911438A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0795278B2 (ja) | 処理装置の割込制御方式 | |
| US4797816A (en) | Virtual memory supported processor having restoration circuit for register recovering | |
| JPS599937B2 (ja) | 情報処理装置 | |
| JP7418670B2 (ja) | コンピュータ、制御方法及び制御プログラム | |
| JPH04169937A (ja) | マイクロ・プロセッサ | |
| JP2562838B2 (ja) | プロセッサ及びストアバッファ制御方法 | |
| JP4833792B2 (ja) | データ解析システム | |
| JPS62267869A (ja) | ベクトル・プロセツサにおける演算例外時の処理方式 | |
| JPH04205144A (ja) | マイクロプロセッサ | |
| JPS61117635A (ja) | 仮想記憶制御方式 | |
| JPH03149621A (ja) | マイクロプロセッサ | |
| JPS6373336A (ja) | 特権プログラム呼出し方式 | |
| JPS63120336A (ja) | メモリアクセスモ−ド切替え方式 | |
| JP2899009B2 (ja) | 情報処理装置 | |
| JPS6383826A (ja) | ハ−ドコピ−制御装置 | |
| JPS6220032A (ja) | 情報処理装置 | |
| JPS63257016A (ja) | アプリケ−シヨン理解支援システム | |
| JPS61184644A (ja) | 仮想計算機システム制御方式 | |
| JPS60238946A (ja) | スナツプシヨツトダンプ処理方式 | |
| JPS62113238A (ja) | 電子計算機システムにおけるプログラム修正装置 | |
| JPS61241843A (ja) | 情報処理装置 | |
| JPH02141833A (ja) | 情報処理装置 | |
| JPH02176946A (ja) | プログラム暴走検出方法 | |
| JP2000076095A (ja) | プログラムトレース装置およびプログラムトレース方法およびそのプログラムを記憶した記憶媒体 | |
| JPS60193046A (ja) | 命令例外検出方式 |