JPS59117637A - 浮動小数点乗算装置 - Google Patents
浮動小数点乗算装置Info
- Publication number
- JPS59117637A JPS59117637A JP57228002A JP22800282A JPS59117637A JP S59117637 A JPS59117637 A JP S59117637A JP 57228002 A JP57228002 A JP 57228002A JP 22800282 A JP22800282 A JP 22800282A JP S59117637 A JPS59117637 A JP S59117637A
- Authority
- JP
- Japan
- Prior art keywords
- exponent part
- operand
- floating point
- adder
- exponent
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/483—Computations with numbers represented by a non-linear combination of denominational numbers, e.g. rational numbers, logarithmic number system or floating-point numbers
- G06F7/487—Multiplying; Dividing
- G06F7/4876—Multiplying
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/38—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
- G06F7/48—Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
- G06F7/499—Denomination or exception handling, e.g. rounding or overflow
- G06F7/49905—Exception handling
- G06F7/4991—Overflow or underflow
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Computational Mathematics (AREA)
- Computing Systems (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Nonlinear Science (AREA)
- General Engineering & Computer Science (AREA)
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は半導体集積回路装置に係り、特にＩＥＥＥ（Ｔ
ｈｅ Ｉｎ５ｔｉｔｎｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａ
ｌ ａｎｄＥｌｅｃｔｒｏｎｉｃ４ Ｅｎｇｉｎｅｅｒ
ｓ）規格の浮動小数点乗算装置に関する。
ｈｅ Ｉｎ５ｔｉｔｎｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａ
ｌ ａｎｄＥｌｅｃｔｒｏｎｉｃ４ Ｅｎｇｉｎｅｅｒ
ｓ）規格の浮動小数点乗算装置に関する。
〔発明の技術的背景およびその問題点〕Ｉ ＥＥＥ規格
の浮動小数点乗算においては、指数部の加算は （Ｘ−Ｂ）＋（Ｙ−Ｒ）＝（Ｘ＋Ｙ−Ｂ ）−Ｂとして
行なう。但し、Ｘ、Ｙは浮動小数点形式の被演算データ
の指数部のオペランド、ＢはベースでＢ＝２°−１１（
ｎはデータのビット数）と定義される。
の浮動小数点乗算においては、指数部の加算は （Ｘ−Ｂ）＋（Ｙ−Ｒ）＝（Ｘ＋Ｙ−Ｂ ）−Ｂとして
行なう。但し、Ｘ、Ｙは浮動小数点形式の被演算データ
の指数部のオペランド、ＢはベースでＢ＝２°−１１（
ｎはデータのビット数）と定義される。
上記の如き指数部の加算は、従来は第１図に示すような
装置によってなされている。第１のＡＬＵ（算術論理回
路； ａｒｉｔｈｍｅｔｉｃ ａｎｄ ｌｏｇｉｃ ｕ
ｎｉｔ） １はｎビットの入力Ｘ、Ｙを加算し、ｎビッ
トのＸ＋Ｙを出力する。第２のＡＬＵ２は第１のＡＬＵ
Ｉの出力とＢの２の補数（ｎビット）を加算し、ｎビッ
トのＸ＋Ｙ−Ｂを出力する。
装置によってなされている。第１のＡＬＵ（算術論理回
路； ａｒｉｔｈｍｅｔｉｃ ａｎｄ ｌｏｇｉｃ ｕ
ｎｉｔ） １はｎビットの入力Ｘ、Ｙを加算し、ｎビッ
トのＸ＋Ｙを出力する。第２のＡＬＵ２は第１のＡＬＵ
Ｉの出力とＢの２の補数（ｎビット）を加算し、ｎビッ
トのＸ＋Ｙ−Ｂを出力する。
このようにＩＥＥＥ規格の浮動小数点乗算を実行する従
来装置においては、指数部の加算のために２個のＡＬＵ
が用いられているため、装置全体の回路が複雑化し、規
模が大きくなっている。また、回路規模が大きくなるこ
とに伴って消費電力が増大し、演算に要する時間も増大
するという欠点がある。
来装置においては、指数部の加算のために２個のＡＬＵ
が用いられているため、装置全体の回路が複雑化し、規
模が大きくなっている。また、回路規模が大きくなるこ
とに伴って消費電力が増大し、演算に要する時間も増大
するという欠点がある。
本発明は上述の従来技術の欠点に鑑みてなされたもので
、被演算データの指数部の加算を１個のＡＬＵで行なう
ことによって、回路が簡単でかつ消費電力が少なく演算
所要時間も少ない浮動小数点乗算装置を提供するもので
ある。
、被演算データの指数部の加算を１個のＡＬＵで行なう
ことによって、回路が簡単でかつ消費電力が少なく演算
所要時間も少ない浮動小数点乗算装置を提供するもので
ある。
上記の目的を実現するため本発明は、浮動小数点形式の
２つの被演算データの指数部を加算する指数部加算器に
、被演算データの上位２ビツトもしくは加算されたデー
タの上位２ビツトを補正する手段（被演算データのＭＳ
Ｂ （最上位ピット）を反転するインノ々−タ、もしく
は加算器出力の上位２ビツトの入れ替え及びオーバー／
アンダーフロー検出器）を設け、かつ指数部加算器に外
部入力にもとづいてデータの指数部を桁上げする機能を
持たせた浮動小数点乗算装置を提供するものである。
２つの被演算データの指数部を加算する指数部加算器に
、被演算データの上位２ビツトもしくは加算されたデー
タの上位２ビツトを補正する手段（被演算データのＭＳ
Ｂ （最上位ピット）を反転するインノ々−タ、もしく
は加算器出力の上位２ビツトの入れ替え及びオーバー／
アンダーフロー検出器）を設け、かつ指数部加算器に外
部入力にもとづいてデータの指数部を桁上げする機能を
持たせた浮動小数点乗算装置を提供するものである。
本発明の実施例を第２図および第３図を参照して説明す
る。第２図はデータを入力する段階で上位２ビツトを補
正する方式の一実施例の回路図である。指数部加算器１
０１はｎ ＋１ぎットの加算を実行するＡＬＵで、端子
１０２を介して桁上げ入力を与える。インバータ１０３
は一方の被演算データの指数部のＭＳＢを反転する回路
で、出力信号はこの指数部加算器の一方の入力の上位２
ビツトに与えられる。
る。第２図はデータを入力する段階で上位２ビツトを補
正する方式の一実施例の回路図である。指数部加算器１
０１はｎ ＋１ぎットの加算を実行するＡＬＵで、端子
１０２を介して桁上げ入力を与える。インバータ１０３
は一方の被演算データの指数部のＭＳＢを反転する回路
で、出力信号はこの指数部加算器の一方の入力の上位２
ビツトに与えられる。
次に、第２図の一実施例の動作を説明する。前述の如く
、ＩＥＥＥ規格における浮動小数点乗算の指数部の加算
は、Ｘ十Ｙ−Ｂを求めることで実現される。ここで、ペ
ースＢは Ｂ＝２ −１ ＝２ｎ −２＋ ２１−３＋・・・＋２１＋２° ・・
・・・・（１）と定義されるから、Ｂの２の補数は式（
１）より（Ｂの２の補数）＝２＋２ ＋１ ・・
・・・・（２）となる。従って、オペランＰＸを Ｘ＝Ｘｎ、２”＋ ２＝２＋−・・Ｘｎ−２ ＋Ｘ１２ ＋Ｘｏ２ ＝・・・・・・・・（３）とす
ると、Ｘ−Ｂは式（２）、式（３）よりＸ−Ｂ＝２ｎ＋
（１＋Ｘｎ−１）２ｎ−１＋Ｘｎ−２２ｎ−２＋Ｘ、、
２””＋・−Ｘ１２”＋Ｘ。２＋１・・・・・・・・・
（４） と表現することができる。
、ＩＥＥＥ規格における浮動小数点乗算の指数部の加算
は、Ｘ十Ｙ−Ｂを求めることで実現される。ここで、ペ
ースＢは Ｂ＝２ −１ ＝２ｎ −２＋ ２１−３＋・・・＋２１＋２° ・・
・・・・（１）と定義されるから、Ｂの２の補数は式（
１）より（Ｂの２の補数）＝２＋２ ＋１ ・・
・・・・（２）となる。従って、オペランＰＸを Ｘ＝Ｘｎ、２”＋ ２＝２＋−・・Ｘｎ−２ ＋Ｘ１２ ＋Ｘｏ２ ＝・・・・・・・・（３）とす
ると、Ｘ−Ｂは式（２）、式（３）よりＸ−Ｂ＝２ｎ＋
（１＋Ｘｎ−１）２ｎ−１＋Ｘｎ−２２ｎ−２＋Ｘ、、
２””＋・−Ｘ１２”＋Ｘ。２＋１・・・・・・・・・
（４） と表現することができる。
ここで、ｘｎ、＝ｏとすると、式（４）よりＸ−Ｂ＝２
＋２ ＋Ｘｎ−２２＋・・・＋Ｘｏｚ＋１
・・・・−・・・・ （５）Ｘｎ−、＝１とすると式（
４）より Ｘ−Ｂ＝２ｎ＋２°＋Ｘｎ−２２ｎ−２＋・・・＋Ｘｏ
２＋１ ・・・・・・ （６）となる。ここで、Ｘｎ
、＝ＯのときはＸ−Ｂの２ｎ、２ｎ−１ヒツトハ１トナ
リ、Ｘ、−、＝１ノドｅはＸ−Ｈの２ｎ 、 ２ｎ−１
ピツトは０となる。従って。
＋２ ＋Ｘｎ−２２＋・・・＋Ｘｏｚ＋１
・・・・−・・・・ （５）Ｘｎ−、＝１とすると式（
４）より Ｘ−Ｂ＝２ｎ＋２°＋Ｘｎ−２２ｎ−２＋・・・＋Ｘｏ
２＋１ ・・・・・・ （６）となる。ここで、Ｘｎ
、＝ＯのときはＸ−Ｂの２ｎ、２ｎ−１ヒツトハ１トナ
リ、Ｘ、−、＝１ノドｅはＸ−Ｈの２ｎ 、 ２ｎ−１
ピツトは０となる。従って。
指数部加算器１０１の端子１０２より桁上げ人力″ｌ”
を与え、かつ一方の入力オペランｒ（ＸもしくはＹのい
ずれか）のＭＳＢをインバータ１０３で反転し上位２ビ
ツトに入力すること罠よって（Ｘ＋Ｙ−Ｂ）を求めるこ
とができる。
を与え、かつ一方の入力オペランｒ（ＸもしくはＹのい
ずれか）のＭＳＢをインバータ１０３で反転し上位２ビ
ツトに入力すること罠よって（Ｘ＋Ｙ−Ｂ）を求めるこ
とができる。
このように、指数部の加算（Ｘ−Ｂ） ＋ （Ｙ−Ｂ）
を実行する際に、（Ｘ＋Ｙ−Ｂ）の演算のうちの（Ｘ−
Ｂ）の値を、ＸのＭＳＢをインバータ１０３で反転しこ
の出力を一方の入力データの上位２ビツトに与えること
によって得、（Ｘ＋Ｙ−Ｂ）の演算を１個の指数部加算
器１０１を通すだけで実現することができる。
を実行する際に、（Ｘ＋Ｙ−Ｂ）の演算のうちの（Ｘ−
Ｂ）の値を、ＸのＭＳＢをインバータ１０３で反転しこ
の出力を一方の入力データの上位２ビツトに与えること
によって得、（Ｘ＋Ｙ−Ｂ）の演算を１個の指数部加算
器１０１を通すだけで実現することができる。
第３図はデータを出力する段階で上位２ビツトを補正す
る方式の他の一実施例の回路図で、第２図と同一の要素
は同一の符号で示しである。指数部加算器１０１の出力
の上位２ビツトは排他的Ｎ０Ｒ１０４に与え、これＫよ
ってアンダー／オーツマーフローを検出する。
る方式の他の一実施例の回路図で、第２図と同一の要素
は同一の符号で示しである。指数部加算器１０１の出力
の上位２ビツトは排他的Ｎ０Ｒ１０４に与え、これＫよ
ってアンダー／オーツマーフローを検出する。
次に、第３図の実施例の動作を説明する。まず、父＝Ｘ
−Ｂ 、 ｙ＝Ｙ−Ｂとすると、Ｘ＋Ｙ−Ｂ＝ｘ＋ｙ＋
Ｂ ・・・・・・（７）となる。ここで、端１０
２より桁上げ入力″′ＩＴ’ｌを入力すると、加算器出
力は Ｘ十Ｙ＋１＝（ｘ＋ｙ＋Ｂ）＋Ｂ＋１ −＝＝ １８
）となる。ペースＢはＢ＝２°−１−１と定義されてい
るので式（８）は Ｘ＋Ｙ＋１＝（Ｘ＋）’＋Ｂ）−１２”” −・−・
（９）と表現できる。
−Ｂ 、 ｙ＝Ｙ−Ｂとすると、Ｘ＋Ｙ−Ｂ＝ｘ＋ｙ＋
Ｂ ・・・・・・（７）となる。ここで、端１０
２より桁上げ入力″′ＩＴ’ｌを入力すると、加算器出
力は Ｘ十Ｙ＋１＝（ｘ＋ｙ＋Ｂ）＋Ｂ＋１ −＝＝ １８
）となる。ペースＢはＢ＝２°−１−１と定義されてい
るので式（８）は Ｘ＋Ｙ＋１＝（Ｘ＋）’＋Ｂ）−１２”” −・−・
（９）と表現できる。
従って、ｘ＋ｙ＋Ｂおよび指数部加算器１０１の出力２
゜を ｘ 十ｙ ＋ Ｂ ＝Ｚｎ−１２＋ Ｚ ２ｎ−２＋・・・ｚｏ２° ・・・・・・００）
−２ ｚｏ＝ｚｏｎ２ｎ＋ｚｏｎ−１２ｎ−１＋・・・＋ｚｏ
。２°・・・αυと定義すると、式（９）、（ＩＱ、α
υより２ｎ、＝０のとき２゜ｎ”Ｏｊ ｚｏｎ−１＝”
ｚｎ、＝ｉのとき２゜ｎ”’ ｅ ｚＯｎ−１”０とな
る。このようにして、（ｚｎ−１ｙ ｚｎ−２ｙ・・・
ｚ）” （ｚＯｎ、ｚＯｎ−２１０ｎ−３９・・・ｚｏ
ｏ）として加ｚ 算結果を求めることができる。
゜を ｘ 十ｙ ＋ Ｂ ＝Ｚｎ−１２＋ Ｚ ２ｎ−２＋・・・ｚｏ２° ・・・・・・００）
−２ ｚｏ＝ｚｏｎ２ｎ＋ｚｏｎ−１２ｎ−１＋・・・＋ｚｏ
。２°・・・αυと定義すると、式（９）、（ＩＱ、α
υより２ｎ、＝０のとき２゜ｎ”Ｏｊ ｚｏｎ−１＝”
ｚｎ、＝ｉのとき２゜ｎ”’ ｅ ｚＯｎ−１”０とな
る。このようにして、（ｚｎ−１ｙ ｚｎ−２ｙ・・・
ｚ）” （ｚＯｎ、ｚＯｎ−２１０ｎ−３９・・・ｚｏ
ｏ）として加ｚ 算結果を求めることができる。
なお、ｚｏｎ＝０．ｚｏｎ−１＝０のときは加算結果の
アンダーフローを示し、ｚｏｎ ＝ ’ ｔ ｚＯｎ−
１＝ ’のときは加算結果のオーツマーフローを示して
いるので、排他的Ｎ０Ｒ１０４によりこれを検出し、出
力を無効にする。
アンダーフローを示し、ｚｏｎ ＝ ’ ｔ ｚＯｎ−
１＝ ’のときは加算結果のオーツマーフローを示して
いるので、排他的Ｎ０Ｒ１０４によりこれを検出し、出
力を無効にする。
上述の如（本発明によれば、ＩＥＥＥ規格の浮動小数点
乗算を実行する従来装置の指数部加算器に、被演算デー
タを入力する段階で補正を加える手段、もしくは加算結
果を出力する段階で補正を加える手段を設け、かつ桁上
げ入力を与えることで指数部の加算を１個のＡＬＵで行
なうことができ、回路が簡単でかつ消費電力が少なく演
算所要時間も少ない浮動小数点乗算装置を得ることがで
きる。
乗算を実行する従来装置の指数部加算器に、被演算デー
タを入力する段階で補正を加える手段、もしくは加算結
果を出力する段階で補正を加える手段を設け、かつ桁上
げ入力を与えることで指数部の加算を１個のＡＬＵで行
なうことができ、回路が簡単でかつ消費電力が少なく演
算所要時間も少ない浮動小数点乗算装置を得ることがで
きる。
第１図は従来装置の一構成例のブロック図、第２図は本
発明の一実施例の回路図、第３図は本発明の他の一実施
例の回路図である。 １０２・・・端子（桁上げ入力用）、１０３・・・イン
バータ、１０４・・・排他的ＮＯＲ。 出願人代理人 猪 股 清も１図 ｂ２ 閉 死 ３ 図 （Ｚｏｎ） （Ｚｏｎ−２，−−、Ｚｏｏ１手続補手続 昭和閏年７月７８日 特許庁長官 若 杉 和 夫 殿 １、事件の表示 昭和５７年特許願第２２８００２号 ２、発明の名称 浮動小数点乗算装置 ３、補正をする者 事件との関係 特許出願人 （３０７）東京芝浦電気株式会社 ７、補正の対象 明細書の「発明の詳細な説明」の欄 ８、補正の内容 明細書に落丁がありましたので、「３、発明の詳細な説
明」の項目を設けた明細書の第２頁を別紙の通り補充す
る。 算しかつ外部から与えられる桁上げ人力にもとづいて前
記指数部を桁上げする指数部加算器と、前記指数部加算
器の出力の上位２ビツトの値が互いに等しいときは前記
指数部加算器の出力を無効にするオーバー／アンダーフ
ロー検出器とを備えることを特徴とする浮動小数点乗算
装置。 ３、発明の詳細な説明 〔発明の技術分野〕 本発明は半導体集積回路装置に係り、特にＩＥＥＥ（Ｔ
ｈｅ Ｉｎ５ｔｉｔｎｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａ
ｌ ａｎｄＥｌｅｃｔｒｏｎｉｃ４ Ｅｎｇｉｎｅｅｒ
ｓ）規格の浮動小数点乗算装置に関する。 〔発明の技術的背景およびその問題点〕Ｉ ＥＥＥ規格
の浮動小数点乗算においては、指数部の加算は
発明の一実施例の回路図、第３図は本発明の他の一実施
例の回路図である。 １０２・・・端子（桁上げ入力用）、１０３・・・イン
バータ、１０４・・・排他的ＮＯＲ。 出願人代理人 猪 股 清も１図 ｂ２ 閉 死 ３ 図 （Ｚｏｎ） （Ｚｏｎ−２，−−、Ｚｏｏ１手続補手続 昭和閏年７月７８日 特許庁長官 若 杉 和 夫 殿 １、事件の表示 昭和５７年特許願第２２８００２号 ２、発明の名称 浮動小数点乗算装置 ３、補正をする者 事件との関係 特許出願人 （３０７）東京芝浦電気株式会社 ７、補正の対象 明細書の「発明の詳細な説明」の欄 ８、補正の内容 明細書に落丁がありましたので、「３、発明の詳細な説
明」の項目を設けた明細書の第２頁を別紙の通り補充す
る。 算しかつ外部から与えられる桁上げ人力にもとづいて前
記指数部を桁上げする指数部加算器と、前記指数部加算
器の出力の上位２ビツトの値が互いに等しいときは前記
指数部加算器の出力を無効にするオーバー／アンダーフ
ロー検出器とを備えることを特徴とする浮動小数点乗算
装置。 ３、発明の詳細な説明 〔発明の技術分野〕 本発明は半導体集積回路装置に係り、特にＩＥＥＥ（Ｔ
ｈｅ Ｉｎ５ｔｉｔｎｔｅ ｏｆ Ｅｌｅｃｔｒｉｃａ
ｌ ａｎｄＥｌｅｃｔｒｏｎｉｃ４ Ｅｎｇｉｎｅｅｒ
ｓ）規格の浮動小数点乗算装置に関する。 〔発明の技術的背景およびその問題点〕Ｉ ＥＥＥ規格
の浮動小数点乗算においては、指数部の加算は
Claims (1)
- 【特許請求の範囲】 １、浮動小数点形式の２つの被演算データの指数部を加
算することにより前記２つの被演算データを乗算する浮
動小数点乗算装置において、前記被演算データの一方の
指数部の最上位ビットを反転し該指数部の上位２ビツト
に入力するインバータと、前記インノ々−夕の出力を上
位２♂ツ）Ｋ入力した前記一方の指数部に他方の前記被
演算データの指数部を加算しかつ外部力・ら与えられる
桁上げ入力にもとづいて前記指数部を桁上げする指数部
加算器とを備えることを特徴とする浮動小数点乗算装置
。 ２、浮動小数点形式の２つの被演算データの指数部を加
算することにより前記２つの被演算データを乗算する浮
動小数点乗算装置にお（・て、前記２つの被演算データ
の指数部を互（・に加算しかつ外部から与えられる桁上
げ人力にもとづいて前記指数部を桁上げする指数部加算
器と、前記指数部加算器の出力の上位２ビツトの値が互
いに等しいときは前記指数部加算器の出力を無効にする
オーバー／アンダーフロー検出器とを備えることを特徴
とする浮動小数点乗算装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57228002A JPS59117637A (ja) | 1982-12-24 | 1982-12-24 | 浮動小数点乗算装置 |
| US06/562,736 US4590584A (en) | 1982-12-24 | 1983-12-19 | Method and system for processing exponents in floating-point multiplication |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57228002A JPS59117637A (ja) | 1982-12-24 | 1982-12-24 | 浮動小数点乗算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59117637A true JPS59117637A (ja) | 1984-07-07 |
| JPS6319894B2 JPS6319894B2 (ja) | 1988-04-25 |
Family
ID=16869633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57228002A Granted JPS59117637A (ja) | 1982-12-24 | 1982-12-24 | 浮動小数点乗算装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4590584A (ja) |
| JP (1) | JPS59117637A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02302824A (ja) * | 1989-05-18 | 1990-12-14 | Fujitsu Ltd | 浮動小数点乗算における指数演算装置 |
| JPH04357522A (ja) * | 1990-08-24 | 1992-12-10 | Matsushita Electric Ind Co Ltd | 浮動小数点データの演算方法および演算装置 |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5153847A (en) * | 1986-06-27 | 1992-10-06 | Matsushita Electric Industrial Co., Ltd. | Arithmetic processor using signed digit representation of internal operands |
| US5206825A (en) * | 1987-05-27 | 1993-04-27 | Matsushita Electric Industrial Co., Ltd. | Arithmetic processor using signed-digit representation of external operands |
| US4941119A (en) * | 1988-11-30 | 1990-07-10 | Control Data Corporation | Method and apparatus for predicting an overflow in an integer multiply |
| US4975868A (en) * | 1989-04-17 | 1990-12-04 | International Business Machines Corporation | Floating-point processor having pre-adjusted exponent bias for multiplication and division |
| DE69132807T2 (de) * | 1990-08-24 | 2002-06-27 | Matsushita Electric Industrial Co., Ltd. | Verfahren und Gerät zur Berechnung von Gleitkommadaten |
| US5553015A (en) * | 1994-04-15 | 1996-09-03 | International Business Machines Corporation | Efficient floating point overflow and underflow detection system |
| GB2317248B (en) * | 1996-09-02 | 2001-08-15 | Siemens Plc | Floating point number data processing means |
| KR100425674B1 (ko) * | 1996-10-11 | 2004-06-11 | 엘지전자 주식회사 | 디지탈신호처리기의부동소숫점형식곱셈방법 |
| US7991811B2 (en) * | 2007-04-17 | 2011-08-02 | International Business Machines Corporation | Method and system for optimizing floating point conversion between different bases |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5776634A (en) * | 1980-10-31 | 1982-05-13 | Hitachi Ltd | Digital signal processor |
| US4366548A (en) * | 1981-01-02 | 1982-12-28 | Sperry Corporation | Adder for exponent arithmetic |
| US4429370A (en) * | 1981-04-23 | 1984-01-31 | Data General Corporation | Arithmetic unit for use in a data processing system for computing exponent results and detecting overflow and underflow conditions thereof |
-
1982
- 1982-12-24 JP JP57228002A patent/JPS59117637A/ja active Granted
-
1983
- 1983-12-19 US US06/562,736 patent/US4590584A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02302824A (ja) * | 1989-05-18 | 1990-12-14 | Fujitsu Ltd | 浮動小数点乗算における指数演算装置 |
| JPH04357522A (ja) * | 1990-08-24 | 1992-12-10 | Matsushita Electric Ind Co Ltd | 浮動小数点データの演算方法および演算装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6319894B2 (ja) | 1988-04-25 |
| US4590584A (en) | 1986-05-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6099158A (en) | Apparatus and methods for execution of computer instructions | |
| US11347511B2 (en) | Floating-point scaling operation | |
| US6763368B2 (en) | Method and apparatus for performing single-cycle addition or subtraction and comparison in redundant form arithmetic | |
| US6697832B1 (en) | Floating-point processor with improved intermediate result handling | |
| US9519460B1 (en) | Universal single instruction multiple data multiplier and wide accumulator unit | |
| US7480685B2 (en) | Apparatus and method for generating packed sum of absolute differences | |
| GB2294565A (en) | Floating point arithmetic unit | |
| US5993051A (en) | Combined leading one and leading zero anticipator | |
| US20070192399A1 (en) | Power-efficient sign extension for booth multiplication methods and systems | |
| JPH07210368A (ja) | 算術演算の結果として生じる正および負のオーバーフローのハードウェアによる効率的な取り扱い方法 | |
| CN103984521B (zh) | Gpdsp中simd结构浮点除法的实现方法及装置 | |
| US20050060359A1 (en) | Arithmetic unit for addition or subtraction with preliminary saturation detection | |
| CN108958705A (zh) | 一种支持混合数据类型的浮点融合乘加器及其应用方法 | |
| US4590584A (en) | Method and system for processing exponents in floating-point multiplication | |
| US7809783B2 (en) | Booth multiplier with enhanced reduction tree circuitry | |
| US6061707A (en) | Method and apparatus for generating an end-around carry in a floating-point pipeline within a computer system | |
| JPH02294731A (ja) | 浮動小数点数演算処理装置及び除数倍数生成装置 | |
| Mathis et al. | A well-equipped implementation: Normal/denormalized half/single/double precision IEEE 754 floating-point adder/subtracter | |
| US6519620B1 (en) | Saturation select apparatus and method therefor | |
| JPH04328630A (ja) | 浮動小数点乗除算装置 | |
| US20050210093A1 (en) | Data processing apparatus and method for comparing floating point operands | |
| WO1998006029A1 (en) | Apparatus and methods for execution of computer instructions | |
| JPH06348456A (ja) | １の補数の加算器および動作方法 | |
| JPH0285922A (ja) | 演算回路 | |
| JPS6194144A (ja) | 浮動小数点加算回路 |