JPS5911933B2 - 映像表示装置におけるライトペン指示位置検出方法 - Google Patents

Description

【発明の詳細な説明】 本発明はディジタルメモリに書込まれたデータに応じた
パターン表示を行う映像表示装置であつて、映像表示画
面にライトペンを対向させて、この対向部位に相当する
ディジタルメモリのアドレスに所要データを書込み得る
ようにしたものにおいて、映像表示画面上でのライトペ
ンの対向部位、換言すればパターン表示を行わせんとす
るライトペン表示位置を検出する方法に関する。

ライトペンは、映像表示画面、例えばＣＲＴ画面にこれ
を近接対向させることにより、対向部位に現れる走査線
をフォトトランジスタ等の光電変換素子にて光学的に検
知し、これを光電変侯してパルス状の電気信号として出
力するものであり、この出力信号とＣＲＴのビーム走査
に関連する信号とに基き、ＣＲＴ画面上でのライトペン
の対向部位、直接的には上記走査線のライトペンによる
検知部位のＣＲＴ画面での位置を認識させるために使用
される。

而してライトペンを対向させて指示した画面上の位置に
対応するメモリアドレスに特定のデータを書込み、この
データに基くパターンをライトペン指示位置に直ちに表
示させるようにしたＣＲＴディスプレイにおいては、そ
の指示位置におけるライトペンヘの入光光量が、該ライ
トペンの出力信号に基く表示が行われる前後で相異るこ
とになり、また表示パターンによつて区々に異ることと
なつて、ライトペン指示位置として認識すべき位置、又
はこの位置に対応させるべきメモリアドレスが不安定に
なるという不都合があり、またライトペンの検知感度の
調整が難しいという問題があつた。本発明は斯かる事情
に鑑みなされたものであつて、ライトペンを用いてのデ
ータ書込を行わせる間には、相前後する２フィールドの
うちの一のフィールドでライトペンが対向する概略位置
を検出し、他のフィールドではこの概略位置近傍をディ
ジタルメモリの内容とは無関係に一定の明るさとして、
この際の表示によりライトペンが対向する詳細位置を特
定することとして、表示パターンに左右されることなく
ライトペン指示位置の認識を安定して行わせることを可
能としたライトペン指示位置検出方法を提供することを
目的とする。

本発明に係るライトペン指示位置検出方法は、映像表示
画面に対向させたライトベンの出力信号に応じてデイジ
タルメモ！旧こ書込まれたデータに基いたパターン表示
を行う映像表示装置において、前記ライトペンの動作時
ＪＣ．は、相前後する２フイールドのうちの一のフイー
ルドではライトペンの出力信号によりライトペンが対向
する映像表示画面上の概略位置を検出・し、働のフイー
ルドでは該概略位置の近傍を一定の朋るさで表示し、こ
の表示によるライトペンの出力・信号によりライトペン
が対向する映像表示画面の詳細位置を特定することを特
徴とする。以下に本発明をその実施例を示す図面に基い
て詳述する。

第１図は本発明に係る０ＲＴデイスプレイの要部回路を
略示するプロツク図．第２図イ〜夕はその動作説明のた
めのタイムチヤート、第３図イ２〜ヌ１はその一部（Ａ
で示す部分）を拡大して詳細に示すタイムチヤートであ
る。このＣＲＴデイスブレイはＣＲＴ７の画面にライト
ペン３４を近接対向させ、ζれを移動させると、その移
動軌跡に倣うパターンがＣＲＴ画面に表示されるように
したものであり、ＣＲＴ画面を黒板に、またライトペン
をチヨークに見立てたテレビ黒板システムと祢すべきも
のである。

図において１は後述するカウンタロツクｇと同じか又は
それよりも高周波の基本ク０ツクパルスを発する発振回
路であつて、該基本クロツクパルスは分周ゲート回路２
へ入力され、ここでＣＲＴ表示の１フイールドにつき１
・回の割合で現れる垂直同期パルスａ〔第２図イ〕、垂
直同期パルスａを２分周したパルスｃ〔第２図ハ〕、こ
の２分匈パルスｃの逆位相のパルスｄ〔第２図二〕、垂
直同期パルスの周期よりも短局期の水平同期パルスｅ〔
第２図ホ、第３図イ〕、垂直同期パルスＡ２個につき１
個の割合でその立土りに同期して立下る、垂直同期パル
スａよりも狭幅の書込パルスｆ〔第２図へ〕及び垂直同
期パルスａが現れている間及びその前後の適数個の水平
同期パルスｅを除く相隣水平同期パルスＥ，ｅ間におい
て水平方向の画素数分ずつ現れるカウンタクロツクｇ〔
第２図卜、第３図口〕等、が作成される。垂直同期パル
スａは垂直ドライブ回路５に入力されて増幅され、また
水平同期パルスｅは水平ドライブ回路６に入力されて増
幅され、夫々ＣＲＴ７へ与えられ、これらに同期するよ
うにＣＲＴ７のビームを走査する。

ＣＲＴ７に表示すべきデータは赤、緑、青の夫々に割付
けられたエリア８Ｒ，８Ｇ，８Ｂを有するデイジタルの
メモリ８から読出され、後述する選択制御信号ｒにて制
御される選択回路１２を経由して、Ｄ／Ａ変換回路１３
へ入力され、ここで赤、緑、青夫々に関する信号毎に適
当なレベルのアナログ信号に変換された土でＣＲＴ７へ
与えられる。１９及び２０はメモリ８の内容を読出し、
またこれに対する書込みを行うための水平アドレス及び
垂直アドレスを夫々出力するためのカウンタであつて、
水平アドレスカウンタ１９にはカウンタクロツクｇが計
数人力として、また水平同期パルスｅがりセツト入力と
して与えられ、水平走査線１本につき１回の周期でカウ
ンタクロツクｇの計数を行い、これを水平アドレスとし
てセレクタ１５経由でメモリ８へ与えるようにしてあり
、また垂直アドレスカウンタ２０には水平同期パルスｅ
が計数人力として与えられ、また垂直同期パルスａがり
セツト入力として与えられ、１フイールドにつき１回の
周期で水平同期パルスの計数を行い、これを垂直アドレ
スとしてセレクタ１６経由でメモリ８へ与えるようにし
てある。

従つてこれら水平アドレス、垂直アドレスにて順次定ま
るメモリ８のアドレスのデータはビーム走査に同期する
ようにして読出され、その画面に正しく表示されること
になる。次にライトペン３４は２つの出力を有し、一方
の出力はこのライトペンがＣＲＴ７に当接されて動作状
態にあるか、否かを夫々ハイ、ローのレベルで表わす信
号ｂ〔第２図口〕であり、他方の出力はその当接位置、
即ち指示位置を表わす信号である。

前渚はライトペン３４の先端部をＣＲＴ７等に当接する
と作動するフオトカプラ等によつて得られるものであり
、この信号ｂは、パルスｃ及びｄを各一人力とするＡＮ
Ｄゲート３，４夫々の他方の入力となつている。ＡＮＤ
ゲート３の出力はＡＮＤゲート２１の一人力となつてお
り、ＡＮＤゲート４の出力はＡＮＤゲート１４及び３入
力ゲート３２の一人力となつている。ライトペン３４の
他方の出力はその指示位置検出のための情報となる信号
であり、増幅回路３５にて増幅された後２値化回路３６
にて波形整形された２値出力ｈ〔第２図チ、第３図ハ〕
となる。

このライトペン３４の検出走査線は、ＣＲＴ画面の明る
さ、ライトペンの受光面積のサイズ、感度にもよるが、
１フイールドにつき３〜１０ラインであり、従つて出力
信号又は２値出力ｈは３〜１０個（図示の例は３個）の
パルスとなる。このうち１番目のパルスは不安定である
のでパルス選別回路３７でこれを除く他の適当なパルス
（実施例では２番目のパルス）を指示位置検出信号とし
て抜き出し、このパルスｉ〔第２図り、第３図二〕をＡ
ＮＤゲート１４，２１の他人力としている。ＡＮＤゲー
ト２１はこの信号ｂ及びパルスｃを２入力とするＡＮＤ
ゲート３の出力と前記パルスｉとを入力とするものであ
るからその出力信号ｋは第２図ルに示すように２フイー
ルドにつき１回の割合でパルスｉが現れる状態となる。
そしてこの信号ｋの立上り時点でラツチ回路２２及び２
３を動作せしめて、これらのラツチ回路２２及び２３の
夫々へ入力されている水平アドレスカウンタ１９及び垂
直アドレスカウンタ２０のその時点における出力内容を
夫々一時記憶させるようにしている。従つてこのラツチ
回路２２及び２３が各記憶している内容はライトペンが
指示している概略の位置に対応するメモリ８の水平及び
垂直アトレスとなつている。而してこのようにしてラツ
チ回路２２及び２３に各記憶されたデータは、これを夫
々α及びβだけ減算する減算回路２４及び２５へ各入力
され、ここで夫々α及びβだけ減算されて、その演算結
果は比較回路２６及び２７夫々へ入力される。

減算回路２４から比較回路２６へ入力されるデータは前
述の概略位置の画素から画素α個分だけ画面左方へ寄つ
た位置の画素に対応するメモリ８の水平アドレスとなつ
ており、また減算回路２５から比較回路２７へ入力され
るデータは前述の概略位置の画素から水平走査線β本分
土方へ寄つた位置の画素に対応するメモリ８の垂直アド
レスとなつている。さて比較回路２６及び２７夫々の他
人力として水平アドレスカウンタ１９及び垂直アドレス
カウンタ２０の出力が与えられるようにしてある。

そしてこれら比較回路２６，２７は夫々の２入力が一致
する時を監視しており、その時点でハイレベルとなる信
号２〔第２図ヲ、第３図へ〕及びｍ〔第２図ワ、第３図
卜〕を各出力する。信号２は水平走査線１本につき（水
平同期パルスｅの１周期につき）１回ハイレベルとなり
、また信号．は１フイールドにつき（垂直同期パルスａ
の１同期につき）１回ハイレベルとなることは勿論であ
る。比較回路２６，２７の各出力信号′，ｍは夫々フリ
ツプフロツプ２８，２９のセツト端子Ｓへ入力されるよ
うにしてある。これらフリツプフロツプ２８及び２９夫
々のＱ出力信号ｐ〔第２図力、第３図チ〕及びｑ〔第２
図ヨ、第３図り〕は前記３入力ＡＮＤゲート３２の残り
２つの入力とすると共にγ進カウンタ３０及びδ進カウ
ンタ３１の夫夫へ入力される。γ進カウンタ３０及びδ
進カウンタ３１は夫々カウンタクロツクｇ及び水平同期
パルスｅを計数人力としており、夫々信号ｐ及びｑがハ
イレベルである間これらを計数し、夫々γ及びδだけカ
ウントすると現れるキヤリ一出力をフリツプフロツプ２
８及び２９夫々のりセツト端子Ｒへ与えるようにしてあ
る。従つてフリツプフロツプ２８の出力信号ｐは信号２
が立上つてからカウンタクロツクｇがγ個現れる時間ｒ
−ｇ（ｔ）〔但しｇ（１）はカウンタクロツクｇの同期
〕分だけハイレベルとなる信号となり、またフリツプフ
ロツプ２９の出力信号ｑは信号ｍが立上つてから水平同
期パルスｅがδ個現れる時間δ・ｅ（ト）〔但しｅ（ｔ
）は水平同期パルスの周期〕分だけハイレベルとなる信
号となる。なお図示していないがγ進カウンタ３０は水
平同同期パルスｅで、またδ進カウンタ３１は垂直同期
パルスａで夫々りセツトされる。さて３入力ＡＮＤゲー
ト３２の入力信号は、信号ｂ及びパルスｄを２人力とす
るＡＮＤゲート４の出力並びに信号Ｐ，ｑであるから、
その出力信号、即ち選択制御信号ｒ〔第２図夕、第３図
ヌ〕はこれらがいずれもハイレベルにある間にハイレベ
ルとなるパルス信号となる。

この選択制御信号ｒは選択回路１２の入力選択の制御に
関与し、選択回路１２はこれがローレベルである間はメ
モリ８側よりの入力を、またハイレベルである間はスイ
ツチ９，１０，１１側の入力を各選択してＤ／Ａ変換回
路１３側へ出力させるようにしてある。メモリ８の赤、
緑、青夫々に割付けられたエリア８Ｒ，８Ｇ，８Ｂから
読出されたデータは夫々に選択回路１２にて赤、緑、青
夫々に割付けられた回路部分１２Ｒ，１２Ｇ，１２Ｂへ
入力される。一方各回路部分１２Ｒ，１２Ｇ，１２Ｂに
はスイツチ９，１０，１１の夫々によつて切換選択され
る固定電位Ｖｃｃ又は接地レベル電位ＧＮＤも入力され
る。そして選択回路１２の各回路部分１２Ｒ，１２Ｇ，
１２Ｂの出力はＤ／Ａ変換回路１３にて赤、緑、青夫々
に割付けた回路部分１３Ｒ，１３Ｇ，１３Ｂの夫々にて
アナログ信号に変換されてＣＲＴへ与えられるようにし
ている。選択回路１２は選択制御信号ｒがローレベルで
ある間はメモリ８側よりの入力をＤ／Ａ変換回路１３側
へ出力するので既にメモリ８に書込まれたデータによる
パターン表示が行われることは言うまでもないが、一方
信号ｒがハイレベルである間はスイツチ９，１０，１１
側入力電位によつて定まる表示が行われることになる。
図示の如くスイツチ９，１０，１１総てにて電位Ｖｃｃ
を選択した場合は白色の表示が行われ、逆に総てにて電
位ＧＮＤを選択した場合は灰（黒）色の表示力桁われ、
また例えばスイツチ９のみを電位Ｖｃｃ側とレ他をＧＮ
Ｄ側としたような場合は赤色の表示が行われるＯ選択制
御信号ｒがハイレベルとなつたことによる表示形態の説
明は後述することにしてその他の部分について説明する
とＡＮＤゲート１４にはＡＮＤゲート３２同様ＡＮＤゲ
ート４の出力が入力されているので信号ｒが現れるフイ
ールドにおいてのみパルスｉが現れる信号Ｊ．〔第２図
ヌ、第３図ホ〕がＡＮＤゲート１４の出力として得られ
ることになる。

この信号ｊは水平アドレスカウンタ１９及び垂直アドレ
スカウンタ２０の出力を夫夫に入力とするラツチ回路１
７及び１８へ与えられ、ラツチ回路１７及び１８は信号
ｊの立上りで動作せしめられて、カウンタ１９及び２０
夫々からの入力内容を一時記憶する。斯かる動作は信号
ｋによるラツチ回路２２，２３の動作と同様である。さ
てこのようにしてラツチ回路１７，１８に各記憶された
データはセレクタ１５，１６へ入力される。前記書込み
パルスｆはこのセレクタ１５，１６へは入力選択信号と
して与えられ、これがハイレベルである間にはラツチ回
路１７，１８側からの入力を選択出力させ、またローレ
ベルである間にはカウンタ１９，２０側からの人力を選
択出力させる。更に書込みパルスｆはメモリ８へは書込
イネーブル信号として与えられるようにしてあるので、
要するに書込パルスｆがハイレベルとなつた場合には信
号ｊの立土りタイミングにおけるカウンタ１９，２０の
出力内容に対応して定まるメモリ８のアドレスに図示し
ない２値データが書込まれることになる。本発明方法は
例えば叙上の如く構成された装置によつて実現されるの
であるが、この装置の動作を主として選択制御信号ｒに
注目して説明する。

ライトペン３４による指示動作が行われずその動作信号
ｂがローレベルである場合はＡＮＤゲート４の出力がロ
ーレベルであるから信号ｒはローレベルであり、選択回
路１２はメモリ８側よりの入力を選択するのでＣＲＴ７
の表示はメモリ８の内容に応じたパターン表示となる。
また信号ｊもローレベルのままであり、書込データも与
えられないのでメモリ８への書込、書換えも行われない
。さてライトペン３４による指示動作が行われその動作
信号ｂがハイレベルとなつた場合において、各フイール
ド毎にハイレベル・ローレベルを反復するパルスｃがハ
イレベル（ｄがローレベノ（ハ）であるフイールド１に
おいてはＡＮＤゲート４の出力がローレベルであるため
信号ｒはローレベルであるので選択回路１２はメモリ８
側よりの入力を選択しており、その内容に応じたパター
ン表示を行つている。ＡＮＤゲート４の出力はローレベ
ルであるのでＡＮＤゲート１４の出力信号ｊがローレベ
ルとなりラッチ回路１７，１８は動作しないのに対しＡ
ＮＤゲート３の出力はハイレベルであるから、このフイ
ールド１での表示によつて得られたパルスｉはＡＮＤゲ
ート２１を通過し信号ｋが得られる。いまライトペン３
４の指示動作によりこのフイールド１にて得られた信号
ｋの立上り時における水平アドレスカウンタ１９の値を
ｘ′、垂直アドレスカウンタ２０の値をｙ′とするとこ
れらの値はラツチ回路２２，２３夫々に一時記憶される
。ＣＲＴ７の画面をＸ−Ｙ座標系と見做してカウンタの
値ｘ′，ｙ′をこのＸ−Ｙ座標系における対応画素の座
標値とするとこのフイールド１でライトペン３４が指示
したとして検出した点Ｐ′は第４図に示すようにＰ／（
ｘ′，Ｙ○として表わされることになる。第４図には示
していないがＣＲＴ７画面には既にメモリ８に書込まれ
ているデータに応じたパターン表示がなされているから
、このようにして指示位置として検出された点Ｐ′（ｘ
′，ｙ′）は必ずしも正確なものではなく指示位置の概
略位置ということになる。ｘ′，ｙ′は減算回路２４，
２５へ各入力されるから、減算回路２４，２５から比較
回路２６，２７夫々へ入力されるデータはｘ′−α，ｙ
′一βとなつている。一方比較回路２６，２７、フリツ
プフロツプ２８，２９及びカウンタ３０，３１は前述の
如く動作するものであるからフリツプフロツプ２８，２
９夫夫の出力信号Ｐ，ｑがハイレベルとなつている時間
は夫々γ・ｇ（Ｔｊ及びδ・ｅ（ｔ）となる。さて次順
のフイールド、即ちパルスｃがローレベル（ｄがハイレ
ベル）となるフイールド２ではＡＮＤゲート４の出力が
ハイレベルとなるので、この出力及び信号Ｐ，ｑを入力
とする３入力ＡＮＤゲート３２からは選択制御信号ｒが
得られることになる。従つてライトペン３４が指示動作
中であり、相前後する２フイールドのうちの片方のフイ
ールド、つまりパルスｄがハイレベルとなつている方の
フイールド２においては今一つのフイールド１において
概略位置として検出された点Ｐ′（ｘ′，ｙ／）のＹ座
標ｙ′を自むｙ′−β〜ｙ′〜ｙ′−β＋δ・ｅ（ｔ）
の垂直方向に関する領域内であつて、且つそのＸ座標ｘ
′を含むｘ′−α〜ｘ′〜ｘ′−α＋γ・ｇ（ｔ）の水
平方向に関する範囲の部分の走査が行われている間に信
号ｒがハイレベルとなり、これがハイレベルである間選
択回路１２の人力をスイツチ９，１０，１１側へ切換え
る。従つてフイールド２においては第５図に示すように
直線Ｘ＝ｘ′−α，Ｘ＝ｘ′一α＋γ・ｇ（ｔ》，Ｙ＝
ｙ′−β，Ｙ＝ｙ′−β＋δ・ｅ（ｔ）で囲繞される領
域Ｈ（ハツチングを付して示す）だけがスイツチ９，１
０，１１の選択電位にて定まる一定の明るさ、色の表示
になる。なお残余の領域はフイールド１におけると同様
メモリ８の内容に従つた表示となる。さて上述の如き表
示が行われるフイールド２においてはライトペン３４は
一定の明るさの表示が行われている領域ＨＯ走査線に基
いた検出信号を発し、これに応じたパルスｉを出力し、
ＡＮＤゲート１４を通過して信号ｊとなる。

この信号ｊの立上り時における水平アドレスカウンタ１
９の値をｘ、垂直アドレスカウンタ２０の値をｙとする
と、これらの値はラツチ回路１７，１８夫々に一時記憶
され、このフイールド２の後の垂直同期パルスａの立上
りに同期する書込みパルスｆの入力を待つて、これらの
値Ｘ，ｙに相当するメモリ８のアドレスにデータ書込み
が行われることになる。つまりこのフイールド２におい
て一定の明るさとなつている領域Ｈに臨んでいるライト
ペン３４が検出した指示位置を表わすパルスＩ，即ち信
号ｊをその正確な情報として、これに対応するメモリの
アドレスへ書込むこととするのである。このようにして
得た値Ｘ，ｙに対応するＣＲＴ画面土の点Ｐ（Ｘ，ｙ）
は更に次のフイールド（次のフイールド１）では新たに
書込まれたメモリデータに依る表示に変更され、以下同
様の動作を２フイールドを１周期として反復していく。
なお前述のα，β，Ｒ，δの値はライトペン３４の検知
領域の大きさを考慮、して適当に定めればよい。

またスイツチ９，１０，１１による電位Ｃｃ，ＧＮＤの
選択はライトペン感度に応じて適当に行えばよい。以上
詳述したように本発明による場合は相前後する２つのフ
イールドのうちの一方でライトペン指示位置を概略的に
検出し、他方のフイールドで検出した概略位置を一定の
明るさに表示させ、この表示により詳細な指示位置を特
定することとするので、ライトペン指示位置の検出精度
は、表示映像又は表示データを記憶させたメモリ内容に
左右されず正確且つ安定となる。

そして一定の明るさの領域Ｈは２フイールドに１フイー
ルドの割合で表示されるだけであり他のフイールドでは
メモリ内容に従つたパターン表示が行われるからオペレ
ータはその指示位置の認識を誤る虞れがなく、またオペ
レータ以外の画面を見ている渚にとつては、領域Ｈはオ
ペレータのライトペンを把持した手にかくされていて見
えないので領域Ｈのフイールドの交番によるちらつきは
全く問題とならない等、本発明は優れた効果を奏する。

【図面の簡単な説明】

図面は本発明の実施例を示すものであつて、第１図は本
発明に係るＣＲＴデイスプレイの要部回路を略示するプ
ロツク図、第２図イ〜夕はその動作説明のためのタイム
チヤート、第３図イ〜ヌはその一部を拡大して示すタイ
ムチヤート、第４図、第５図は各フイールドにおけるＣ
ＲＴ表示形態を表す説明図である。 ２・・・・・・分周ゲート回路、７・・・・・・ＣＲＴ
、８・・・・・・メモリ、９，１０，１１・・・・・・
スイツチ、１２・・・・・・選択回路、１７，１８，２
２，２３・・・・・・ラツチ回路、２４，２５・・・・
・・減算回路、２６，２７・・・・・・比較回路、２８
，２９・・・・・・フリツプフロツプ、３０，３１・・
・・・・カウンタ、３４・・・・・・ライトペン。

Claims (1)

【特許請求の範囲】
1. １ 映像表示画面に対向させたライトペンの出力信号に
   応じてディジタルメモリに書込まれたデータに基いたパ
   ターン表示を行う映像表示装置において、前記ライトペ
   ンの動作時には、相前後する２フィールドのうちの一の
   フィールドではライトペンの出力信号によりライトペン
   が対向する映像表示画面上の概略位置を検出し、他のフ
   ィールドでは該概略位置の近傍を一定の明るさで表示し
   、この表示によるライトペンの出力信号によりライトペ
   ンが対向する映像表示画面の詳細位置を特定することを
   特徴とするライトペン指示位置検出方法。