JPS6323575B2 - - Google Patents
Info
- Publication number
- JPS6323575B2 JPS6323575B2 JP59110128A JP11012884A JPS6323575B2 JP S6323575 B2 JPS6323575 B2 JP S6323575B2 JP 59110128 A JP59110128 A JP 59110128A JP 11012884 A JP11012884 A JP 11012884A JP S6323575 B2 JPS6323575 B2 JP S6323575B2
- Authority
- JP
- Japan
- Prior art keywords
- counter
- display
- pulse
- coordinate
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
- G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
- G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
- G06F3/033—Pointing devices displaced or positioned by the user, e.g. mice, trackballs, pens or joysticks; Accessories therefor
- G06F3/038—Control and interface arrangements therefor, e.g. drivers or device-embedded control circuitry
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Human Computer Interaction (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Digital Computer Display Output (AREA)
- Controls And Circuits For Display Device (AREA)
- Position Input By Displaying (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は電子計算機の端末機あるいはテレビ
ゲーム等に用いられるデイスプレイコントローラ
に関する。
ゲーム等に用いられるデイスプレイコントローラ
に関する。
近年、CPU（中央処理装置）の制御の下に、
CRT（ブラウン管）表示装置の画面に動画および
静止画の表示を行うデイスプレイコントローラが
種々開発されている。第１２図はこの種のデイス
プレイコントローラａを用いたカラーデイスプレ
イ装置の構成を示すブロツク図であり、この図に
おいてｂはCPU、ＣはCPU・ｂにおいて用いら
れるプログラムが記憶されたROM（リードオン
リメモリ）およびデータ記憶用のRAM（ランダ
ムアクセスメモリ）からなるメモリ、ｄは
VRAM（ビデオ・RAM）、ｅはCRT表示装置で
ある。このカラーデイスプレイ装置において、
CPU・ｂは、まずCRT表示測置ｅの表示画面に
表示させるべき静止画データおよび動画データを
デイスプレイコントローラａへ順次出力する。デ
イスプレイコントローラａは供給されたデータを
順次VRAM・ｄへ書き込む。次に、CPU・ｂが
表示指令をデイスプレイコントローラａへ出力す
ると、デイスプレイコントローラａがこの指令を
受け、VRAM・ｄ内の静止画データおよび動画
データを読出し、CRT表示装置ｅの表示画面に
表示させる。
CRT（ブラウン管）表示装置の画面に動画および
静止画の表示を行うデイスプレイコントローラが
種々開発されている。第１２図はこの種のデイス
プレイコントローラａを用いたカラーデイスプレ
イ装置の構成を示すブロツク図であり、この図に
おいてｂはCPU、ＣはCPU・ｂにおいて用いら
れるプログラムが記憶されたROM（リードオン
リメモリ）およびデータ記憶用のRAM（ランダ
ムアクセスメモリ）からなるメモリ、ｄは
VRAM（ビデオ・RAM）、ｅはCRT表示装置で
ある。このカラーデイスプレイ装置において、
CPU・ｂは、まずCRT表示測置ｅの表示画面に
表示させるべき静止画データおよび動画データを
デイスプレイコントローラａへ順次出力する。デ
イスプレイコントローラａは供給されたデータを
順次VRAM・ｄへ書き込む。次に、CPU・ｂが
表示指令をデイスプレイコントローラａへ出力す
ると、デイスプレイコントローラａがこの指令を
受け、VRAM・ｄ内の静止画データおよび動画
データを読出し、CRT表示装置ｅの表示画面に
表示させる。
ところで、この種のデイスプレイ装置において
は、表示面に座標データを入力するライトペンや
マウス（第６図参照）等の座標入力器を使用する
と、その利用範囲が拡大するとともに、座標や図
形の入力が極めて容易に行えて好都合である。し
たがつて、デイスプレイコントローラには、各種
の座標入力器用のインターフエイスが設けられる
ことが望ましいが、従来このような機能を持つデ
イスプレイコントローラは開発されていなかつ
た。また、ライトペン等の座標入力器の場合は座
標データとしては表示面上の絶対座標データを検
出する必要があるが、マウス等の座標入力器の場
合は、その移動量データを検出する必要がある。
すなわち、各種の座標入力器に対処するには、
各々異なる検出回路を設ける必要があり、回路が
複雑化してしまう問題が発生する。
は、表示面に座標データを入力するライトペンや
マウス（第６図参照）等の座標入力器を使用する
と、その利用範囲が拡大するとともに、座標や図
形の入力が極めて容易に行えて好都合である。し
たがつて、デイスプレイコントローラには、各種
の座標入力器用のインターフエイスが設けられる
ことが望ましいが、従来このような機能を持つデ
イスプレイコントローラは開発されていなかつ
た。また、ライトペン等の座標入力器の場合は座
標データとしては表示面上の絶対座標データを検
出する必要があるが、マウス等の座標入力器の場
合は、その移動量データを検出する必要がある。
すなわち、各種の座標入力器に対処するには、
各々異なる検出回路を設ける必要があり、回路が
複雑化してしまう問題が発生する。
この発明は上述した事情に鑑みてなされたもの
で、各種の座標入力器の使用を可能とするととも
に、座標検出回路を簡単にし得るデイスプレイコ
ントローラを提供することを目的としている。
で、各種の座標入力器の使用を可能とするととも
に、座標検出回路を簡単にし得るデイスプレイコ
ントローラを提供することを目的としている。
この発明は上述した目的を達成するために、マ
ウス等の座標入力器から供給される移動量対応パ
ルスをカウントするとともに、中央処理装置がカ
ウント内容を読み込んだ時は、その都度カウント
内容をリセツトする移動量対応モードと、画面走
査に対応するクロツクパルスをカウントするとと
もに、走査が画面の所定座標に達した時はカウン
ト内容をリセツトする座標対応モードとを有する
共通カウンタを設け、この共通カウンタによつて
各種座標入力器の座標データを検出することを特
徴としている。
ウス等の座標入力器から供給される移動量対応パ
ルスをカウントするとともに、中央処理装置がカ
ウント内容を読み込んだ時は、その都度カウント
内容をリセツトする移動量対応モードと、画面走
査に対応するクロツクパルスをカウントするとと
もに、走査が画面の所定座標に達した時はカウン
ト内容をリセツトする座標対応モードとを有する
共通カウンタを設け、この共通カウンタによつて
各種座標入力器の座標データを検出することを特
徴としている。
以下図面を参照してこの発明の実施例について
説明する。
説明する。
第１図イはこの発明の一実施例の構成を示すブ
ロツク図であり、図において、１はこの実施例に
よるデイスプレイコントローラである。２は
CPU、３はCPU２で用いられるプログラムが記
憶されたROMおよび記憶用のRAMから成るメ
モリ、４はVRAM（ビデオRAM）、５はCRT表
示装置である。この場合、VRAM４には第２図
に示すように、静止画パターン（ドツトパター
ン）が記憶される静止画パターンテーブル４ａ、
静止画パターンを表示すべき位置が記憶される静
止画位置テーブル４ｂ、各静止画パターンのカラ
ーがカラーコード（４ビツト）によつて記憶され
る静止画カラーテーブル４ｃ、複数の動画パター
ンが記憶される動画パターンテーブル４ｄ、動画
パターンを表示すべき座標等が記憶される動画制
御テーブル群４ｅが各々設けられている。動画パ
ターンテーブル４ｄは、第３図に示すように、８
バイト毎に１つの動画パターンを記憶するように
なつており、各動画パターンには各々異なる名称
（図では“０”〜“255”で示す８ビツトの名称）
が設定されている。一例としてパターン名称
“ｋ”に記憶されている動画パターンを同図に拡
大して示すが、図中データ“１”の部分がパター
ン部分、データ“０”の部分が背景部分（透明部
分）である。また、動画制御テーブル群４ｅは第
４図に示すように、４バイト長の動画制御テーブ
ル32個から成り、各動画制御テーブルにはアドレ
スの低い方から順に０〜31の番号が設定されてい
る。ここで、No・ｋの動画制御テーブルの内容
（他の番号の動画表示テーブルも同様）を同図に
拡大して示す。図に示す第０、第１バイトには、
動画パターンを表示すべき位置のＹ、Ｘ座標（動
画パターンの左上端位置が動画の基準位置にな
る）が記憶される。したがつて、この第０、第１
バイト内のデータを書き換えると、動画が画面上
を移動する。次に第２バイトには表示すべき動画
パターンの名称が記憶され、第３バイトの下位４
ビツトには表示すべき動画パターンのカラーコー
ドが記憶される。また、第４バイトの第５、第６
ビツト（D5、D6）には、動画処理方式の態様を
選択するデータが記憶される。
ロツク図であり、図において、１はこの実施例に
よるデイスプレイコントローラである。２は
CPU、３はCPU２で用いられるプログラムが記
憶されたROMおよび記憶用のRAMから成るメ
モリ、４はVRAM（ビデオRAM）、５はCRT表
示装置である。この場合、VRAM４には第２図
に示すように、静止画パターン（ドツトパター
ン）が記憶される静止画パターンテーブル４ａ、
静止画パターンを表示すべき位置が記憶される静
止画位置テーブル４ｂ、各静止画パターンのカラ
ーがカラーコード（４ビツト）によつて記憶され
る静止画カラーテーブル４ｃ、複数の動画パター
ンが記憶される動画パターンテーブル４ｄ、動画
パターンを表示すべき座標等が記憶される動画制
御テーブル群４ｅが各々設けられている。動画パ
ターンテーブル４ｄは、第３図に示すように、８
バイト毎に１つの動画パターンを記憶するように
なつており、各動画パターンには各々異なる名称
（図では“０”〜“255”で示す８ビツトの名称）
が設定されている。一例としてパターン名称
“ｋ”に記憶されている動画パターンを同図に拡
大して示すが、図中データ“１”の部分がパター
ン部分、データ“０”の部分が背景部分（透明部
分）である。また、動画制御テーブル群４ｅは第
４図に示すように、４バイト長の動画制御テーブ
ル32個から成り、各動画制御テーブルにはアドレ
スの低い方から順に０〜31の番号が設定されてい
る。ここで、No・ｋの動画制御テーブルの内容
（他の番号の動画表示テーブルも同様）を同図に
拡大して示す。図に示す第０、第１バイトには、
動画パターンを表示すべき位置のＹ、Ｘ座標（動
画パターンの左上端位置が動画の基準位置にな
る）が記憶される。したがつて、この第０、第１
バイト内のデータを書き換えると、動画が画面上
を移動する。次に第２バイトには表示すべき動画
パターンの名称が記憶され、第３バイトの下位４
ビツトには表示すべき動画パターンのカラーコー
ドが記憶される。また、第４バイトの第５、第６
ビツト（D5、D6）には、動画処理方式の態様を
選択するデータが記憶される。
次に、デイスプレイコントローラ１の各構成要
素について説明する。第１図イにおいて、タイミ
ング信号発生回路８は、内部に設けられた水晶振
動子によつて基本クロツクパルスを発生し、ま
た、この基本クロツクパルスに基づいてドツトク
ロツクパルスDCPを発生する。そして、ドツト
クロツクパルスDCPを水平カウンタ９のクロツ
ク端子CKへ出力する。ここで、ドツトクロツク
パルスDCPは、CRT表示画面に表示される各ド
ツトに対応するクロツクパルスであり、言い換え
れば、画面の水平走査によつて順次表示される各
ドツトの表示タイミングに同期して出力されるク
ロツクパルスである。また、このタイミング信号
発生回路８は、画像データの処理に必要な各種の
タイミング信号を発生し、画像データ処理回路１
０へ出力する。
素について説明する。第１図イにおいて、タイミ
ング信号発生回路８は、内部に設けられた水晶振
動子によつて基本クロツクパルスを発生し、ま
た、この基本クロツクパルスに基づいてドツトク
ロツクパルスDCPを発生する。そして、ドツト
クロツクパルスDCPを水平カウンタ９のクロツ
ク端子CKへ出力する。ここで、ドツトクロツク
パルスDCPは、CRT表示画面に表示される各ド
ツトに対応するクロツクパルスであり、言い換え
れば、画面の水平走査によつて順次表示される各
ドツトの表示タイミングに同期して出力されるク
ロツクパルスである。また、このタイミング信号
発生回路８は、画像データの処理に必要な各種の
タイミング信号を発生し、画像データ処理回路１
０へ出力する。
水平カウンタ９は341進のアツプカウンタであ
り、画面の水平走査開始時点において初期リセツ
トされ、また、ドツトクロツクパルスDCPを341
パルスカウントする毎に信号VPを垂直カウンタ
１１のクロツク端子CKへ出力する。この水平カ
ウンタ９のカウント出力は、水平走査が表示期間
にあるか非表示期間にあるかを示すとともに、表
示期間においては、CRT表示装置５の電子ビー
ムが画面の左から何番目のドツトを走査している
かを示す。なお、この実施例においては画面の横
１ラインに256ドツト表示するようになつており、
したがつて、水平カウンタ９のカウント出力の85
カウント分は非表示期間に対応する。
り、画面の水平走査開始時点において初期リセツ
トされ、また、ドツトクロツクパルスDCPを341
パルスカウントする毎に信号VPを垂直カウンタ
１１のクロツク端子CKへ出力する。この水平カ
ウンタ９のカウント出力は、水平走査が表示期間
にあるか非表示期間にあるかを示すとともに、表
示期間においては、CRT表示装置５の電子ビー
ムが画面の左から何番目のドツトを走査している
かを示す。なお、この実施例においては画面の横
１ラインに256ドツト表示するようになつており、
したがつて、水平カウンタ９のカウント出力の85
カウント分は非表示期間に対応する。
垂直カウンタ１１は262進のアツプカウンタで
あり、垂直走査開始時点において初期リセツトさ
れる。この垂直カウンタ１１のカウント出力は、
垂直走査が表示期間にあるか、非表示期間にある
かを示し、また、表示期間においてはCRT表示
装置５の電子ビームが画面の上から何番目のライ
ンを走査しているかを示す。また、この実施例に
おける垂直方向の画面のドツト数は１９２に設定
されており、したがつて、垂直カウンタ１１のカ
ウント出力の64カウント分が非表示期間に対応す
る。
あり、垂直走査開始時点において初期リセツトさ
れる。この垂直カウンタ１１のカウント出力は、
垂直走査が表示期間にあるか、非表示期間にある
かを示し、また、表示期間においてはCRT表示
装置５の電子ビームが画面の上から何番目のライ
ンを走査しているかを示す。また、この実施例に
おける垂直方向の画面のドツト数は１９２に設定
されており、したがつて、垂直カウンタ１１のカ
ウント出力の64カウント分が非表示期間に対応す
る。
画像データ処理回路１０は、CPU２からイン
ターフエイス回路１２を介して供給される画像デ
ータを順次VRAM４内の各テーブル内に書込む
回路であり、VRAM４の書込みが終了した後に、
CPU２から表示指令が出力されると、画像デー
タ処理回路１０は静止画パターンテーブル４ａ、
静止画位置テーブル４ｂおよび静止画カラーテー
ブル４ｃ内の各データを読出し、読出したデータ
に基づいてCRT画面の各ドツト位置にいかなる
色の静止画ドツト表示を行えばよいかを検知し、
水平カウンタ９および垂直カウンタ１１の各カウ
ント出力が示す電子ビームの走査位置に合わせて
端子TGから順次カラーコード（４ビツト）を出
力し、カラーパレツト１３へ供給する。また、画
像データ処理回路１０は、水平カウンタ９と垂直
カウンタ１１の各カウント内容に基づいて、表示
面走査に必要な水平同期信号、垂直同期信号およ
びその他のタイミング信号を種々作成し、また、
水平、垂直信号を混合して同期信号SYNCを作成
し、この同期信号SYNCをCRT表示装置５へ供
給する。さらに、画像データ処理回路１０は、上
述した静止画表示動作と並行して、動画パターン
テーブル４ｄおよび動画制御テーブル群４ｅ内の
データに基づいて、動画表示に必要なデータを演
算、抽出し、動画処理回路１５に供給する。
ターフエイス回路１２を介して供給される画像デ
ータを順次VRAM４内の各テーブル内に書込む
回路であり、VRAM４の書込みが終了した後に、
CPU２から表示指令が出力されると、画像デー
タ処理回路１０は静止画パターンテーブル４ａ、
静止画位置テーブル４ｂおよび静止画カラーテー
ブル４ｃ内の各データを読出し、読出したデータ
に基づいてCRT画面の各ドツト位置にいかなる
色の静止画ドツト表示を行えばよいかを検知し、
水平カウンタ９および垂直カウンタ１１の各カウ
ント出力が示す電子ビームの走査位置に合わせて
端子TGから順次カラーコード（４ビツト）を出
力し、カラーパレツト１３へ供給する。また、画
像データ処理回路１０は、水平カウンタ９と垂直
カウンタ１１の各カウント内容に基づいて、表示
面走査に必要な水平同期信号、垂直同期信号およ
びその他のタイミング信号を種々作成し、また、
水平、垂直信号を混合して同期信号SYNCを作成
し、この同期信号SYNCをCRT表示装置５へ供
給する。さらに、画像データ処理回路１０は、上
述した静止画表示動作と並行して、動画パターン
テーブル４ｄおよび動画制御テーブル群４ｅ内の
データに基づいて、動画表示に必要なデータを演
算、抽出し、動画処理回路１５に供給する。
ここで、画像データ処理回路１０の構成につい
てより詳細に説明する。
てより詳細に説明する。
第１図ロは画像データ処理回路１０の構成を示
すブロツク図である。図において、バスCW（８
ビツト）はCPU２からのデータ書込用のバス、
バスCR（８ビツト）はCPU２のデータ読込用の
バス、バスAH（10ビツト）およびAL（８ビツト）
はVRAM４のアドレス指定用バスで、バスAH
が上位10ビツト、バスALが下位８ビツトを指定
する。バスVWはVRAM４へのデータ書込用の
バス、バスVRLはVRAM４からのデータ読出用
のバス、バスClrはカラーコードの乗せられるバ
スであり、第１図に示すカラーパレツト１３に接
続されている。
すブロツク図である。図において、バスCW（８
ビツト）はCPU２からのデータ書込用のバス、
バスCR（８ビツト）はCPU２のデータ読込用の
バス、バスAH（10ビツト）およびAL（８ビツト）
はVRAM４のアドレス指定用バスで、バスAH
が上位10ビツト、バスALが下位８ビツトを指定
する。バスVWはVRAM４へのデータ書込用の
バス、バスVRLはVRAM４からのデータ読出用
のバス、バスClrはカラーコードの乗せられるバ
スであり、第１図に示すカラーパレツト１３に接
続されている。
次に、レジスタ群Ｂ１は、各テーブル類の先頭
アドレスを格納するレジスタＢ１ａ〜Ｂ１ｅから
なる。そして、これらのレジスタＢ１ａ〜Ｂ１ｅ
には、静止画位置テーブル４ｂ、静止画カラーテ
ーブル４ｃ、静止画パターンテーブル４ａ、動画
制御テーブル４ｅおよび動画パターンテーブル４
ｄの各先頭アドレスが格納され、バスCWを介し
てCPU２から書き換えられるようになつている。
色情報レジスタＢ２はVRAM内の静止画カラー
テーブルから読出された２種類の静止画用カラー
コードを記憶し、パターンシフタＢ３から出力さ
れる“１”／“０”信号によつてそのいずれか一
方が選択出力され、カラーバスClrに乗せられる。
前記パターンシフタＢ３は、バスVRLを介して
VRAM４から読み出された静止画像データを並
直列変換するシフトレジスタであり、その出力
“１”／“０”を色情報レジスタＢ２へ供給して
静止画表示色を決定する。
アドレスを格納するレジスタＢ１ａ〜Ｂ１ｅから
なる。そして、これらのレジスタＢ１ａ〜Ｂ１ｅ
には、静止画位置テーブル４ｂ、静止画カラーテ
ーブル４ｃ、静止画パターンテーブル４ａ、動画
制御テーブル４ｅおよび動画パターンテーブル４
ｄの各先頭アドレスが格納され、バスCWを介し
てCPU２から書き換えられるようになつている。
色情報レジスタＢ２はVRAM内の静止画カラー
テーブルから読出された２種類の静止画用カラー
コードを記憶し、パターンシフタＢ３から出力さ
れる“１”／“０”信号によつてそのいずれか一
方が選択出力され、カラーバスClrに乗せられる。
前記パターンシフタＢ３は、バスVRLを介して
VRAM４から読み出された静止画像データを並
直列変換するシフトレジスタであり、その出力
“１”／“０”を色情報レジスタＢ２へ供給して
静止画表示色を決定する。
次に、動画番号カウンタＢ４は、各動画制御テ
ーブルの番号（動画番号）ｋと、このテーブル内
のＹ座標の格納アドレス（本実施例では第０バイ
ト目；第４図参照）とを記憶する７ビツトのカウ
ンタで上位５ビツトが動画番号ｋを表わし、下位
２ビツトがＹ、Ｘ、パターン名称、色情報のいず
れであるかを表わしており、動画テーブル４ｅを
サーチして次の水平走査線で表示すべき動画を検
出するときに、動画番号ｋが順次インクリメント
されるようになつている。このとき下位２ビツト
は常に“０”で動画テーブルのＹ座標のみを示し
ている。
ーブルの番号（動画番号）ｋと、このテーブル内
のＹ座標の格納アドレス（本実施例では第０バイ
ト目；第４図参照）とを記憶する７ビツトのカウ
ンタで上位５ビツトが動画番号ｋを表わし、下位
２ビツトがＹ、Ｘ、パターン名称、色情報のいず
れであるかを表わしており、動画テーブル４ｅを
サーチして次の水平走査線で表示すべき動画を検
出するときに、動画番号ｋが順次インクリメント
されるようになつている。このとき下位２ビツト
は常に“０”で動画テーブルのＹ座標のみを示し
ている。
このサーチは、表示期間中に、各動画制御テー
ブルのＹ座標を調査し、これと垂直カウンタ１１
のカウント値NVとを比較して行い、表示すべき
動画が検出されたときには、そのときの動画番号
カウンタＢ４の内容を動画番号FIFO・Ｂ５に登
録する。この場合、動画番号ｋ（０〜31）の若い
順に登録していき、８つまで登録するとそれ以降
は受けつけない。こうして、水平表示期間中に、
次の水平走査線で表示すべき動画番号ｋが動画番
号FIFO・Ｂ５に８つまで登録された後、水平非
表示期間中にこれらが順次読み出され、各動画制
御テーブルから動画のＹ座標、Ｘ座標、動画パタ
ーンの名称、カラーコード、CC、ICビツトなど
を読み出す際のアドレスとなる。そして、各動画
制御テーブルから読み出されたデータが、バス
VRLを介して動画処理回路１５へ転送される。
ブルのＹ座標を調査し、これと垂直カウンタ１１
のカウント値NVとを比較して行い、表示すべき
動画が検出されたときには、そのときの動画番号
カウンタＢ４の内容を動画番号FIFO・Ｂ５に登
録する。この場合、動画番号ｋ（０〜31）の若い
順に登録していき、８つまで登録するとそれ以降
は受けつけない。こうして、水平表示期間中に、
次の水平走査線で表示すべき動画番号ｋが動画番
号FIFO・Ｂ５に８つまで登録された後、水平非
表示期間中にこれらが順次読み出され、各動画制
御テーブルから動画のＹ座標、Ｘ座標、動画パタ
ーンの名称、カラーコード、CC、ICビツトなど
を読み出す際のアドレスとなる。そして、各動画
制御テーブルから読み出されたデータが、バス
VRLを介して動画処理回路１５へ転送される。
なお、動画FIFO・Ｂ５に入れなかつた９番目
の動画番号は、レジスタＢ６へ登録される。
の動画番号は、レジスタＢ６へ登録される。
次に、ALU（演算ユニツト）Ｂ７は、上述した
垂直カウンタ１１のカウント値NVとＹ座標との
比較、動画の画像データのアドレス計算等を行
い、演算結果がステータスＢ８を介してデコーダ
Ｂ９へ供給される。デコーダＢ９は、モードレジ
スタＢ１０の規制のもとに、マイクロプログラム
ROM（以下、μプログラムROMという）Ｂ１１
から供給される命令を解読し、各バスに乗せるデ
ータのシーケンス制御を行うものである。このμ
プログラムROMB１１には、水平カウンタ９、
垂直カウンタ１１が接続され、命令の読み出しア
ドレスを指定している。
垂直カウンタ１１のカウント値NVとＹ座標との
比較、動画の画像データのアドレス計算等を行
い、演算結果がステータスＢ８を介してデコーダ
Ｂ９へ供給される。デコーダＢ９は、モードレジ
スタＢ１０の規制のもとに、マイクロプログラム
ROM（以下、μプログラムROMという）Ｂ１１
から供給される命令を解読し、各バスに乗せるデ
ータのシーケンス制御を行うものである。このμ
プログラムROMB１１には、水平カウンタ９、
垂直カウンタ１１が接続され、命令の読み出しア
ドレスを指定している。
次に、動画処理回路１５は、供給されたデータ
に基づいて、動画の表示を制御する回路であり、
動画の表示タイミングを検出するとともに、この
タイミングに基づいて該当する動画のカラーコー
ドをカラーパレツト１３に供給する。また、動画
処理回路１５は動画と動画の衝突を検出し得るよ
うになつており、衝突が検出されると、衝突検出
信号S1（“１”信号）を画像データ処理回路１０に
供給する。さらに、動画処理回路１５は、表示す
べき動画データがないことを検出すると、静止画
表示指令信号S2（“１”信号）を画像データ処理回
路１０へ供給する。画像データ処理回路１１は、
静止画表示指令信号S2が供給された時のみ静止画
のカラーコードを出力するようになつており、こ
の結果、表示面上のあるドツト位置に、静止画と
動画が競合する場合は、動画が優先表示される。
なお、動画処理回路１５の詳細については後述す
る。
に基づいて、動画の表示を制御する回路であり、
動画の表示タイミングを検出するとともに、この
タイミングに基づいて該当する動画のカラーコー
ドをカラーパレツト１３に供給する。また、動画
処理回路１５は動画と動画の衝突を検出し得るよ
うになつており、衝突が検出されると、衝突検出
信号S1（“１”信号）を画像データ処理回路１０に
供給する。さらに、動画処理回路１５は、表示す
べき動画データがないことを検出すると、静止画
表示指令信号S2（“１”信号）を画像データ処理回
路１０へ供給する。画像データ処理回路１１は、
静止画表示指令信号S2が供給された時のみ静止画
のカラーコードを出力するようになつており、こ
の結果、表示面上のあるドツト位置に、静止画と
動画が競合する場合は、動画が優先表示される。
なお、動画処理回路１５の詳細については後述す
る。
次に、カラーパレツト１３は一種のコード変換
回路であり、４ビツトのカラーコードを、レツド
カラーデータRDグリーンカラーデータGD、ブ
ルーカラーデータBD（これらのカラーデータは
各々３ビツト）に変換してDAC（デイジタル／ア
ナログ変換器）１４へ出力する。DAC１４はカ
ラーデータRD，GD，BDを各々アナログ信号に
変換してRGB信号を作成し、このRGB信号を
CRT表示装置５へ出力する。ここで、第５図に
カラーコード、カラーデータ、表示色の各々の対
応関係の一例を示す。
回路であり、４ビツトのカラーコードを、レツド
カラーデータRDグリーンカラーデータGD、ブ
ルーカラーデータBD（これらのカラーデータは
各々３ビツト）に変換してDAC（デイジタル／ア
ナログ変換器）１４へ出力する。DAC１４はカ
ラーデータRD，GD，BDを各々アナログ信号に
変換してRGB信号を作成し、このRGB信号を
CRT表示装置５へ出力する。ここで、第５図に
カラーコード、カラーデータ、表示色の各々の対
応関係の一例を示す。
次に、２０はライトペン２１に駆動信号を供給
するライトペン駆動回路であり、ライトペン２１
が光を検出すると、光検出信号LPを画像データ
処理回路１０へ供給する。２３は一般にマウスと
呼ばれている座標入力器であり、例えば、第６図
に示すように本体下面から金属球２３ａが突出す
る構造となつており、この金属球２３ａを机など
の上面に沿つて回転させ、さらにこの回転を第７
図に示すＸローラ２４とＹローラ２５とによつて
ｘ成分とｙ成分とに分け、Ｘローラ２４とＹロー
ラ２５の回転をＸエンコーダ２６とＹエンコーダ
２７によつて各々検出するようにしている。第８
図イ，ロは各々Ｘエンコーダ２４の出力パルス
XA，XBを示しており、同図イが正方向に回転
した場合、同図ロが負方向に回転した場合を示し
ている。また、Ｙエンコーダ２７の出力パルス
YA，YBについても、第８図イ，ロに示す出力
パルスXA，XBと同様になつている。
するライトペン駆動回路であり、ライトペン２１
が光を検出すると、光検出信号LPを画像データ
処理回路１０へ供給する。２３は一般にマウスと
呼ばれている座標入力器であり、例えば、第６図
に示すように本体下面から金属球２３ａが突出す
る構造となつており、この金属球２３ａを机など
の上面に沿つて回転させ、さらにこの回転を第７
図に示すＸローラ２４とＹローラ２５とによつて
ｘ成分とｙ成分とに分け、Ｘローラ２４とＹロー
ラ２５の回転をＸエンコーダ２６とＹエンコーダ
２７によつて各々検出するようにしている。第８
図イ，ロは各々Ｘエンコーダ２４の出力パルス
XA，XBを示しており、同図イが正方向に回転
した場合、同図ロが負方向に回転した場合を示し
ている。また、Ｙエンコーダ２７の出力パルス
YA，YBについても、第８図イ，ロに示す出力
パルスXA，XBと同様になつている。
次に、第１図イに示す３０は、前述した出力パ
ルスXA，XBからＸ方向のアツプ／ダウンパル
スUX，DXを作成し、また、出力パルスYA，
YBからＹ方向のアツプ／ダウンパルスUY，DY
を作成するマウスインターフエイスであり、第９
図に示す構成となつている。この図に示す３１〜
３４は、各々画像データ処理回路１０からパルス
信号MHが供給される毎に出力パルスXA，XB，
YA，YBを各々サンプリングするチヤタリング
除去回路であり、サンプリング値が３回連続して
“１”になるとセツトされ、３回連続して“０”
になるとリセツトされるフリツプフロツプを有
し、このフリツプフロツプの出力信号（セツト時
に“１”）を出力するようになつている。この場
合、画像データ処理回路１０から出力されるパル
ス信号MHは、画像データ処理回路１０が作成す
る水平同期信号の略中央部において出力されるパ
ルスであり、出力パルスXA，XB，YA，YBの
周期に較べて充分に速いパルスである。上述した
構成によれば、チヤタリング除去回路３１〜３４
の各出力信号は、出力パルXA，XB，YA，YB
のチヤタリングを除去した信号となり、実質的に
は元の信号と変りがないので、以後は同一の名称
を用いる。次に、方向判別回路３５は、出力パル
スXBが立上る毎に出力パルスXAのレベルを調
べ、“１”であれば第８図イに対応するからアツ
プカウント用パルスUXを出力し、“０”であれ
ば第８図ロに対応するから、ダウンカウント用パ
ルスDXを出力する。また、方向判別回路３６は
方向判別回路３５と同様に構成されている。この
結果、パルスUX，DXは各マウス２３の＋Ｘ方
向および−Ｘ方向の移動量に対応し、パルス
UY，DYは各々マウス２３の＋Ｙ方向および−
Ｙ方向の移動量に対応する。
ルスXA，XBからＸ方向のアツプ／ダウンパル
スUX，DXを作成し、また、出力パルスYA，
YBからＹ方向のアツプ／ダウンパルスUY，DY
を作成するマウスインターフエイスであり、第９
図に示す構成となつている。この図に示す３１〜
３４は、各々画像データ処理回路１０からパルス
信号MHが供給される毎に出力パルスXA，XB，
YA，YBを各々サンプリングするチヤタリング
除去回路であり、サンプリング値が３回連続して
“１”になるとセツトされ、３回連続して“０”
になるとリセツトされるフリツプフロツプを有
し、このフリツプフロツプの出力信号（セツト時
に“１”）を出力するようになつている。この場
合、画像データ処理回路１０から出力されるパル
ス信号MHは、画像データ処理回路１０が作成す
る水平同期信号の略中央部において出力されるパ
ルスであり、出力パルスXA，XB，YA，YBの
周期に較べて充分に速いパルスである。上述した
構成によれば、チヤタリング除去回路３１〜３４
の各出力信号は、出力パルXA，XB，YA，YB
のチヤタリングを除去した信号となり、実質的に
は元の信号と変りがないので、以後は同一の名称
を用いる。次に、方向判別回路３５は、出力パル
スXBが立上る毎に出力パルスXAのレベルを調
べ、“１”であれば第８図イに対応するからアツ
プカウント用パルスUXを出力し、“０”であれ
ば第８図ロに対応するから、ダウンカウント用パ
ルスDXを出力する。また、方向判別回路３６は
方向判別回路３５と同様に構成されている。この
結果、パルスUX，DXは各マウス２３の＋Ｘ方
向および−Ｘ方向の移動量に対応し、パルス
UY，DYは各々マウス２３の＋Ｙ方向および−
Ｙ方向の移動量に対応する。
次に、第１図イに示す４０はXYカウンタ回路
であり、第１０図に示すように略同様に構成され
たＸカウント制御部４１とＹカウント制御部４２
とから成つている。また、XYカウンタ４０には
画像データ処理回路１０から種々の制御信号が供
給される。ここで、これらの制御信号について説
明する。
であり、第１０図に示すように略同様に構成され
たＸカウント制御部４１とＹカウント制御部４２
とから成つている。また、XYカウンタ４０には
画像データ処理回路１０から種々の制御信号が供
給される。ここで、これらの制御信号について説
明する。
まず、画像データ処理回路１０には、CPU２
によつてその内容が書き換えられるレジスタReg
が設けられており、レジスタRegのMUSビツト
の出力がXYカウンタ４０に供給されている。こ
のMUSビツトはマウス２３を使用する時に
“１”、その他の場合に“０”が立てられるように
なつており、MUSビツトに“１”が立てられる
と、第１０図に示すアンドゲートAN１〜AN４
が開となり、パルスUX，DXが各々Ｘカウンタ
４３のアツプ入力端UPおよびダウン入力端DW
に供給され、また、パルスUY，DYが各々Ｙカ
ウンタ４４のアツプ入力端UPおよびダウン入力
端DWに供給される。したがつて、この場合のＸ
カウンタ４３、Ｙカウンタ４４の各々の内容はマ
ウス２３のＸ方向の移動量とＹ方向の移動量とに
対応する。そして、CPU２がＸカウンタ４３お
よびＹカウンタ４４の内容を読む場合には、
CPU２のリード信号RD（“１”信号）が画像デー
タ処理回路１０を介してXYカウンタ回路４０に
供給される。リード信号RDが供給されると、Ｘ
カウンタ４３およびＹカウンタ４４の内容が各々
画像データ処理回路１０を介してCPU２に供給
される。この場合MUSビツトに“１”が立てら
れていれば、リード信号RDは、アンドゲート
AN５、オアゲートOR１を介してＸカウンタ４
３のリセツト入力端に供給されるとともに、アン
ドゲートAN６、オアゲートOR２を介してＹカ
ウンタ４４のリセツト入力端に供給される。すな
わち、MUSビツトが“１”の場合はCPU２によ
つてその内容が読み込まれる毎にＸカウンタ４３
とＹカウンタ４４の内容がリセツトされる。
MUSビツトが“０”の場合は図から明らかなよ
うに、カウンタのリセツトは行なわれない。
によつてその内容が書き換えられるレジスタReg
が設けられており、レジスタRegのMUSビツト
の出力がXYカウンタ４０に供給されている。こ
のMUSビツトはマウス２３を使用する時に
“１”、その他の場合に“０”が立てられるように
なつており、MUSビツトに“１”が立てられる
と、第１０図に示すアンドゲートAN１〜AN４
が開となり、パルスUX，DXが各々Ｘカウンタ
４３のアツプ入力端UPおよびダウン入力端DW
に供給され、また、パルスUY，DYが各々Ｙカ
ウンタ４４のアツプ入力端UPおよびダウン入力
端DWに供給される。したがつて、この場合のＸ
カウンタ４３、Ｙカウンタ４４の各々の内容はマ
ウス２３のＸ方向の移動量とＹ方向の移動量とに
対応する。そして、CPU２がＸカウンタ４３お
よびＹカウンタ４４の内容を読む場合には、
CPU２のリード信号RD（“１”信号）が画像デー
タ処理回路１０を介してXYカウンタ回路４０に
供給される。リード信号RDが供給されると、Ｘ
カウンタ４３およびＹカウンタ４４の内容が各々
画像データ処理回路１０を介してCPU２に供給
される。この場合MUSビツトに“１”が立てら
れていれば、リード信号RDは、アンドゲート
AN５、オアゲートOR１を介してＸカウンタ４
３のリセツト入力端に供給されるとともに、アン
ドゲートAN６、オアゲートOR２を介してＹカ
ウンタ４４のリセツト入力端に供給される。すな
わち、MUSビツトが“１”の場合はCPU２によ
つてその内容が読み込まれる毎にＸカウンタ４３
とＹカウンタ４４の内容がリセツトされる。
MUSビツトが“０”の場合は図から明らかなよ
うに、カウンタのリセツトは行なわれない。
また、XYカウンタ回路４０には動画処理回路
１５の衝突検知信号Ｓ１とライトペン駆動回路２
０の光検知信号LPとが、画像データ処理回路１
０を介して供給されるようになつている。この場
合、これらの信号が“０”で、なおかつ、MUS
ビツトが“０”であれば、ドツトクロツクパルス
DCPがアンドゲート７，８およびオアゲートOR
３を介してＸカウンタ４３のアツプ入力端UPに
供給され、また、走査の１ラインに対応して発せ
られるパルスVPがアンドゲートAN９，AN１０
およびオアゲートOR４を介してＹカウンタ４４
のアツプ入力端UPに供給される。
１５の衝突検知信号Ｓ１とライトペン駆動回路２
０の光検知信号LPとが、画像データ処理回路１
０を介して供給されるようになつている。この場
合、これらの信号が“０”で、なおかつ、MUS
ビツトが“０”であれば、ドツトクロツクパルス
DCPがアンドゲート７，８およびオアゲートOR
３を介してＸカウンタ４３のアツプ入力端UPに
供給され、また、走査の１ラインに対応して発せ
られるパルスVPがアンドゲートAN９，AN１０
およびオアゲートOR４を介してＹカウンタ４４
のアツプ入力端UPに供給される。
次に、第１図イに示すリセツト座標検出回路５
０は、レジスタRegのＬ／Ｃビツトの内容と水
平、垂直カウンタ９，１１の内容とに基づいて、
Ｘカウンタ４３とＹカウンタ４４をリセツトする
信号XR，YRを作成して出力する。ただし、信
号XR，YRが有効となるのは、第１０図から判
るように、MUSビツトが“０”となつてアンド
ゲートAN１１，AN１２が開となつた時のみで
ある。ここで、リセツト座標検出回路５０におけ
る信号XR，YRの作成処理について説明する。
０は、レジスタRegのＬ／Ｃビツトの内容と水
平、垂直カウンタ９，１１の内容とに基づいて、
Ｘカウンタ４３とＹカウンタ４４をリセツトする
信号XR，YRを作成して出力する。ただし、信
号XR，YRが有効となるのは、第１０図から判
るように、MUSビツトが“０”となつてアンド
ゲートAN１１，AN１２が開となつた時のみで
ある。ここで、リセツト座標検出回路５０におけ
る信号XR，YRの作成処理について説明する。
第１１図はこの実施例における表示画面の一例
を示す図であり、図において斜線を付した面a0は
表示面の最後部にあるバツクドロツプ面であり、
a1は静止画および動画が表示される表示エリアで
ある。ここで、バツクドロツプ面a0の左上端Ppの
座標を（xp、yp）、表示エリアa1の左上端P1の座
標を（x1、y1）とすると、表示エリアa1内におけ
る動画M1，M2の衝突座標P2を知るには、点P1を
原点（ｏ、ｏ）とする必要があり、また、ライト
ペン２１の位置を知るには、点P0を原点（ｏ、
ｏ）とし、表示画面全体を検出領域とする必要あ
る。そこで、リセツト座標検出回路５０は、水平
カウンタ９および垂直カウンタ１１の出力信号に
基づき、ライトペン検出時には走査のｘ座標がxp
になる毎に信号XRを出力してＸカウンタ４３を
リセツトし、ｙ座標がypになる毎に信号YRを出
力してＹカウンタ４４をリセツトする。また、衝
突座標検出時には走査のｘ座標がx1になる毎に信
号XRを出力し、ｙ座標がy1になる毎に信号YR
を出力する。そして、リセツト座標検出回路５０
はレジスタRegのＬ／Ｃビツトが“１”の場合に
ライトペン検出モードとなり、Ｌ／Ｃビツトが
“０”の場合に衝突座標検出モードとなる。
を示す図であり、図において斜線を付した面a0は
表示面の最後部にあるバツクドロツプ面であり、
a1は静止画および動画が表示される表示エリアで
ある。ここで、バツクドロツプ面a0の左上端Ppの
座標を（xp、yp）、表示エリアa1の左上端P1の座
標を（x1、y1）とすると、表示エリアa1内におけ
る動画M1，M2の衝突座標P2を知るには、点P1を
原点（ｏ、ｏ）とする必要があり、また、ライト
ペン２１の位置を知るには、点P0を原点（ｏ、
ｏ）とし、表示画面全体を検出領域とする必要あ
る。そこで、リセツト座標検出回路５０は、水平
カウンタ９および垂直カウンタ１１の出力信号に
基づき、ライトペン検出時には走査のｘ座標がxp
になる毎に信号XRを出力してＸカウンタ４３を
リセツトし、ｙ座標がypになる毎に信号YRを出
力してＹカウンタ４４をリセツトする。また、衝
突座標検出時には走査のｘ座標がx1になる毎に信
号XRを出力し、ｙ座標がy1になる毎に信号YR
を出力する。そして、リセツト座標検出回路５０
はレジスタRegのＬ／Ｃビツトが“１”の場合に
ライトペン検出モードとなり、Ｌ／Ｃビツトが
“０”の場合に衝突座標検出モードとなる。
次に、上述した構成によるこの実施例の動作を
説明する。
説明する。
ライトペン２１を使用する場合。
この場合は、レジスタRegのMUSビツトを
“０”、Ｌ／Ｃビツトを“１”にする。この結
果、第１０図に示すＸカウンタ４３はドツトク
ロツクパルスDCPをアツプカウントし、また、
Ｙカウンタ４４はパルスVPをアツプカウント
する。そして、リセツト座標検出回路５０は表
示面走査のｘ座標が第１１図に示すxpになる毎
に信号XRを出力し、ｙ座標がypになる毎に信
号YRを出力する。この結果、Ｘカウンタ４３
とＹカウンタ４４の内容は、点Ppを原点とする
表示画面の座標に対応する。
“０”、Ｌ／Ｃビツトを“１”にする。この結
果、第１０図に示すＸカウンタ４３はドツトク
ロツクパルスDCPをアツプカウントし、また、
Ｙカウンタ４４はパルスVPをアツプカウント
する。そして、リセツト座標検出回路５０は表
示面走査のｘ座標が第１１図に示すxpになる毎
に信号XRを出力し、ｙ座標がypになる毎に信
号YRを出力する。この結果、Ｘカウンタ４３
とＹカウンタ４４の内容は、点Ppを原点とする
表示画面の座標に対応する。
次に、操作者がライトペン２１を持つて、表
示画面に当接させると、１フレームまたは１フ
イールドの最初の輝点が前記当接位置に達した
時に、ライトペン駆動回路２０が光検出信号
LPを出力する。この光検出信号LPは、画像デ
ータ処理回路１０を介して第１０図に示すナン
ドゲートNA１，NA２に供給され、この結果、
アンドゲートAN７，AN９が閉状態となり、
ドツトクロツクパルスDCPおよびパルスVPが
各々Ｘカウンタ４３、Ｙカウンタ４４に供給さ
れなくなる。すなわち、Ｘカウンタ４３および
Ｙカウンタ４４のカウントは光検出信号LPが
出力された時点で停止し、ライトペン２１の位
置座標に一致する。そして、CPU２はＸカウ
ンタ４３とＹカウンタ４４の内容を読み込むこ
とにより、ライトペン２１の座標を知ることが
できる。このCPU２による座標の読み込みが
終了した後には、上述の動作と同様の動作を行
い、次の当接位置を検出する。
示画面に当接させると、１フレームまたは１フ
イールドの最初の輝点が前記当接位置に達した
時に、ライトペン駆動回路２０が光検出信号
LPを出力する。この光検出信号LPは、画像デ
ータ処理回路１０を介して第１０図に示すナン
ドゲートNA１，NA２に供給され、この結果、
アンドゲートAN７，AN９が閉状態となり、
ドツトクロツクパルスDCPおよびパルスVPが
各々Ｘカウンタ４３、Ｙカウンタ４４に供給さ
れなくなる。すなわち、Ｘカウンタ４３および
Ｙカウンタ４４のカウントは光検出信号LPが
出力された時点で停止し、ライトペン２１の位
置座標に一致する。そして、CPU２はＸカウ
ンタ４３とＹカウンタ４４の内容を読み込むこ
とにより、ライトペン２１の座標を知ることが
できる。このCPU２による座標の読み込みが
終了した後には、上述の動作と同様の動作を行
い、次の当接位置を検出する。
衝突座標を検出する場合。
この場合は、レジスタRegのMUSビツトを
“０”、Ｌ／Ｃビツトを“０”にする。この結
果、第１０図に示すＸカウンタ４３は前述の
の場合と同様にドツトクロツクパルスDCPを
アツプカウントし、また、Ｙカウンタ４４はパ
ルスVPをアツプカウントする。そして、リセ
ツト座標検出回路５０は表示面走査のｘ座標が
第１１図に示すx1になる毎に信号XRを出力
し、ｙ座標がy1になる毎に信号YRを出力す
る。この結果、Ｘカウンタ４３とＹカウンタ４
４の内容は、点P1を原点とする表示面、すな
わち、表示エリアa1の座標に対応する。次に、
動画処理回路１５は、例えばCRT表示装置５
の電子ビームが第１１図に示すラインlnを走査
している時の点P2において衝突を検出すると、
この時点で衝突検出信号Ｓ１を出力する。この
衝突検出信号Ｓ１は画像データ処理回路１０を
介して第１０図に示すナンドゲートNA１，
NA２に供給され、この結果、アンドゲート
AN７，AN９が閉状態となり、ドツトクロツ
クパルスDCPおよびパルスVPが各々Ｘカウン
タ４３、Ｙカウンタ４４に供給されなくなる。
すなわち、Ｘカウンタ４３およびＹカウンタ４
４のカウントは衝突検出信号Ｓ１が出力された
時点で停止し、衝突点P2の座標に一致する。
そして、CPU２はＸカウンタ４３とＹカウン
タ４４の内容を読み込むことにより、衝突点
P2の座標を知ることができる。このCPU２に
よる座標の読み込みが終了した後には、上述の
動作と同様の動作を行う。
“０”、Ｌ／Ｃビツトを“０”にする。この結
果、第１０図に示すＸカウンタ４３は前述の
の場合と同様にドツトクロツクパルスDCPを
アツプカウントし、また、Ｙカウンタ４４はパ
ルスVPをアツプカウントする。そして、リセ
ツト座標検出回路５０は表示面走査のｘ座標が
第１１図に示すx1になる毎に信号XRを出力
し、ｙ座標がy1になる毎に信号YRを出力す
る。この結果、Ｘカウンタ４３とＹカウンタ４
４の内容は、点P1を原点とする表示面、すな
わち、表示エリアa1の座標に対応する。次に、
動画処理回路１５は、例えばCRT表示装置５
の電子ビームが第１１図に示すラインlnを走査
している時の点P2において衝突を検出すると、
この時点で衝突検出信号Ｓ１を出力する。この
衝突検出信号Ｓ１は画像データ処理回路１０を
介して第１０図に示すナンドゲートNA１，
NA２に供給され、この結果、アンドゲート
AN７，AN９が閉状態となり、ドツトクロツ
クパルスDCPおよびパルスVPが各々Ｘカウン
タ４３、Ｙカウンタ４４に供給されなくなる。
すなわち、Ｘカウンタ４３およびＹカウンタ４
４のカウントは衝突検出信号Ｓ１が出力された
時点で停止し、衝突点P2の座標に一致する。
そして、CPU２はＸカウンタ４３とＹカウン
タ４４の内容を読み込むことにより、衝突点
P2の座標を知ることができる。このCPU２に
よる座標の読み込みが終了した後には、上述の
動作と同様の動作を行う。
マウスを使用する場合。
この場合は、レジスタRegのMUSビツトを
“１”にし、また、Ｌ／Ｃビツトは任意の内容
にする。これは、MUSビツトが“１”である
と、リセツト座標検出回路５０が出力する信号
XR、YRは、前述のように無効になるから、
Ｌ／Ｃビツトはドントケアビツトとなるからで
ある。したがつて、Ｘカウンタ４３とＹカウン
タ４４の内容は表示面の座標とは無関係にな
る。
“１”にし、また、Ｌ／Ｃビツトは任意の内容
にする。これは、MUSビツトが“１”である
と、リセツト座標検出回路５０が出力する信号
XR、YRは、前述のように無効になるから、
Ｌ／Ｃビツトはドントケアビツトとなるからで
ある。したがつて、Ｘカウンタ４３とＹカウン
タ４４の内容は表示面の座標とは無関係にな
る。
MUSビツトが“１”になると、マウス２３
のｘ方向移動量に対応するパルスUX，DXが
各々Ｘカウンタ４３によつてアツプダウンカウ
ントされ、また、マウス２３のｙ方向移動量に
対応するパルスUY，DYが各々Ｙカウンタ４
４によつてアツプ・ダウンカウントされる。そ
して、CPU２がＸカウンタ４３およびＹカウ
ンタ４４の内容を読み込むと、これらのカウン
タはリセツトされる。すなわち、Ｘカウンタ４
３とＹカウンタ４４の内容は、CPU２によつ
てその内容の読み込みが行なわれた時点から、
次の読み込みが行なわれる時点までにおけるマ
ウス２３のｘ方向およびｙ方向の相対的移動量
に対応する。このように、マウス使用時にはＸ
カウンタ４３とＹカウンタ４４とは、マウス２
３の移動量に対応するモードとなる。
のｘ方向移動量に対応するパルスUX，DXが
各々Ｘカウンタ４３によつてアツプダウンカウ
ントされ、また、マウス２３のｙ方向移動量に
対応するパルスUY，DYが各々Ｙカウンタ４
４によつてアツプ・ダウンカウントされる。そ
して、CPU２がＸカウンタ４３およびＹカウ
ンタ４４の内容を読み込むと、これらのカウン
タはリセツトされる。すなわち、Ｘカウンタ４
３とＹカウンタ４４の内容は、CPU２によつ
てその内容の読み込みが行なわれた時点から、
次の読み込みが行なわれる時点までにおけるマ
ウス２３のｘ方向およびｙ方向の相対的移動量
に対応する。このように、マウス使用時にはＸ
カウンタ４３とＹカウンタ４４とは、マウス２
３の移動量に対応するモードとなる。
以上説明したように、この発明によれば、マウ
ス等の座標入力器から供給される移動量対応パル
スをカウントするとともに、中央処理装置がカウ
ント内容を読み込んだ時は、その都度カウント内
容をリセツトする移動量対応モードと、画面走査
に対応するクロツクパルスをカウントするととも
に、走査が画面の所定座標に来た時はカウント内
容をリセツトする座標対応モードとを有する共通
カウンタを設け、この共通カウンタによつて各種
座標入力器の座標データを検出するようにしたの
で、各種の座標入力器を使用し得るとともに、座
標を検出するための回路が共通使用し得て極めて
簡単な構成となる利点が得られる。また、動画の
衝突座標の検出も行なえる利点が得られる。
ス等の座標入力器から供給される移動量対応パル
スをカウントするとともに、中央処理装置がカウ
ント内容を読み込んだ時は、その都度カウント内
容をリセツトする移動量対応モードと、画面走査
に対応するクロツクパルスをカウントするととも
に、走査が画面の所定座標に来た時はカウント内
容をリセツトする座標対応モードとを有する共通
カウンタを設け、この共通カウンタによつて各種
座標入力器の座標データを検出するようにしたの
で、各種の座標入力器を使用し得るとともに、座
標を検出するための回路が共通使用し得て極めて
簡単な構成となる利点が得られる。また、動画の
衝突座標の検出も行なえる利点が得られる。
第１図イはこの発明の一実施例の構成を示すブ
ロツク図、第１図ロは同図イに示す画像データ処
理回路１０の構成を示すブロツク図、第２図は第
１図に示すVRAM４の内容を示すメモリマツプ、
第３図は第２図に示す動画パターンテーブル４ｄ
の記憶内容の一例を示す概念図、第４図は動画制
御テーブル群４ｅの記憶内容の一例を示す概念
図、第５図はカラーコード、カラーデータ、表示
色の各々の対応関係の一例を示す図、第６図はマ
ウス２３の外観を示す側面図、第７図はマウス２
３の移動量パルス検出機構を示す概略構成図、第
８図イ，ロは各々Ｘエンコーダ２６から出力され
るパルスを示す波形図、第９図はマウスインター
フエイス３０の構成を示すブロツク図、第１０図
はXYカウンタ回路４０の構成を示すブロツク
図、第１１図は同実施例の表示面の一例を示す
図、第１２図は一般的なカラーデイスプレイ装置
の構成を示すブロツク図である。 ２３……マウス（座標入力器）、４０……XY
カウンタ回路（共通カウンタ回路）、５０……リ
セツト座標検出回路（共通カウンタ回路）、Reg
……レジスタ（共通カウンタ回路）。
ロツク図、第１図ロは同図イに示す画像データ処
理回路１０の構成を示すブロツク図、第２図は第
１図に示すVRAM４の内容を示すメモリマツプ、
第３図は第２図に示す動画パターンテーブル４ｄ
の記憶内容の一例を示す概念図、第４図は動画制
御テーブル群４ｅの記憶内容の一例を示す概念
図、第５図はカラーコード、カラーデータ、表示
色の各々の対応関係の一例を示す図、第６図はマ
ウス２３の外観を示す側面図、第７図はマウス２
３の移動量パルス検出機構を示す概略構成図、第
８図イ，ロは各々Ｘエンコーダ２６から出力され
るパルスを示す波形図、第９図はマウスインター
フエイス３０の構成を示すブロツク図、第１０図
はXYカウンタ回路４０の構成を示すブロツク
図、第１１図は同実施例の表示面の一例を示す
図、第１２図は一般的なカラーデイスプレイ装置
の構成を示すブロツク図である。 ２３……マウス（座標入力器）、４０……XY
カウンタ回路（共通カウンタ回路）、５０……リ
セツト座標検出回路（共通カウンタ回路）、Reg
……レジスタ（共通カウンタ回路）。
Claims (1)
- 【特許請求の範囲】 １ 中央処理装置の制御の下に、表示面の各ドツ
トに対応してメモリに記憶されたカラーコードを
表示面の走査に対応して順次読み出し、この読み
出したカラーコードに基づいて前記表示面にドツ
ト表示を行うデイスプレイコントローラにおい
て、供給されるパルスをカウントするｘカウンタ
およびｙカウンタを具備する共通カウンタ回路を
設けるとともに、前記共通カウンタ回路は、 (イ) ｘ方向移動量に対応するｘパルスとｙ方向移
動量に対応するｙパルスとを出力する座標入力
器の前記ｘパルスおよびｙパルスを各々前記ｘ
カウンタおよびｙカウンタによつてカウント
し、かつ、前記ｘカウンタおよびｙカウンタの
カウント内容が前記中央処理装置によつて読み
込まれた場合はその都度カウント内容をリセツ
トする移動量対応モードと、 (ロ) 水平走査の１ドツトのタイミングに対応して
発せられる第１のクロツクパルスおよび垂直走
査の１ラインのタイミングに対応して発せられ
る第２のクロツクパルスを各々前記ｘカウンタ
およびｙカウンタによつてカウントし、かつ、
走査点のｘ座標およびｙ座標が各々予め設定し
た所定座標になつた場合は前記ｘカウンタおよ
びｙカウンタを各々リセツトする座標対応モー
ドとを有することを特徴とするデイスプレイコ
ントローラ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59110128A JPS60254227A (ja) | 1984-05-30 | 1984-05-30 | デイスプレイコントロ−ラ |
| US07/106,007 US4812828A (en) | 1984-05-30 | 1987-10-07 | Video display processor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59110128A JPS60254227A (ja) | 1984-05-30 | 1984-05-30 | デイスプレイコントロ−ラ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60254227A JPS60254227A (ja) | 1985-12-14 |
| JPS6323575B2 true JPS6323575B2 (ja) | 1988-05-17 |
Family
ID=14527734
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59110128A Granted JPS60254227A (ja) | 1984-05-30 | 1984-05-30 | デイスプレイコントロ−ラ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4812828A (ja) |
| JP (1) | JPS60254227A (ja) |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0213015A (ja) * | 1988-03-31 | 1990-01-17 | Internatl Business Mach Corp <Ibm> | 項目の選択方法及び装置 |
| US5179368A (en) * | 1989-11-09 | 1993-01-12 | Lippincott Douglas E | Method and apparatus for interfacing computer light pens |
| US5124804A (en) * | 1990-09-10 | 1992-06-23 | Ncr Corporation | Programmable resolution video controller |
| JP3748271B2 (ja) * | 1992-05-22 | 2006-02-22 | 株式会社ナムコ | 射撃ゲーム装置 |
| US5995084A (en) * | 1997-01-17 | 1999-11-30 | Tritech Microelectronics, Ltd. | Touchpad pen-input and mouse controller |
| US6097376A (en) * | 1998-05-11 | 2000-08-01 | Rothschild; Omri | Light pen system for use with a CRT scanning display |
| US6377250B1 (en) | 1999-01-19 | 2002-04-23 | Roni Raviv | Device for use with raster display |
| US6592461B1 (en) | 2000-02-04 | 2003-07-15 | Roni Raviv | Multifunctional computer interactive play system |
| US6753927B2 (en) * | 2000-05-16 | 2004-06-22 | Texas Instruments Incorporated | Television interface for handheld calculator for enhanced television display |
| US20030117378A1 (en) | 2001-12-21 | 2003-06-26 | International Business Machines Corporation | Device and system for retrieving and displaying handwritten annotations |
| JP2006508425A (ja) * | 2002-10-10 | 2006-03-09 | インターナショナル・ビジネス・マシーンズ・コーポレーション | 著作権で保護された情報の選択、発注、およびアクセスを物理的文書から行うためのシステムおよび方法 |
| US7310779B2 (en) * | 2003-06-26 | 2007-12-18 | International Business Machines Corporation | Method for creating and selecting active regions on physical documents |
| SE0303370D0 (sv) * | 2003-12-16 | 2003-12-16 | Anoto Ab | Method, apparatus, computer program and storage medium for recording a movement of a user unit |
| JP4574194B2 (ja) * | 2004-03-05 | 2010-11-04 | 任天堂株式会社 | ゲームプログラム |
| CN101128792B (zh) * | 2005-02-25 | 2012-12-05 | 日本电气株式会社 | 移动设备 |
| US20060233098A1 (en) * | 2005-04-14 | 2006-10-19 | Mcardle James M | Method for detecting object collisions in a computer-based game |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3621214A (en) * | 1968-11-13 | 1971-11-16 | Gordon W Romney | Electronically generated perspective images |
| US3793481A (en) * | 1972-11-20 | 1974-02-19 | Celesco Industries Inc | Range scoring system |
| DE2653113C2 (de) * | 1976-11-23 | 1983-01-13 | Loewe Opta Gmbh, 8640 Kronach | Fernsehspielschaltung |
| US4395045A (en) * | 1980-06-16 | 1983-07-26 | Sanders Associates, Inc. | Television precision target shooting apparatus and method |
-
1984
- 1984-05-30 JP JP59110128A patent/JPS60254227A/ja active Granted
-
1987
- 1987-10-07 US US07/106,007 patent/US4812828A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60254227A (ja) | 1985-12-14 |
| US4812828A (en) | 1989-03-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6323575B2 (ja) | ||
| JPH04106593A (ja) | 静止画像表示装置およびそれに用いる外部記憶装置 | |
| US4190831A (en) | Light pen detection system for CRT image display | |
| JPS6055393A (ja) | カラー・グラフィック・システムとともに使用するカーソル発生装置 | |
| US4835526A (en) | Display controller | |
| JPS641792B2 (ja) | ||
| US5870074A (en) | Image display control device, method and computer program product | |
| US20040044955A1 (en) | Slip processing device, slip processing method and program enabling a computer to perform the process | |
| JPH0670742B2 (ja) | 標体の表示装置 | |
| JPS62192865A (ja) | 図形表示装置 | |
| JPH0455319B2 (ja) | ||
| JP2833024B2 (ja) | 表示画面合成装置 | |
| JP3252359B2 (ja) | 画像処理装置 | |
| JPH051477B2 (ja) | ||
| JPH0562349B2 (ja) | ||
| JPS62100788A (ja) | グラフイツク表示装置 | |
| JPH0441833B2 (ja) | ||
| JPH0756557A (ja) | 画像合成方法 | |
| JPS6010390A (ja) | 図形処理システムにおけるライト・ペンによる図形同定処理方式 | |
| JPH02900A (ja) | 表示制御装置 | |
| JPS60169935A (ja) | デイスプレイコントロ−ラ | |
| JPS6355115B2 (ja) | ||
| JPS60175185A (ja) | 画像入力装置 | |
| JPS5911933B2 (ja) | 映像表示装置におけるライトペン指示位置検出方法 | |
| JPS61217098A (ja) | グラフイツクデイスプレイ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |