JPS59120469A - 非衝撃型印字器の駆動システム - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は固定印字素子な使用する印字器のための１１駆
動回路システムに関する。

〔背景技法」 固定印字素子を使用する多くの印字器か従来存在する。

これらの印字器の大部分は感熱紙上にドツトを発生ずる
だめの熱を生ずるため、もしくは熱転写インクを通常の
紙の一ヒに転写するために付勢される離散的な印字素子
ケ（１１１用している。米国特許第４０９９０４６号は
抵抗性材料の単一のバーが印字されるべきシートを横切
って延びているシステムを開示している。このバーはそ
の側辺に沿ってジグザグ状に線な接続する事によって複
数の印字素子に分割されている。隣接する接続体によっ
て対向する側辺に電流が印加されると、この間のバーの
部分が加熱されて紙上にドツトを発生する。

〔本発明の開示〕

本発明は２本のバーより成る印字ヘッドに有用な１駆動
装置を与える。しかしながら本発明は熱印字器の使用に
限定されず、例えば同様に接続された光放出材料のバー
を使用する印字器を駆動するのにも使用される。

本発明に従い、２行の印字素子バー配列を使用した非衝
撃印字器の印字素子を駆動するだめの、駆動システムが
与えられる。個々のバーの行には電圧源線が結合され、
電圧源線間には両バー行に結合される駆動復帰線が介在
していて、各駆動復帰線とこれに隣接する電圧源線間に
４個の印字素子より成る群を画定する様になっている。

又本発明の駆動システムは電圧源線と数が一致し、各々
駆動復帰線の対応する１つに結合された複数の段を有す
る駆動装置、各々駆動装置のデータ容置に等しいデータ
容量を有する複数の記憶装置、駆動装置がこれに印加さ
れるデータに従って、相継ぐ期間に駆動復帰ｍを駆動し
て一ヒ記４個の印字素子より成る群の各々の印字素子の
うちの対応して位置付けられている印字素子を順番に伺
勢する様に、記憶装置への入力データのローディング及
び記憶装置から駆動装置へのローティングを制御するだ
めのアドレス装置を含む。

〔本発明を遂行するだめの最良モー　ド〕第１図は本発
明が使用され得る適切な印字−ラドの１部を示す。この
図はかなり拡大されていて、実物大ではな（・事に注意
されたい。ヘッドの印字素子は抵抗性材料１０及び１１
なる２本のバーより成る。コネクタ・バッド１２は線１
６によってバー１０に接続されている。１ｉｉ９！１３
はバッドから延出して、下をくぐり、バー１０に接続さ
れている。コネクタ・バッド１４はバー　１１の下にあ
りこれと接続する線１５によってバー１１に接続されて
いる。コネクタ・バッド１６は図示された如くバー１０
及び１１の下にあり、これに接続する線１７に接続され
ている。テープ・ケーブルが以下説明される如く外部付
勢回路に対しコネクタ・バンドを接続している。要する
に、本発明の印字器はネ矛りタ線間のバーの素子を付勢
して、この部分を局所的に加熱する事によって動作する
。バーが感熱シートもしくは熱転写可能インクを帯びる
シートと接続する時には、対応するマークが転写シート
と接触するシート上に形成される。端子１Ｂに各駆動（
電流復帰）パルスが印加される度に、端子１９．２０、
及び２２の任意の１つに電圧源を接続する事によって４
つの素子１．２．６及び４の任意の１つが付勢され得る
様になっている。ダイオード５７及び５８が電圧源端子
１９乃至２２間の絶縁を与えている。バーはシート全体
を横切るに十分な長さを有し、シートが第１図の下方に
移動する時に、先づ端子１９の経路にパルスが印加され
、選択された端子１８に電流が復帰される。次いで端子
２０及び選択された端子１８、続いて端子２１及び端子
１８、最後に端子２２及び端子１８の組が選択される。

従って素子１が先づ付勢され、次いで索子５．２及び４
の順に付勢される。これによってシート上にはドツトの
線が形成される。

このドツトの線は例えばこの様な２０本の線で形成され
る文字中の一本の水平なドツト線であり得る。素子１に
よって形成されるドツトは素子乙によって形成されるト
ッドと正確には整列しない事は明らかであるが、シート
運動の速度、駆動及び電流復帰配列体のタイミングを適
切に調節する事によって、この不整列が問題に１よらな
くなる事は明らかでる。同じ事は素子２及び４について
も云える。さらに素子２及び４の付勢を素子１及び６の
付勢並びにシート速度に対して適切に調時する事により
これ等の下の素子（２，４）によって形成される線の部
分を上の素子（１，３）によって形成される線の部分と
一致させる事が出来る。実際の装置においては、印字バ
ーの中心線間間隔は０．３１７５ｍｍで、バー間の距離
は０．１９ｍｍである。隣接する線１５間夫々及び線１
７間夫々の間隔は０．５０８ｍｍであり、これによって
隣接する線１３及び１７間には０−２５４ｍｍの間隔が
与えられて〜・る。上述の間隔を有し、長さが２０６ｍ
ｍの印字バーの場合には、４００本の駆動線１７並ひに
各４０１本の復帰線１３及び１５が必要とされる。これ
は印字バーに沿って総計１６００個の印字素子を与える
。

第２図は第１図の印字ヘッドのための駆動システムの簡
単ｌヨブロック図である。このシステムはｆｌｉｌＪ　
ｍｌマイクロプロセッサ５０．アドレス回路６１、ドツ
ト論理回路ろ２．８個の４００ビツト記憶装置６６乃至
４０．４００ビットの（駆動／シフト・レジスタ４１及
び電圧源制御回路４２より成る。

このシステムは非符号化入力情報即ち印字さるべきドツ
ト・パターンもしくは２進形の文字データより成る符号
化入力情報の両方を処理し得る。非符号化情報は入力線
４２を介して、符号化情報は線４６を介して論理回路６
２への入力として印加される。この情報はマイクロプロ
セッサ６０によってＡｉＪ処理され得る事に注意された
い。この場合これ等の入力はマイクロプロセッサから受
取られる。

先づ非符号化情報、即ちデータを表わすドツトの流れが
受取られた場合な考える。各印字行に対し、記憶装置′
５３乃至４０のうちの４つか使用される。紛４４及び線
４５を介するマイクロプロセッサ３Ｕの制御の下に（腺
４５が符号化も１〜くは非符号化情報のいずれであるか
を示す）、アドレス回路′５１は論理回路６２からの人
力）・ツト・データを記憶するために記憶装置６６乃至
４Ｄのうち選択された群を順次に選択する。最初の行の
場合、最初のデータ・ビットは記憶装置３６に、第２の
ビットは記憶装置６７に、第６は３４に、第４は３Ｂに
、第５のビットは再び記憶装置ｔ３４に、第６は６８に
、第７は３３に及び第８のビットは記憶装置１ｉ５７に
導入される。その後の８データ・ビット群の各々も同じ
順序でこれ等の記憶装置に導入される。１６００個のデ
ータ・ビットの受取りが検出されると、マイクロプロセ
ッサろＯは線４６を介して新らしい行が開始されなげれ
ばならない事を論理回路６２に信号する。従って、この
時点では、１６００個のデータ・ビットの系列がインタ
ーリーブされた形で記憶装置３６乃至６８中に記憶され
ている。これ等のビットは次いで順次駆動／シフト・レ
ジスタ４１に印加され、第１図の端子１Ｂを介して印字
バーの素子乞付勢する。

駆動／シフト・レジスタ４１は４００段を有し、各段は
第１図の端子１８の関連する１つに結合されている。シ
ート上に最初の行を印写する場合には、記憶装置６６の
内容が先づ駆動／シフト　レジスタに印加され、この中
に記憶される。次に第１図の端子１９に結合されている
電圧源側（１１１１回路４２の−；市上の出力線が伺勢
される時に、駆１１ψ／シフト・レジスタ４１の内容が
、記憶装置３３から前もって受取られたデータに従って
　電流復帰能力を与える事によって第１図の線１８を１
駆動する。この様にして、第１図の蕾号１で示された印
字バーの選択された印字素子が付勢される。その後記憶
装置６７の内容が駆動／シフト・レジスタ４１に印加さ
れ、制御回路４２からの第２の出力線が付勢される時に
、印字バー１０の選択された素子６が付勢される。次に
記憶装置６４の内容が駆動／シフト・レジスタ４１に印
加され、制御回路４４の第６の出力線が付勢され、印字
バー１１の選択された素子２が付勢される。最後に、記
憶装置５Ｂの内容が）駆動／シフト・レジスタ４１に供
給され、ｉ［ｌＪ御回路４２の一番下の線が付勢され１
、駆動／シフト・レジスタ４１が印字バー１１の素子４
を駆動する。

第６図はこれ等の印字ｊ駆動動作のタイミングを示して
いる。４個の記憶装置が最初にロードされているものと
仮定する。行５０は印字行間のシート移動のタイミング
を示している。上述の如き印字ヘッドの寸法の場合には
、行５Ｕ上に示された２つのパルス間で移動される距離
は０．１２７ｍｍである。行５１．５２．５３及び５４
は夫々゛嵐圧源ｉ藏１９．２０．２１及び２２の動作を
示している。行５５は記憶装置６６．６７．６４及び６
８から駆動／シフト・レジスタ４１へのデータ転送のタ
イミングを示している。最後に、行５６は論理回路６２
を介して入力線からの記憶装置への口−デイクタのタイ
ミングを示している。このローティングは記憶装置から
すべてのデータが駆動／シフト・レジスタ４１に印加さ
れる前に生ずる事に注意されたい。このローティング中
の誤りを避けるために、第２の行の動作中は記憶装置６
４及び３Ｂに代って記憶装置ろ５及び５９か使用され、
第６の行の動作中は記憶装置６６及び４０が使用される
。従って、ローディングの順序は次の通りと”なる。

第１行：記憶装置３６．３７．６４．６８第２行：記憶
装置３６．６７、ろ５．６９第６行：記憶装置６６．６
７．３６．４０以下、残りの行に対しても、この順序が
繰返される。

次に符号化情報が処理される場合について説明する。こ
の情報は線４ろを介して論理回路６２によって受取られ
、論理回路６２は線４５を介して与えられるマイクロプ
ロセッサ３０からの制御信号によって文字フォント発生
を遂行する様に切換えられる。この様１よ文字フォント
発生配列体は周知であるので詳細は説明されない。各印
字される文字は２０Ｘ２０ドツトのマトリックスで形成
されるものと仮定する。符号回路は各文字の行の入力、
即ち２０個の印字行に対応するデータに応答１〜て、４
ドツト群のチータケ群毎、行毎に発生する。各ドツト１
１ｆは線４７（第２図）を介して４つの並列ビットとし
７て印加される。これ等の５ち、第１のものは記憶装置
＾゛、ろ６及び３７に、第２はろ４及び６８に、第ろは
６５及び６９に、最後のものは記憶装置ろ６及び６９に
印加される。しかし７ながら記・１．ハ装置６は任意の
一時刻には、一つのバンク例えば３３乃至ろ６がローデ
ィングのためにセットされていて、他方のバンク、この
例では６７乃至４０は甑取りのだめに七ノ）・されてい
る。従って１つの記憶装置ウバンクに次の行のドラ１−
・データがロートされている間に、他方の記憶装置バン
クは駆動、／シフト・レジスタ４１に印字のだめのデー
タを印加している。出力バンクからのデータは１時に１
記１：は装置力て、直列に駆１ＪＩＩＪ／シフト・レジ
スタに送られる。

ここで再び第６図のタイミング図を参照して、記憶装置
の」二のバンクが丁度ロードが完了し、下のバンクのロ
ードが開始されようとしているものと仮定する。行５１
乃至５４で示された如き復帰線１９乃至２０のタイミン
グは１駆動／シフト・レジスタ４１による駆動パルスの
発生と共に−Ｌ述の場合と同じである。しかしながら、
今の場合は行５５に示され／ζ４つの活動期間の動作は
異なっている。第１の期間（第６図の３５　）　（７こ
おいてはその中の４００ビットすべてが直列にんＣ出さ
れ、この間に新らしいビットが順次記憶装置５７．５８
．６９及び４０に読込まれていて、すべてのデータが記
憶装置３６から読取られる時は、下のバンクの各記憶装
置は次の行のための１００ビットケ受取っている。第２
の期間（第６図の３７月においてＱよ、記４．へ装置６
４かものデータか１５駆動／シフト・レジスタ４１へ読
込まれ、下のバンクの各記憶装置６′：が次の１００ビ
ツトを受取る。この動作は第６図のパルス６４０期間て
も繰返され、記憶装置６５がアンロードされる。パルス
６８の期間には記憶装置６６がアンロードされる。パル
ス期間６８の終りには下のバンクの各記憶装置はここで
印字きるべき次の行に対（−で備えられた４００ビツト
・データを含んで（・る。このバンクからのデータがそ
の後アンロードされて駆動／シフト・レジスタ４１に印
加される時は、−Ｅ方のバンクの記憶装置は同様にして
１０口ビツトがロードされる。

以上第１図に示された如き印字′＼ソラド印字バーをイ
」勢するシステムが説明された。−に連の如く本発明の
システムは符号化情報及び非符号化・１〜報の両方を処
理し得る。従って本発明は文字のみならず図形の印字に
有用である。この配列体は図示された数の記憶装置ｄに
制限される必要はなく、各行中の全ドツト情報に間に合
う様に駆動配列体にデータを転送するに十分大きな速度
で受取った情報を処理する４イが出来ればよい事は明ら
かであろう。符号化情報モードにおいては記憶装置は４
つずつ群にされたが、その数が論理回路によって与えら
れる並列ビットの数と対応する限り、１群中の記憶装置
の数はこれより多くても少なくてもよい事は明らかであ
ろう。さらに本発明のシステムはどちらの走査方向から
でも行印字”ゲ行５のに使用され得る事に注意されたい
。

【図面の簡単な説明】

第１図は本発明の駆動システムが使用され得る熱印字ヘ
ッドの一部の破断乎面図である。第２図は本発明に従う
駆動システムのブロック図である。 第６図は第２図の駆動システムのタイミングを示したタ
イミング図である。 １０．１１・・・・印字バー、１８・・・・１駆動パル
ス印加端子、１９．２０．２１．２２・・・・電圧源端
子、３０・・・・マイクロコンピュータ、３１・・・・
７１’ｔ／ス回路、６２・・・・論理回路、３３．３４
．６５．６６．６７．６８．３９．４０・・・・記憶装
置、４１・・・・４Ｉ枢動／シフト・レジスタ、４２・
・・・電圧源制御回路。 出願人　　インターナショカル・ビジネス・マシーンズ
・コーポレーション代理人　弁理士　　山　　　本　　
　仁　　　朗（外１名） ＦＩＧ、２ ＦＩＧ、３

Claims (1)

1. 【特許請求の範囲】 各複数の印字素子を有する２行の印字配列体を含み、個
   ・７０行には複数の電圧源線が結合されており、該電圧
   源線の間には両折に結合された駆動復帰線が介在してい
   て、各駆動復帰崖とこれに隣接する電圧源線間に４個の
   印字素子が画定されている非衝撃型印字の印字素子を駆
   動するための、駆動システムであって、該駆動システム
   は、上認電圧源線と数が一致し、各々上記、１、枢動復
   帰線の対応する１つに結合された複数の段を有する駆動
   装置と、 各・ン上記駆動装置のデータ容量に等しいデータ容置な
   有する複数の記憶装置と、 上記駆動装置がこれに印加されるテークに従って、相継
   ぐ期間に上記駆動復帰線？駆動して」二記４個の印字素
   子より成る群の各々の印字素子のうちの対応して位置付
   けられている印字素子を順番に付勢する様に、上記記・
   １．は装置への入力データのローディング及び上記記憶
   装置ｄ、から上記駆動装置へのローティングを制御する
   だめのアドレス装置と、 より成る非衝撃型印字器の１駆動システノ・。