JPS59123303A - バ−スト受信波受信装置におけるａｇｃ制御方式 - Google Patents
バ−スト受信波受信装置におけるａｇｃ制御方式Info
- Publication number
- JPS59123303A JPS59123303A JP22927182A JP22927182A JPS59123303A JP S59123303 A JPS59123303 A JP S59123303A JP 22927182 A JP22927182 A JP 22927182A JP 22927182 A JP22927182 A JP 22927182A JP S59123303 A JPS59123303 A JP S59123303A
- Authority
- JP
- Japan
- Prior art keywords
- burst
- agc control
- received
- memory
- receiving wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Circuits Of Receivers In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
囚発明の技術分野
本発明は、バースト受信波受信装置におけるＡＧＣ制御
方式、特に例えば衛星通信の場合の如くバースト的に受
信波を受信するようなシステムにおける受信装置におい
て、各バースト受信波毎にＡＧＣ制御を行い得るように
配慮したバースト受信波受信装置におけるＡＧＣ制御方
式に関するものである。
方式、特に例えば衛星通信の場合の如くバースト的に受
信波を受信するようなシステムにおける受信装置におい
て、各バースト受信波毎にＡＧＣ制御を行い得るように
配慮したバースト受信波受信装置におけるＡＧＣ制御方
式に関するものである。
（Ｂ）技術の背景と問題点
上記の如く間欠的に受信されるバースト受信波を受信す
る受信装置においてＡＧＣ制御を行うに当っては、従来
、複数のバーストにわたる平均レベル検出を行う方式や
ピークホールド形のＡＧＣ方式などが知られている。し
かし、前者の場合。
る受信装置においてＡＧＣ制御を行うに当っては、従来
、複数のバーストにわたる平均レベル検出を行う方式や
ピークホールド形のＡＧＣ方式などが知られている。し
かし、前者の場合。
高速度で引込み゛を行わせてバースト毎のＡＧＣ制御を
行うとすると累が不安定となり、所期の特性を得ること
ができない。まだ後者の場合、パースト・モードで安定
に動作し、現在広く用いられている方式ではあるが、バ
ースト相互の間でのレベル差が発生し、これを解消でき
ない。
行うとすると累が不安定となり、所期の特性を得ること
ができない。まだ後者の場合、パースト・モードで安定
に動作し、現在広く用いられている方式ではあるが、バ
ースト相互の間でのレベル差が発生し、これを解消でき
ない。
０発明の目的と構成
本発明は、上記の点を解決することを目的としており、
各バースト毎にＡＧＣ制御を行い得るようにし、全体と
して各バースト相互の間のレベル差をなくするように制
御できるようにすることを目的としている。そしてその
ため１本発明のバースト受信波受信装置におけるＡＧＣ
制御方式は。
各バースト毎にＡＧＣ制御を行い得るようにし、全体と
して各バースト相互の間のレベル差をなくするように制
御できるようにすることを目的としている。そしてその
ため１本発明のバースト受信波受信装置におけるＡＧＣ
制御方式は。
可変利得回路と受信レベル検出器とを少なくともそなえ
てなり１周期性をもつ各フレーム内で間欠的に受信され
るバースト受信波を夫々受信するバースト受信波受信装
置において、上記各フレーム毎の同一バースト・ナンバ
を与えられたバースト受信波群に対するＡＧＣ制御電圧
を上記バースト・ナンバに対応して遅延せしめるメモリ
をもうけると共に、上記受信レベル検出器の出力を上記
バースト・ナンバ対応に切分けて同一のバースト・ナン
バを与えられた次回のバースト受信波に対するＡＧＣ制
御電圧を設定する処理部と、上記メモリから読出された
情報にもとづいて上記バースト・ナンバに対応づけた形
で上記可変利得回路の利得を制御するようにしたことを
特徴としている。
てなり１周期性をもつ各フレーム内で間欠的に受信され
るバースト受信波を夫々受信するバースト受信波受信装
置において、上記各フレーム毎の同一バースト・ナンバ
を与えられたバースト受信波群に対するＡＧＣ制御電圧
を上記バースト・ナンバに対応して遅延せしめるメモリ
をもうけると共に、上記受信レベル検出器の出力を上記
バースト・ナンバ対応に切分けて同一のバースト・ナン
バを与えられた次回のバースト受信波に対するＡＧＣ制
御電圧を設定する処理部と、上記メモリから読出された
情報にもとづいて上記バースト・ナンバに対応づけた形
で上記可変利得回路の利得を制御するようにしたことを
特徴としている。
以下図面を参照しつつ説明する。
０発明の実施例
図は本発明の一実施例構成を示す。
図中、１は可変利得回路、２は受信レベル検出器であっ
て例えば包絡線検波を行うもの、３はフィルタであって
キャリアを除去するもの、４はＡ／Ｄ変換器、５はデー
タ処理装置、６はメモリであって同一のバースト・ナン
バを与えられたバースト受信波群毎にＡＧＣ制御電圧を
遅延保持するもの、７はＤ／Ａ変換器、８はゲイン・レ
ベル変換器であって上述の可変利得回路ｌに対するＡＧ
Ｃ電圧を出力するもの、９はタイミング作成回路部テア
ってフレーム・パルスやクロックを受取って各部に対す
る制御情報などをタイミングよく出力するものを表わし
ている。
て例えば包絡線検波を行うもの、３はフィルタであって
キャリアを除去するもの、４はＡ／Ｄ変換器、５はデー
タ処理装置、６はメモリであって同一のバースト・ナン
バを与えられたバースト受信波群毎にＡＧＣ制御電圧を
遅延保持するもの、７はＤ／Ａ変換器、８はゲイン・レ
ベル変換器であって上述の可変利得回路ｌに対するＡＧ
Ｃ電圧を出力するもの、９はタイミング作成回路部テア
ってフレーム・パルスやクロックを受取って各部に対す
る制御情報などをタイミングよく出力するものを表わし
ている。
例えば通信衛星からの受信波は２図示受信波形として示
す如く２周期性をもつフレーム内で間欠的にバースト受
信波Ｂｌ、Ｂ２．・・・・・・の如く受信される０図示
実施例の場合、今仮にバースト受信波Ｂ２が受信されつ
つあるとするとき、後述する如く、メモリ６上に当該時
点よりも以前に受信されたバースト受信波Ｂ２にもとづ
いて、ＡＧＣ制御電圧が保持されており、当該ＡＧＣ制
御電圧を読出して可変利得回路の利得を制御するように
される。
す如く２周期性をもつフレーム内で間欠的にバースト受
信波Ｂｌ、Ｂ２．・・・・・・の如く受信される０図示
実施例の場合、今仮にバースト受信波Ｂ２が受信されつ
つあるとするとき、後述する如く、メモリ６上に当該時
点よりも以前に受信されたバースト受信波Ｂ２にもとづ
いて、ＡＧＣ制御電圧が保持されており、当該ＡＧＣ制
御電圧を読出して可変利得回路の利得を制御するように
される。
可変利得回路ｌを通過したバースト受信波Ｂ２は２図示
検出器２によって包絡線検波された後にフィルタ３をへ
てＡ／Ｄ変換器４に導びかれる。
検出器２によって包絡線検波された後にフィルタ３をへ
てＡ／Ｄ変換器４に導びかれる。
該Ａ／Ｄ変換器４は、タイミング作成回路部９からのタ
イミング指示に対応づけられて、当該バースト受信波Ｂ
２の検出レベルをデジタル信号に変換してデータ処理装
置５へ供給する。このときタイミング作成回路部９は、
バースト・ナンバを例えば「＋２」の如くデータ処理装
置５へ通知す石。
イミング指示に対応づけられて、当該バースト受信波Ｂ
２の検出レベルをデジタル信号に変換してデータ処理装
置５へ供給する。このときタイミング作成回路部９は、
バースト・ナンバを例えば「＋２」の如くデータ処理装
置５へ通知す石。
データ処理装置５は、上記デジタル信号とバースト・ナ
ンバとを対にして次の如き処理を行う。即チ、今バース
ト・ナンバ＋ｈの検出レベルＶｉｋカ供給されてきたと
し、基準レベルをＶＦ との差を求めて誤差電圧へＶ
ｋ とするとき。
ンバとを対にして次の如き処理を行う。即チ、今バース
ト・ナンバ＋ｈの検出レベルＶｉｋカ供給されてきたと
し、基準レベルをＶＦ との差を求めて誤差電圧へＶ
ｋ とするとき。
Ｖｏｋ ＝ Ｔｉｋ ＋ ａ−八Ｖｋ
で与えられる制御電圧Ｖｏｋを計算し、メモリ６に対し
て２図示の場合バースト・ナンバで与えられるライト・
アドレスと、電圧Ｖｏｋに対応するライト・データと、
メモリ６に対するライト指示信号とを供給する。
て２図示の場合バースト・ナンバで与えられるライト・
アドレスと、電圧Ｖｏｋに対応するライト・データと、
メモリ６に対するライト指示信号とを供給する。
タイミング作成回路部９は、メモリ６に対するリードを
行うタイミングに合わせて、メモリ６に対してリード・
アドレスを供給し、今の場合、バースト・ナンバ舎２に
対応した上記制御電圧Ｖｏｋに対応するデータを読出す
。該データはＤ／Ａ変換器によってアナログ信号に変換
される。そしてゲ゛イン・レベル変換器８をへて可変利
得回路１に対して、所望のＡＧＣ電圧が供給される。
行うタイミングに合わせて、メモリ６に対してリード・
アドレスを供給し、今の場合、バースト・ナンバ舎２に
対応した上記制御電圧Ｖｏｋに対応するデータを読出す
。該データはＤ／Ａ変換器によってアナログ信号に変換
される。そしてゲ゛イン・レベル変換器８をへて可変利
得回路１に対して、所望のＡＧＣ電圧が供給される。
上記バースト・ナンバ＋２に対応して行なった如き形で
のＡＧＣ制御は、バースト・ナンバ＋１゜寺３．・・・
・・・・・・・・に対しても同様に行われ、いわば以前
のフレームのバースト受信波にもとづいてＡＧＣ制御電
圧を用意しておいて、バースト受信波の到来時に即刻対
処できるようにしている。
のＡＧＣ制御は、バースト・ナンバ＋１゜寺３．・・・
・・・・・・・・に対しても同様に行われ、いわば以前
のフレームのバースト受信波にもとづいてＡＧＣ制御電
圧を用意しておいて、バースト受信波の到来時に即刻対
処できるようにしている。
（ト）発明の詳細
な説明した如く１本発明によれば、同一のバースト受信
波毎を与えられたバースト受信波を。
波毎を与えられたバースト受信波を。
いわばバースト受信波毎にＡＧＣをかけることが可能と
なり、かつ各バースト受信波相互間のレベルを均一化す
ることが可能となる。
なり、かつ各バースト受信波相互間のレベルを均一化す
ることが可能となる。
図は本発明の一実施例構成を示す。
図中、１は可変利得回路、２は受信レベル検出器、３は
フィルタ、４はＡ／Ｄ変換器、５はデータ処理装置、６
はメモリ、７はＤ／Ａ変換器、８はゲイン・レベル変換
器、９はタイミング作成回路部を表わす。
フィルタ、４はＡ／Ｄ変換器、５はデータ処理装置、６
はメモリ、７はＤ／Ａ変換器、８はゲイン・レベル変換
器、９はタイミング作成回路部を表わす。
Claims (1)
- 可変利得回路と受信レベル検出器とを少なくともそなえ
てなり１周期性をもつ各フレーム内で間欠的に受信され
るバースト受信波を夫々受信するバースト受信波受信装
置にお−て、上記各フレーム毎の同一バースト・ナンバ
を与えられたバースト受信波群に対するＡＧＣ制御電圧
を上記バースト・ナンバに対応して遅延せしめるメモリ
をもうけると共に、上記受信レベル検出器の出力を上記
バースト・ナンバ対応に切分けて同一のバースト・ナン
バを与えられた次回のバースト受信波に対するＡＧＣ制
御電圧を設定する処理部と、上記メモリから読出された
情報にもとづいて上記バースト・ナンバに対応づけた形
で上記可変利得回路の利得を制御するようにしたことを
特徴とするバースト受信波受信装置におけるＡＧＣ制御
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22927182A JPS59123303A (ja) | 1982-12-29 | 1982-12-29 | バ−スト受信波受信装置におけるａｇｃ制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22927182A JPS59123303A (ja) | 1982-12-29 | 1982-12-29 | バ−スト受信波受信装置におけるａｇｃ制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59123303A true JPS59123303A (ja) | 1984-07-17 |
Family
ID=16889490
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22927182A Pending JPS59123303A (ja) | 1982-12-29 | 1982-12-29 | バ−スト受信波受信装置におけるａｇｃ制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59123303A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61242406A (ja) * | 1985-04-20 | 1986-10-28 | Nec Corp | Ａｇｃ方式 |
| JPS6256882A (ja) * | 1985-09-06 | 1987-03-12 | Nec Corp | バ−ストレベル補正回路 |
| JPS6257308A (ja) * | 1985-09-06 | 1987-03-13 | Iwatsu Electric Co Ltd | 自動利得制御回路 |
| JPH0653764A (ja) * | 1992-06-05 | 1994-02-25 | Japan Radio Co Ltd | パワーコントロール装置 |
| JPH07240650A (ja) * | 1993-12-28 | 1995-09-12 | Nec Corp | 時分割多重通信における自動利得制御方式 |
| JP2009124716A (ja) * | 2008-12-18 | 2009-06-04 | Yamaha Corp | ディジタルオーディオアンプ |
-
1982
- 1982-12-29 JP JP22927182A patent/JPS59123303A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61242406A (ja) * | 1985-04-20 | 1986-10-28 | Nec Corp | Ａｇｃ方式 |
| JPS6256882A (ja) * | 1985-09-06 | 1987-03-12 | Nec Corp | バ−ストレベル補正回路 |
| JPS6257308A (ja) * | 1985-09-06 | 1987-03-13 | Iwatsu Electric Co Ltd | 自動利得制御回路 |
| JPH0653764A (ja) * | 1992-06-05 | 1994-02-25 | Japan Radio Co Ltd | パワーコントロール装置 |
| JPH07240650A (ja) * | 1993-12-28 | 1995-09-12 | Nec Corp | 時分割多重通信における自動利得制御方式 |
| JP2009124716A (ja) * | 2008-12-18 | 2009-06-04 | Yamaha Corp | ディジタルオーディオアンプ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5202761A (en) | Audio synchronization apparatus | |
| CA2102194A1 (en) | Phase Adjustment Method and Apparatus for Use in a Clock Recovery Circuit | |
| JPH01171372A (ja) | テレビジョン信号方式変換装置 | |
| CA2102406A1 (en) | Apparatus for and Method of Synchronizing a Clock Signal | |
| JPS59123303A (ja) | バ−スト受信波受信装置におけるａｇｃ制御方式 | |
| RU2001109239A (ru) | Система и способ измерения и коррекции ошибки тактового генератора пользовательского терминала | |
| JPS61120538A (ja) | 多方向多重通信装置 | |
| CA2082431A1 (en) | Method and apparatus for timing recovery in digital data communications systems | |
| JPS61170150A (ja) | 時分割多元接続方式における基準局の従局制御装置 | |
| JPH01287490A (ja) | ロランｃ航行信号伝送などにメッセージ通信を乗せる際に、航行誤差及び空間波航行位置誤差を減じるための方法及びシステム | |
| EP0230310A3 (en) | Velocity error correcting circuit | |
| US5657348A (en) | Method for forming a quality measure for signal bursts | |
| JPS5459810A (en) | Signal waveform transmission system | |
| US5252972A (en) | Codec having controllable frame synchronizing and clocking signals | |
| CA2315583A1 (en) | Alternating gain and phase control system and method | |
| US7729461B2 (en) | System and method of signal processing | |
| JP3169370B2 (ja) | 自動等化器 | |
| JP2590694B2 (ja) | 同期切替装置 | |
| JPS57142040A (en) | Variable equalizing system | |
| JP2806151B2 (ja) | フレーム相関装置 | |
| JPS6238645A (ja) | 復調器 | |
| SU588647A1 (ru) | Устройство дл синхронизации дискретной информации | |
| SU1538260A1 (ru) | Устройство контрол качества дискретных каналов св зи | |
| JPH0580989B2 (ja) | ||
| JPS63129752A (ja) | 遅延検波器 |