JPS59123310A - タイミング・パルス発生回路 - Google Patents
タイミング・パルス発生回路Info
- Publication number
- JPS59123310A JPS59123310A JP57229253A JP22925382A JPS59123310A JP S59123310 A JPS59123310 A JP S59123310A JP 57229253 A JP57229253 A JP 57229253A JP 22925382 A JP22925382 A JP 22925382A JP S59123310 A JPS59123310 A JP S59123310A
- Authority
- JP
- Japan
- Prior art keywords
- josephson element
- inductance
- pulse
- josephson
- bias current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/38—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of superconductive devices
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、ジョセフソン素子を用いたタイミング・パル
ス発生回路に係わり、特に、入力信号の立ち上りと立ち
下がりに対応してワンショット・パルスを発生させるタ
イミング・パルス発生回路に関する。
ス発生回路に係わり、特に、入力信号の立ち上りと立ち
下がりに対応してワンショット・パルスを発生させるタ
イミング・パルス発生回路に関する。
従来、この種のタイミング・パルス発生回路として第１
図に見られるものが知られている。
図に見られるものが知られている。
第１図に於いて、Ｊｌ乃至Ｊ３はジョセフソン素子、Ｌ
ｌば大きな値のインダクタンス、Ｌ ２は小さな値のイ
ンダクタンス、Ｒは小さな値の抵抗、Ｓｉｎは入力信号
線、Ｓ ｏｆｆは直流オフ・セント電流供給線、ｓｂは
直流バイアス電流供給線をそれぞれ示している。
ｌば大きな値のインダクタンス、Ｌ ２は小さな値のイ
ンダクタンス、Ｒは小さな値の抵抗、Ｓｉｎは入力信号
線、Ｓ ｏｆｆは直流オフ・セント電流供給線、ｓｂは
直流バイアス電流供給線をそれぞれ示している。
この回路に於いて、今、ジョセフソン素子Ｊ１には直流
オフ・セント電流供給線５ｏｆｔに流れる電流に依る磁
界が加えられていて當伝導状態にある、即ち、オフ状態
とケっている。
オフ・セント電流供給線５ｏｆｔに流れる電流に依る磁
界が加えられていて當伝導状態にある、即ち、オフ状態
とケっている。
入力信号線Ｓｉｎには信号が入力されていないのでジョ
セフソン素子Ｊ２は超伝導状態にあり、直流バイアス電
流供給線ｓｂからのバイアス電流が流れている。
セフソン素子Ｊ２は超伝導状態にあり、直流バイアス電
流供給線ｓｂからのバイアス電流が流れている。
ジョセフソン素子Ｊ３には小さいとは云え接地との間に
抵抗Ｒが直列に挿入されているのでバイアス電流は流れ
ない。
抵抗Ｒが直列に挿入されているのでバイアス電流は流れ
ない。
ここで、入力信号線Ｓｉｎにパルスが入力されたとする
と、ジョセフソン素子Ｊ２がスイッチして常伝導状態と
なり、バイアス電流は流れない。また、入力信号線Ｓｉ
ｎに流れる電流と直流オフ・セント電流供給線５ｏｆｆ
に流れる電流とは逆方向である為、ジョセフソン素子Ｊ
１は超伝導状態となり、ジョセフソン素子、Ｊ ２に流
れていたバイアス電流がジョセフソン素子Ｊ１の方へと
流れることになる。ところが、ジョセフソン素子Ｊ１に
は接地との間に大きな値のインダクタンスＬ１が直列に
接続されているので、流れようとするバイアス電流は阻
止されるかたしとなってジョセフソン素子Ｊ３が存在す
るブランチに流れる。然し乍ら、ジョセフソン素子Ｊ３
も在る程度のバイアス電流が流れるとスイッチして常伝
導状態になるので、結局、バイアス電流はジョセフソン
素子Ｊ１のブランチへと流れることになるが、この一連
の動作をする過程で、抵抗ＲとインダクタンスＬ２の両
端に極めて短いパルスが発生するものであり、このパル
スを所謂ワンショット・パルスとして使用することがで
きる。そして、入力信号線Ｓｉｎへ入力されていたパル
スが立ち下がるとジョセフソンＪ２は再び超伝導状態に
なったバイアス電流が流れるようになると共にジョセフ
ソン素子Ｊ１にはオフ・セント電流供給線５ｏｆｆに流
れる電流Ｉオフ・セントが掛った状態、即ち、常伝導状
態となって、これで当初の状態に戻ったことになる。尚
、−この従来例で用いられる入力パルスは方形波であり
、このようなタイミング・パルス発生回路は記憶回路の
駆動に用いられることが多い。
と、ジョセフソン素子Ｊ２がスイッチして常伝導状態と
なり、バイアス電流は流れない。また、入力信号線Ｓｉ
ｎに流れる電流と直流オフ・セント電流供給線５ｏｆｆ
に流れる電流とは逆方向である為、ジョセフソン素子Ｊ
１は超伝導状態となり、ジョセフソン素子、Ｊ ２に流
れていたバイアス電流がジョセフソン素子Ｊ１の方へと
流れることになる。ところが、ジョセフソン素子Ｊ１に
は接地との間に大きな値のインダクタンスＬ１が直列に
接続されているので、流れようとするバイアス電流は阻
止されるかたしとなってジョセフソン素子Ｊ３が存在す
るブランチに流れる。然し乍ら、ジョセフソン素子Ｊ３
も在る程度のバイアス電流が流れるとスイッチして常伝
導状態になるので、結局、バイアス電流はジョセフソン
素子Ｊ１のブランチへと流れることになるが、この一連
の動作をする過程で、抵抗ＲとインダクタンスＬ２の両
端に極めて短いパルスが発生するものであり、このパル
スを所謂ワンショット・パルスとして使用することがで
きる。そして、入力信号線Ｓｉｎへ入力されていたパル
スが立ち下がるとジョセフソンＪ２は再び超伝導状態に
なったバイアス電流が流れるようになると共にジョセフ
ソン素子Ｊ１にはオフ・セント電流供給線５ｏｆｆに流
れる電流Ｉオフ・セントが掛った状態、即ち、常伝導状
態となって、これで当初の状態に戻ったことになる。尚
、−この従来例で用いられる入力パルスは方形波であり
、このようなタイミング・パルス発生回路は記憶回路の
駆動に用いられることが多い。
第２図は別の従来例を表わすもので、第１図に関して説
明した部分と同部分は同記号で指示しである。
明した部分と同部分は同記号で指示しである。
図に於いて、Ｊ４及びＪ５はジョセフソン素子、Ｓｃｂ
は交流（Ａ Ｃ）クロック・バイアス電、流供給線をそ
れぞれ示している。
は交流（Ａ Ｃ）クロック・バイアス電、流供給線をそ
れぞれ示している。
この回路に於いて、今、ＡＣクロック・ノ＼イアス電流
供給線Ｓｃｂに於りるノ＼イアス電流が立ち上がったと
すると、そのバイアス電流は超伝導状態にあるジョセフ
ソン素子Ｊ４に流れる。
供給線Ｓｃｂに於りるノ＼イアス電流が立ち上がったと
すると、そのバイアス電流は超伝導状態にあるジョセフ
ソン素子Ｊ４に流れる。
ここで、入力信号線Ｓｉｎにパルスが入力されたとする
と、ジョセフソン素子Ｊ４がスイッチして常伝導状態と
なり、バイアス電流はジョセフソン素子Ｊ５及び抵抗Ｒ
のブランチへと流れ、それが出力となるものである。但
し、ジョセフソン素子Ｊ５も成る程度のバイアス電流が
流れるとスイ。
と、ジョセフソン素子Ｊ４がスイッチして常伝導状態と
なり、バイアス電流はジョセフソン素子Ｊ５及び抵抗Ｒ
のブランチへと流れ、それが出力となるものである。但
し、ジョセフソン素子Ｊ５も成る程度のバイアス電流が
流れるとスイ。
チして常伝導状態になる。この時点で、バイアス電流は
ジョセフソン素子Ｊ ４とＪ５とに分流することになる
。従って、この出力としては第３図に見られるような波
形を示すことになるが、図に記号Ｐｏとして指示しであ
る部分はワンショ・ノド・パルスとして使用することが
できる。尚、このようなタイミング・パルス発生回路は
、論理回路を駆動するのに用いられることが多い。
ジョセフソン素子Ｊ ４とＪ５とに分流することになる
。従って、この出力としては第３図に見られるような波
形を示すことになるが、図に記号Ｐｏとして指示しであ
る部分はワンショ・ノド・パルスとして使用することが
できる。尚、このようなタイミング・パルス発生回路は
、論理回路を駆動するのに用いられることが多い。
ところで、前記説明した何れの従来例に於いても、人力
パルスの立ち上がりに対応してワンショット・パルスが
ｉηられるのみであり、立ち下がりに対応するワンショ
ット・パルスは得ることができない。従って、これでは
、例えば、パルスのエツジ検出を行なう場合、パルスの
立ち上がり及び立ち下がり時にそれぞれワンショット・
パルスが必要とされたり、また、パルスの立ち下がり時
のみにワンショット・パルスを発生させることが必要と
されることもあるが、前記各従来例ではそのような要求
に対処することはできない。
パルスの立ち上がりに対応してワンショット・パルスが
ｉηられるのみであり、立ち下がりに対応するワンショ
ット・パルスは得ることができない。従って、これでは
、例えば、パルスのエツジ検出を行なう場合、パルスの
立ち上がり及び立ち下がり時にそれぞれワンショット・
パルスが必要とされたり、また、パルスの立ち下がり時
のみにワンショット・パルスを発生させることが必要と
されることもあるが、前記各従来例ではそのような要求
に対処することはできない。
発明の目的
本発明は、電流フリップ・フロ・ノブに於ける二つのケ
ートを全く同じように使用する極めて簡単な構成に依り
、人力パルスの立ち上がりと立ち下がりの時点でワンシ
ョット・パルスを発生することができるタイミング・パ
ルス発生回路を提供しようとするものである。
ートを全く同じように使用する極めて簡単な構成に依り
、人力パルスの立ち上がりと立ち下がりの時点でワンシ
ョット・パルスを発生することができるタイミング・パ
ルス発生回路を提供しようとするものである。
発明の構成
本発明では、電流フリップ・フロップの対称性を利用し
、入力パルスが立ち上がった時、電流フリップ・フロッ
プの一方のゲートがワンショット・パルスを発生すると
同時にバイアス電流を他方のゲートに切り換え、入力パ
ルスが立ち下がった時には前記他方のゲートがワンショ
ット・パルスを発生するようにしたものである。
、入力パルスが立ち上がった時、電流フリップ・フロッ
プの一方のゲートがワンショット・パルスを発生すると
同時にバイアス電流を他方のゲートに切り換え、入力パ
ルスが立ち下がった時には前記他方のゲートがワンショ
ット・パルスを発生するようにしたものである。
発明の実施例
第４図は本発明一実施例の要部回路図であり、第１図及
び第２図に関して説明した部分と同部分は同記号で指示
しである。
び第２図に関して説明した部分と同部分は同記号で指示
しである。
図に於いて、Ｊｇｌ及びＪｇｒは電流フリップ・フロッ
プを構成するジョセフソン素子、Ｊｌ及びＪｒはジョセ
フソン素子Ｊｇｌ及びＪｇｒより小さい臨界電流を有す
るジョセフソン素子、Ｒ１及びＲｒは微少抵抗、Ｌは大
きな値を有するインダクタンス、Ｌｌ及びＬｒはインダ
クタンスしより充分に小さい値を有する）ンダクタンス
をそれぞれ示している。尚、ジョセフソン素子Ｊ１或い
はＪｒ及び抵抗Ｒ１或いはＲ’ｒ及びインダクタンスＬ
１或いはＬｒを直列接続したものを直列接続体と呼ぶこ
とにする。
プを構成するジョセフソン素子、Ｊｌ及びＪｒはジョセ
フソン素子Ｊｇｌ及びＪｇｒより小さい臨界電流を有す
るジョセフソン素子、Ｒ１及びＲｒは微少抵抗、Ｌは大
きな値を有するインダクタンス、Ｌｌ及びＬｒはインダ
クタンスしより充分に小さい値を有する）ンダクタンス
をそれぞれ示している。尚、ジョセフソン素子Ｊ１或い
はＪｒ及び抵抗Ｒ１或いはＲ’ｒ及びインダクタンスＬ
１或いはＬｒを直列接続したものを直列接続体と呼ぶこ
とにする。
第５図は第４図の主要部分に於ける信号の波形を表わす
タイミング・チャートであり、次に、この図を参照しつ
つ第４図に示した実施例の動作を説明する。
タイミング・チャートであり、次に、この図を参照しつ
つ第４図に示した実施例の動作を説明する。
直流バイアス電流供給線ｓｂから直流バイアス電流が供
給され、直流オフ・セント電流供給線Ｓ ｏｆｆには直
流オフ・セント電流が流れ、入力信号線Ｓｉｎに入力パ
ルスが印加されていない状態にあるとすると、バイアス
電流は殆どジョセフソン素子Ｊｇｒに流れている。
給され、直流オフ・セント電流供給線Ｓ ｏｆｆには直
流オフ・セント電流が流れ、入力信号線Ｓｉｎに入力パ
ルスが印加されていない状態にあるとすると、バイアス
電流は殆どジョセフソン素子Ｊｇｒに流れている。
前記状態に於いて、入力信号線Ｓｉｎに対し、第５図（
ａ）に見られるようなパルスが入力されるとジョセフソ
ン素子Ｊｇｒは第５図（ｂ）に見られるように零電圧状
態から有限電圧状態ヘスイソチする。この時、インダク
タンスＬの阻止作用に依り、バイアス電流はジョセフソ
ン素子Ｊｒが存在するブランチへ流れ、インダクタンス
Ｌｒには第５図（Ｃ）に見られるようなワンショット・
パルスが得られるものである。
ａ）に見られるようなパルスが入力されるとジョセフソ
ン素子Ｊｇｒは第５図（ｂ）に見られるように零電圧状
態から有限電圧状態ヘスイソチする。この時、インダク
タンスＬの阻止作用に依り、バイアス電流はジョセフソ
ン素子Ｊｒが存在するブランチへ流れ、インダクタンス
Ｌｒには第５図（Ｃ）に見られるようなワンショット・
パルスが得られるものである。
前記ブランチに流れたバイアス電流がジョセフソン素子
Ｊ ｒの臨界電流を越えるとジョセフソン素子、Ｊ ｒ
もスイッチし、バイアス電流はジョセフソン素子、Ｊ
ｒからインダクタンスＬを介してジョセフソン素子、Ｊ
ｇｌへと流れる。
Ｊ ｒの臨界電流を越えるとジョセフソン素子、Ｊ ｒ
もスイッチし、バイアス電流はジョセフソン素子、Ｊ
ｒからインダクタンスＬを介してジョセフソン素子、Ｊ
ｇｌへと流れる。
ここで、直流オフ・セント電流供給線Ｓ ｏｆｆに流れ
る直流オフ・セント電流は入力信号線Ｓｉｎに流れる入
力パルスと逆向きである為、その入力パルスは打ち消さ
れ、従って、ジョセフソン素子Ｊｇｌはスイッチしない
。
る直流オフ・セント電流は入力信号線Ｓｉｎに流れる入
力パルスと逆向きである為、その入力パルスは打ち消さ
れ、従って、ジョセフソン素子Ｊｇｌはスイッチしない
。
入力パルスが第５図（’ａ）に見られるように立ち下が
ると、直流オフ・セント電流の為、ジョセフソン素子Ｊ
ＥＩがスイッチし、前記ジョセフソン素子Ｊｙ、ｒがス
イッチした時と同様、今度はインダクタンスＬ１に第５
図（ｅ）に見られるようなワンショット・パルスが得ら
れるものである。
ると、直流オフ・セント電流の為、ジョセフソン素子Ｊ
ＥＩがスイッチし、前記ジョセフソン素子Ｊｙ、ｒがス
イッチした時と同様、今度はインダクタンスＬ１に第５
図（ｅ）に見られるようなワンショット・パルスが得ら
れるものである。
この後、バイアス電流はジョセフソン素子Ｊ ｇ’ｒへ
転送されて初期状態に戻る。尚、第５図（ｆ）にはイン
ダクタンスしに流れる電流の波形が示されている。
転送されて初期状態に戻る。尚、第５図（ｆ）にはイン
ダクタンスしに流れる電流の波形が示されている。
前記したところから明らかなように、本発明に依れば、
パルスの立ち一ヒがりと立ち下がりの各時点に対応して
ワンショット・パルスを発生させることができるからジ
ョセフソン集積回路に於けるタイミング・パルス発生回
路を容易に構成することができる。
パルスの立ち一ヒがりと立ち下がりの各時点に対応して
ワンショット・パルスを発生させることができるからジ
ョセフソン集積回路に於けるタイミング・パルス発生回
路を容易に構成することができる。
例えば、ジョセフソン記憶回路は多数の電流フリップ・
フロップを使用して構成されるが、そのような記憶回路
を動作させるにはセット・リセットのタイミング信号が
必要である。その場合に本発明を適用すれば、外部から
印加する信号としては方形波のみで良く、その方形波の
立ち上がりでワンショット・パルスを発生して記憶回路
のセットを、また、立ち下がりで再びワンショット・パ
ルスを発生して記憶回路のリセットを行なうことができ
る。
フロップを使用して構成されるが、そのような記憶回路
を動作させるにはセット・リセットのタイミング信号が
必要である。その場合に本発明を適用すれば、外部から
印加する信号としては方形波のみで良く、その方形波の
立ち上がりでワンショット・パルスを発生して記憶回路
のセットを、また、立ち下がりで再びワンショット・パ
ルスを発生して記憶回路のリセットを行なうことができ
る。
尚、前記説明した実施例に於けるジョセフソン素子Ｊｇ
ｒ、 Ｊｇｌ、 Ｊｒ 、 Ｊｌには単接合素子のみな
らす、長い接合を持つ素子、２接合或いは３接合の量子
干渉計（Ｓ Ｑ Ｕ Ｉ Ｄ ： Ｓｕｐｅｒｃｏｎｄ
ｕｃｔｉｎｇＱ ｕａｎｔｕｍ Ｊｎｔｅｒｆｅｒｅ
ｎｃｅ Ｄ ｅｖｉｃｅ ）等を用いることができる。
ｒ、 Ｊｇｌ、 Ｊｒ 、 Ｊｌには単接合素子のみな
らす、長い接合を持つ素子、２接合或いは３接合の量子
干渉計（Ｓ Ｑ Ｕ Ｉ Ｄ ： Ｓｕｐｅｒｃｏｎｄ
ｕｃｔｉｎｇＱ ｕａｎｔｕｍ Ｊｎｔｅｒｆｅｒｅ
ｎｃｅ Ｄ ｅｖｉｃｅ ）等を用いることができる。
然し乍ら、ジョセフソン素子Ｊｒ及びＪｌには動作の安
定性及び確実性等の点から単接合素子を使用することが
望ましい。また、回路動作の点から、ジョセフソン素子
Ｊｇｒ及びＪｇｌの両端、或いは、インダクタンスに並
列にダンピング抵抗を挿入することが望ましい。
定性及び確実性等の点から単接合素子を使用することが
望ましい。また、回路動作の点から、ジョセフソン素子
Ｊｇｒ及びＪｇｌの両端、或いは、インダクタンスに並
列にダンピング抵抗を挿入することが望ましい。
さて、前記実施例は入力パルスとして方形波、即ち、“
１”、“Ｏ゛の２値のレヘルを使用するものであり、こ
れは、前記したように記憶回路を駆動するのに好適なも
のであるが、論理回路を駆動するには、次に説明するよ
うに、ＡＣクロック・パルス、即ち、“１”、“′０”
、“−１”の３値のレヘルを有する入力パルスを用いる
ことが好ましい。
１”、“Ｏ゛の２値のレヘルを使用するものであり、こ
れは、前記したように記憶回路を駆動するのに好適なも
のであるが、論理回路を駆動するには、次に説明するよ
うに、ＡＣクロック・パルス、即ち、“１”、“′０”
、“−１”の３値のレヘルを有する入力パルスを用いる
ことが好ましい。
第４図の回路に於けるジョセフソン素子Ｊｇｒ及びＪｇ
ｌとして２接合或いは３接合量子干渉針を用いるものと
する。
ｌとして２接合或いは３接合量子干渉針を用いるものと
する。
第６図は闇値特性を示す線図であり、入力パルス電流及
び直流オフ・セント電流を図示の如く選択する。
び直流オフ・セント電流を図示の如く選択する。
第７図は入力パルスの波形を示す線図であり、こればジ
ョセフソン論理回路で使用される電源クロ・７りそのも
のである。
ョセフソン論理回路で使用される電源クロ・７りそのも
のである。
第８図及び第９図はジョセフソン素子Ｊｇｌ及びＪｇｒ
の闇値特性を表わす線図である。
の闇値特性を表わす線図である。
第７図に見られる（１）の時刻にはジョセフソン素子Ｊ
ｇｌ及びＪｇｒの動作点は第８図及び第９図に於ける■
の点である。時刻（２ンでは動作点が■に移動してジョ
セフソン素子Ｊｇｒがスイッチし、インダクタンスＬｒ
にワンショット・パルスが発生すると同時にバイアス電
流がジョセフソン素子Ｊｇｌに転送され動作点は■に移
動する。時刻（３）では動作点が■に移動し、インダク
タンスＬｌにワンショット・パルスが得られ、続いて動
作点は■に移動する。時刻（４）になると、動作点は■
′−〇−〇と移動し、再びインダクタンスＬｒにワンシ
ョット・パルスが得られる。時刻（５）になると、動作
点は■へと移動してインダクタンスＬＬにワンショット
・パルスが得られ、その後、初期状態、即ち、■の状態
へと戻る。
ｇｌ及びＪｇｒの動作点は第８図及び第９図に於ける■
の点である。時刻（２ンでは動作点が■に移動してジョ
セフソン素子Ｊｇｒがスイッチし、インダクタンスＬｒ
にワンショット・パルスが発生すると同時にバイアス電
流がジョセフソン素子Ｊｇｌに転送され動作点は■に移
動する。時刻（３）では動作点が■に移動し、インダク
タンスＬｌにワンショット・パルスが得られ、続いて動
作点は■に移動する。時刻（４）になると、動作点は■
′−〇−〇と移動し、再びインダクタンスＬｒにワンシ
ョット・パルスが得られる。時刻（５）になると、動作
点は■へと移動してインダクタンスＬＬにワンショット
・パルスが得られ、その後、初期状態、即ち、■の状態
へと戻る。
前記動作説明に於けるジョセフソン論理回路の電源クロ
ックとインダクタンスＬ ｌ及び１、ｒに発生ずるワン
ショノ１〜・パルスの関係を図示すえと第１０図に見ら
れる通りである。
ックとインダクタンスＬ ｌ及び１、ｒに発生ずるワン
ショノ１〜・パルスの関係を図示すえと第１０図に見ら
れる通りである。
図から判るように、正負前れのクロックに対しても同期
してワンショソ１−・パルスが１ηられている。従って
、ジョセフソン素子等で形成された電流フリップ・フロ
ップからなる回路に於いて、インダクタンスＬ ｒに得
られるワンショット・パルスをセット信号に、インダク
タンスＬ ＋に流れるワンショット・パルスをリセット
信号に使用することに依り、論理回路とタイミンクを採
ることが容易になる。
してワンショソ１−・パルスが１ηられている。従って
、ジョセフソン素子等で形成された電流フリップ・フロ
ップからなる回路に於いて、インダクタンスＬ ｒに得
られるワンショット・パルスをセット信号に、インダク
タンスＬ ＋に流れるワンショット・パルスをリセット
信号に使用することに依り、論理回路とタイミンクを採
ることが容易になる。
第１１図は本発明の他の実施例を表わす要部回路図であ
り、第４図に関して説明した部分と同部分は同記号で指
示しである。
り、第４図に関して説明した部分と同部分は同記号で指
示しである。
本実施例が第４図について説明した実施例と相違する点
は、直流バイアス電流供給線ｓｂをインダクタンスＬの
中点に接続し、且つ、接地もインダクタンスＩ、の中点
に接続したことである。
は、直流バイアス電流供給線ｓｂをインダクタンスＬの
中点に接続し、且つ、接地もインダクタンスＩ、の中点
に接続したことである。
本実施例に於ける動作は第４図に見られる実施例と殆ど
変りない。
変りない。
発明の効果
本発明に依れば、少なくとも１本の入力信号線を有する
ジョセフソン素子と、少なくとも２本の入力信号線を有
し且つその内少なくとも１本は前記ジョセフソン素子の
入力信号線と直列接続されスルなくとも１本はオフ・セ
ント電流を流すものであるジョセフソン素子と、それ等
ジョセフソン素子より小さい臨界電流を持つジョセフソ
ン素子及び抵抗及びインダクタンスが直列接続されてあ
り且つ前記入力信号線を有する各ジョセフソン素子にそ
れぞれ別個に並列接続さた二組の直列接続体と、前記入
力信号線を有する両ジョセフソン素子間を結び前記イン
ダクタンスの値より大きなそれを有するインダクタンス
と、該大きな値のインダクタンスと前記入力信号線を有
するジョセフソン素子の接続点の何れか一方に接続され
たバイアス電流供給線とを備えたことを特徴とする特許
ング・パルス発生回路が提供され、前記直列接続の入力
信号線に方形波或いはＡＣクロック・パルス等の入力パ
ルスを印加することに依り、該入力パルスの立ぢ上がり
及び立ち下がりり何れの時点に於いても、また、パルス
の正負に拘わらず前記時点でワンショット・パルスを発
生させることができるので、例えば、ジョセフソン記憶
回路或いはジョセフソン論理回路を駆動する為のタイミ
ング・パルスとして使用して有効であり、また、パルス
のエツジ検出等にも通用して好結果が得られるものであ
り、更にまた、構成が簡単であるから容易に実施するこ
とができる。
ジョセフソン素子と、少なくとも２本の入力信号線を有
し且つその内少なくとも１本は前記ジョセフソン素子の
入力信号線と直列接続されスルなくとも１本はオフ・セ
ント電流を流すものであるジョセフソン素子と、それ等
ジョセフソン素子より小さい臨界電流を持つジョセフソ
ン素子及び抵抗及びインダクタンスが直列接続されてあ
り且つ前記入力信号線を有する各ジョセフソン素子にそ
れぞれ別個に並列接続さた二組の直列接続体と、前記入
力信号線を有する両ジョセフソン素子間を結び前記イン
ダクタンスの値より大きなそれを有するインダクタンス
と、該大きな値のインダクタンスと前記入力信号線を有
するジョセフソン素子の接続点の何れか一方に接続され
たバイアス電流供給線とを備えたことを特徴とする特許
ング・パルス発生回路が提供され、前記直列接続の入力
信号線に方形波或いはＡＣクロック・パルス等の入力パ
ルスを印加することに依り、該入力パルスの立ぢ上がり
及び立ち下がりり何れの時点に於いても、また、パルス
の正負に拘わらず前記時点でワンショット・パルスを発
生させることができるので、例えば、ジョセフソン記憶
回路或いはジョセフソン論理回路を駆動する為のタイミ
ング・パルスとして使用して有効であり、また、パルス
のエツジ検出等にも通用して好結果が得られるものであ
り、更にまた、構成が簡単であるから容易に実施するこ
とができる。
第１図及び第２図は従来例の要部回路図、第３図は第２
図に示した従来例で発生するパルスを表わす線図、第４
図は本発明一実施例を表わす要部回路図、第５図は第４
図に示した実施例の動作を説明する為の主要信号の波形
を表わす線図、第６図は闇値特性を示す線図、第７図は
入力ＡＣクロック・パルスの波形を表わす線図、第８図
及び第９図は本発明一実施例の動作を説明する為の闇値
特性を示す線図、第１０図は第７図乃至第８図に関して
説明した実施例に於ける入力ＡＣクロックパルスと発生
させたワンショット・パルスとの関係を表わす線図、第
１１図は本発明の他の一実施例を表わす要部回路図であ
る。 図に於いて、Ｊｇｌ及びＪｇｒはジョセフソン素子、Ｊ
ｌ及びＪｒはジョセフソン素子、Ｊｇｌ及びＪｇｒの臨
界電流より小さいそれを有するジョセフソン素子、Ｒ１
及びＲｒは微少抵抗、Ｌはインダクタンス、Ｌｌ及びＬ
ｒはインダクタンスしより充分小さい値を有するイン
ダクタンス、Ｓｉｎは入力信号線、Ｑ／ｎｆｆは直流オ
フ・セント電流供給線、ｓｂは直流バイアス電流供給線
である。 特許出願人 富士通株式会社 代理人弁理士 工具 久五部 （外３名） 第７図 第８Ｉ２Ｉ 第９図 第１０図 第 １１ 図
図に示した従来例で発生するパルスを表わす線図、第４
図は本発明一実施例を表わす要部回路図、第５図は第４
図に示した実施例の動作を説明する為の主要信号の波形
を表わす線図、第６図は闇値特性を示す線図、第７図は
入力ＡＣクロック・パルスの波形を表わす線図、第８図
及び第９図は本発明一実施例の動作を説明する為の闇値
特性を示す線図、第１０図は第７図乃至第８図に関して
説明した実施例に於ける入力ＡＣクロックパルスと発生
させたワンショット・パルスとの関係を表わす線図、第
１１図は本発明の他の一実施例を表わす要部回路図であ
る。 図に於いて、Ｊｇｌ及びＪｇｒはジョセフソン素子、Ｊ
ｌ及びＪｒはジョセフソン素子、Ｊｇｌ及びＪｇｒの臨
界電流より小さいそれを有するジョセフソン素子、Ｒ１
及びＲｒは微少抵抗、Ｌはインダクタンス、Ｌｌ及びＬ
ｒはインダクタンスしより充分小さい値を有するイン
ダクタンス、Ｓｉｎは入力信号線、Ｑ／ｎｆｆは直流オ
フ・セント電流供給線、ｓｂは直流バイアス電流供給線
である。 特許出願人 富士通株式会社 代理人弁理士 工具 久五部 （外３名） 第７図 第８Ｉ２Ｉ 第９図 第１０図 第 １１ 図
Claims (1)
- 少なくとも１本の入力信号線を有するジョセフソン素子
と、少なくとも２本の入力信号線を有し叶つその内の少
なくとも１本は前記ジョセフソン素子の入力信号線と直
列接続されスルなくとも１本はオフ・セント電流を流す
ものであるジョセフソン素子と、前記各ジョセフソン素
子より小さい臨界電流を持つジョセフソン素子及び抵抗
及びインダクタンスが直列接続されてなり且つ前記入力
信号線を有する各ジョセフソン素子にそれぞれ別個に並
列接続された二組の直列接続体と、前記入力信号線を有
する両ジョセフノン素子間を結び前記インダクタンスの
値より大きなそれを有するインダクタンス畠該大きな僅
のインダクタンスと前記人力信号線を有するジョセフソ
ン素子との接続体に接続されたバイアス電流供給線とを
備えてなることを特徴とするタイミング・パルス発生回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57229253A JPS59123310A (ja) | 1982-12-29 | 1982-12-29 | タイミング・パルス発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57229253A JPS59123310A (ja) | 1982-12-29 | 1982-12-29 | タイミング・パルス発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59123310A true JPS59123310A (ja) | 1984-07-17 |
| JPH0342731B2 JPH0342731B2 (ja) | 1991-06-28 |
Family
ID=16889207
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57229253A Granted JPS59123310A (ja) | 1982-12-29 | 1982-12-29 | タイミング・パルス発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59123310A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019190810A1 (en) * | 2018-03-26 | 2019-10-03 | Microsoft Technology Licensing, Llc | Superconducting integrated circuits with clock signals distributed via inductive coupling |
-
1982
- 1982-12-29 JP JP57229253A patent/JPS59123310A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2019190810A1 (en) * | 2018-03-26 | 2019-10-03 | Microsoft Technology Licensing, Llc | Superconducting integrated circuits with clock signals distributed via inductive coupling |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0342731B2 (ja) | 1991-06-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10331163B1 (en) | Superconducting integrated circuits with clock signals distributed via inductive coupling | |
| EP3711164B1 (en) | Inverting phase mode rql logic gates and corresponding method for providing a logic value | |
| Gheewala | Josephson-logic devices and circuits | |
| US5646557A (en) | Data processing system and method for improving performance of domino-type logic using multiphase clocks | |
| JPH07202686A (ja) | パルス発生器 | |
| US5459414A (en) | Adiabatic dynamic logic | |
| US4144465A (en) | Self-resetting Josephson device circuit | |
| JPH0342731B2 (ja) | ||
| Silver et al. | A new concept for ultra-low power and ultra-high clock rate circuits | |
| JPH0159771B2 (ja) | ||
| US4633098A (en) | Flip-flop circuit with built-in enable function | |
| EP0087764A1 (en) | Josephson pulse generator of current injection type | |
| US12206413B2 (en) | SFQ-based pulse-conserving logic gates | |
| JPH0378008B2 (ja) | ||
| SU968890A1 (ru) | Генератор одиночных импульсов | |
| Beha et al. | A four input-AND-gate with five asymmetric interferometers | |
| SU1160543A2 (ru) | Триггер Шмитта | |
| Kuo et al. | A fast Josephson SFQ shift register | |
| JPS58146127A (ja) | ジヨセフソン効果を用いた電流注入型パルス発生回路 | |
| Tan et al. | Tunnel Diode‐Transistor Binary Scaler | |
| Yamauchi et al. | An up-transition edge-triggered single-shot pulse generator with Josephson devices | |
| SU1112531A1 (ru) | Триггер | |
| JP2689878B2 (ja) | ジョセフソンラッチ回路 | |
| JPH0626302B2 (ja) | ジヨセフソンマスタ−スレ−ブフリツプフロツプ | |
| Mukherjee | High performance data processing in Josephson technology |