JPS59124169A - 化合物半導体装置 - Google Patents
化合物半導体装置Info
- Publication number
- JPS59124169A JPS59124169A JP57229255A JP22925582A JPS59124169A JP S59124169 A JPS59124169 A JP S59124169A JP 57229255 A JP57229255 A JP 57229255A JP 22925582 A JP22925582 A JP 22925582A JP S59124169 A JPS59124169 A JP S59124169A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- barrier
- type
- potential
- electron
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/80—FETs having rectifying junction gate electrodes
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、ペテロ接合構造を有し、２次元電子ガスを利
用して高速動作を可能とした化合物半導体装置の改良に
関する。
用して高速動作を可能とした化合物半導体装置の改良に
関する。
従来技術と問題点
従来、この種の化合物半導体装置としては、２次元電子
ガスを供給するｎ型Ａ ＩＩ ＸＧ ａ Ｉ−Ｘ Ａ
ｓ電子供給層上にショットキ金属ゲート電極を直に形成
した構成になっている。
ガスを供給するｎ型Ａ ＩＩ ＸＧ ａ Ｉ−Ｘ Ａ
ｓ電子供給層上にショットキ金属ゲート電極を直に形成
した構成になっている。
第１図は前記化合物半導体装置のエネルギ・バンド・モ
デルであり、１はショットキ金属ゲート電極、２はｎ型
Ａｊ２ｘＧａｌ−ｘＡｓ電子供給層、３はノン・ドープ
ＧａＡｓ半導体基板、４は２次元電子ガス層である。
デルであり、１はショットキ金属ゲート電極、２はｎ型
Ａｊ２ｘＧａｌ−ｘＡｓ電子供給層、３はノン・ドープ
ＧａＡｓ半導体基板、４は２次元電子ガス層である。
この化合物半導体装置に於けるゲート電極１に於ける電
子障壁ポテンシャルはショットキ金属とｎ型Ａｌｌ ｘ
Ｑ ａ Ｉ−ＸＡ Ｓ結晶との仕事関数の差であるショ
ットキ障壁φ３に依って決定されている。
子障壁ポテンシャルはショットキ金属とｎ型Ａｌｌ ｘ
Ｑ ａ Ｉ−ＸＡ Ｓ結晶との仕事関数の差であるショ
ットキ障壁φ３に依って決定されている。
良く知られているように、ゲート電極１に印加し得る順
方向電圧はショットキ障壁φＢを越えない範囲に維持す
る必要があり、前記化合物半導体装置では高々０，８
（Ｖ）程度である。そＵ２て、そのエピタキシャル成長
半導体層の構成上、人為的に電子障壁をコントロールす
ることは一般的に不可能である。従って、印加ゲート・
バイアス電圧の許容度が小さく、例えば、スイッチング
半導体装置や高周波半導体装置等で闇値電圧を上昇させ
たい場合が生じても実現することは困難であった。
方向電圧はショットキ障壁φＢを越えない範囲に維持す
る必要があり、前記化合物半導体装置では高々０，８
（Ｖ）程度である。そＵ２て、そのエピタキシャル成長
半導体層の構成上、人為的に電子障壁をコントロールす
ることは一般的に不可能である。従って、印加ゲート・
バイアス電圧の許容度が小さく、例えば、スイッチング
半導体装置や高周波半導体装置等で闇値電圧を上昇させ
たい場合が生じても実現することは困難であった。
発明の目的
本発明は、前記の如き化合物半導体装置に於けるゲート
電子障壁ポテンシャルを可変にして、必要に応じ所望の
ケート電子障壁ポテンシャルを持つこの種化合物半導体
装置を得られるようにするものである。
電子障壁ポテンシャルを可変にして、必要に応じ所望の
ケート電子障壁ポテンシャルを持つこの種化合物半導体
装置を得られるようにするものである。
発明の構成
本発明は、ペテロ接合構造を有する化合物半導体装置に
於けるエピタキシャル成長半導体層の構成に於いて、従
来のｎ型ＡβＸ Ｇ ａ Ｉ−ＸＡ Ｓ電子供給層上に
更にｐ型ＡβｙＧａ＋−ｙＡｓ（１≧ｙ≧０）障壁調節
層を形成したものである。
於けるエピタキシャル成長半導体層の構成に於いて、従
来のｎ型ＡβＸ Ｇ ａ Ｉ−ＸＡ Ｓ電子供給層上に
更にｐ型ＡβｙＧａ＋−ｙＡｓ（１≧ｙ≧０）障壁調節
層を形成したものである。
この障壁調節層はｐｎ接合として利用されるものではな
く、該障壁調節層に於ける電子をイオン化するようにし
て、単に電子障壁をコントロールする為の役割を果すも
のである。
く、該障壁調節層に於ける電子をイオン化するようにし
て、単に電子障壁をコントロールする為の役割を果すも
のである。
このようなエピタキシャル成長半導体層構成を採ると、
得られる電子障壁はショットキ金属−半導体結晶界面の
ショットキ障壁φ９で１よなく、ｐ型Ａ ｊ！ ｙ Ｇ
ａ Ｉ−ｙ Ａ ｓ障壁調節層内に形成されるポテン
シャル障壁に依り決定される。
得られる電子障壁はショットキ金属−半導体結晶界面の
ショットキ障壁φ９で１よなく、ｐ型Ａ ｊ！ ｙ Ｇ
ａ Ｉ−ｙ Ａ ｓ障壁調節層内に形成されるポテン
シャル障壁に依り決定される。
第２図はそのような化合物半導体装置のエネルギ・バン
ド・モデルを表わすものであり、図に於いて、１１はシ
ョットキ金属ゲート電極、１２ばｐ型Ａ Ｉ！ ｙ Ｇ
ａ １−ｙ Ａ Ｓ ［壁調節層、１３はｎ型Ａ １
２ Ｘ Ｇ ａ Ｉ−Ｘ Ａ ｓ電子供給層、１４はノ
ン・トープＧａＡｓ半導体基板、１５は２次元電子ガス
層を表わしている。
ド・モデルを表わすものであり、図に於いて、１１はシ
ョットキ金属ゲート電極、１２ばｐ型Ａ Ｉ！ ｙ Ｇ
ａ １−ｙ Ａ Ｓ ［壁調節層、１３はｎ型Ａ １
２ Ｘ Ｇ ａ Ｉ−Ｘ Ａ ｓ電子供給層、１４はノ
ン・トープＧａＡｓ半導体基板、１５は２次元電子ガス
層を表わしている。
ここで得られるポテンシャル障壁はｐ型ＡβｙＧａｐ−
ｙＡｓ障壁調節層１２の厚み、ｐ型不純物のドープ量、
ｙ値の三つの物理定数に依って決定され、最小は従来の
構成で得られるショットキ障壁φＢ （〜０．８ Ｃ
ｅＶ））から、最大はＡＡＡｓのバンド・ギャップ程度
である２、１ （ｅＶｌあたりまでの範囲を選択的に
調節して実現することができる。従って、ゲート電極１
１に於ける順方向電圧は従来の場合と比較すると飛躍的
に大きくすることが可能である。
ｙＡｓ障壁調節層１２の厚み、ｐ型不純物のドープ量、
ｙ値の三つの物理定数に依って決定され、最小は従来の
構成で得られるショットキ障壁φＢ （〜０．８ Ｃ
ｅＶ））から、最大はＡＡＡｓのバンド・ギャップ程度
である２、１ （ｅＶｌあたりまでの範囲を選択的に
調節して実現することができる。従って、ゲート電極１
１に於ける順方向電圧は従来の場合と比較すると飛躍的
に大きくすることが可能である。
このようなポテンシャル障壁のみを制御するｐ型Ａｊ！
ｙＧａ１−ｙＡｓＫｉ壁調節層１２の不純物ドープｆｉ
Ｎ ａ及び膜厚ｔの関係は、障壁調節層１２のｙ値が
一定で且つｙ値及びｎ型ＡＡｘＧａ］、ｘＡｓ電子供給
層１３のＸ値が同一である場合には次式％式％ ここで、ＥｇばＡβｙ Ｇ ａ １−ｙＡ Ｓのエネル
ギ・ギャップ、ＮＯはｎ型Ａ ｊｌ！ ＸＧ ａ Ｉ−
Ｘ Ａ Ｓ電子供給層１３のドープ量である。
ｙＧａ１−ｙＡｓＫｉ壁調節層１２の不純物ドープｆｉ
Ｎ ａ及び膜厚ｔの関係は、障壁調節層１２のｙ値が
一定で且つｙ値及びｎ型ＡＡｘＧａ］、ｘＡｓ電子供給
層１３のＸ値が同一である場合には次式％式％ ここで、ＥｇばＡβｙ Ｇ ａ １−ｙＡ Ｓのエネル
ギ・ギャップ、ＮＯはｎ型Ａ ｊｌ！ ＸＧ ａ Ｉ−
Ｘ Ａ Ｓ電子供給層１３のドープ量である。
尚、ｐ型Ａ （！ ｙ Ｇ ａ １−ｙ Ａ ｓ障壁調
節層１２に於けるｙ値を表面でＯ１即ち、ＧａＡｓで終
端させるようにＡ４の分布にグレードをつけるようにす
れば表面酸化防止に有効である。
節層１２に於けるｙ値を表面でＯ１即ち、ＧａＡｓで終
端させるようにＡ４の分布にグレードをつけるようにす
れば表面酸化防止に有効である。
発明の実施例
第３図は本発明一実施例の要部切断側面図である。
図に於いて、２１はノン・ドープＧａＡｓ半導体基板、
２２は２次元電子ガス層、２３はｎ型Ａ１２ Ｘ Ｇ
ａ １−ＸＡ Ｓ電子供給層、２４はｐ型ＡＡｙＱ ａ
Ｉ−ｙ Ａ ｓ障壁調節層、２５はｎ＋型Ｑ ａ Ａ
Ｓ電極コンタクト層、２６はアルミニウム・ゲート電
極、２７は金・ゲルマニウム／金（Ａｕ−ａｅ／Ａｕ）
オーミック電極をそれぞれ示している。
２２は２次元電子ガス層、２３はｎ型Ａ１２ Ｘ Ｇ
ａ １−ＸＡ Ｓ電子供給層、２４はｐ型ＡＡｙＱ ａ
Ｉ−ｙ Ａ ｓ障壁調節層、２５はｎ＋型Ｑ ａ Ａ
Ｓ電極コンタクト層、２６はアルミニウム・ゲート電
極、２７は金・ゲルマニウム／金（Ａｕ−ａｅ／Ａｕ）
オーミック電極をそれぞれ示している。
本実施例では、オーミック電極２７の下にはコンタクト
抵抗を減少させる為にｎ＋型電極コンタクト層２５が設
けられ、電極金属とＧａＡｓ結晶とのオーミック合金化
層は２次元電子ガス層２２にまで到達している。次に、
主たる仕様を列挙すると次の通りである。
抵抗を減少させる為にｎ＋型電極コンタクト層２５が設
けられ、電極金属とＧａＡｓ結晶とのオーミック合金化
層は２次元電子ガス層２２にまで到達している。次に、
主たる仕様を列挙すると次の通りである。
ノン・ドープＧａＡｓ半導体基板２１
厚さ：約１ｃμｍ〕程度
ｎ型Ａ ｅ Ｘ Ｇ ａ ｌ−Ｘ Ａ Ｓ電子供給層２
３厚さ：５００（人〕程度 不純物濃度： Ｉ Ｘ １０ ”、 （ｃｍ−３）Ｘ
値；０．３ ｐ型Ａ （ｌ ｙ Ｇ ａ ｌ＝γＡ ３障壁関節層２
４厚さ：１００〜３００〔人〕程度 不純物濃度： ２ Ｘ １０１８（ｃｍ−３）ｙ値：０
≧ｙ≧０．３ 本実施例に於けるゲート電極２６直下の電子障壁ポテン
シャルは第４図に見られる通りである。
３厚さ：５００（人〕程度 不純物濃度： Ｉ Ｘ １０ ”、 （ｃｍ−３）Ｘ
値；０．３ ｐ型Ａ （ｌ ｙ Ｇ ａ ｌ＝γＡ ３障壁関節層２
４厚さ：１００〜３００〔人〕程度 不純物濃度： ２ Ｘ １０１８（ｃｍ−３）ｙ値：０
≧ｙ≧０．３ 本実施例に於けるゲート電極２６直下の電子障壁ポテン
シャルは第４図に見られる通りである。
第４図では縦軸に電子障壁ポテンシャルを単位［ｅＶ］
で、横軸にｐ型Ａ １２ ｙ Ｇ ａ １−ｙ Ａ Ｓ
障壁調節層２４の厚みを単位〔人〕で採っである。
で、横軸にｐ型Ａ １２ ｙ Ｇ ａ １−ｙ Ａ Ｓ
障壁調節層２４の厚みを単位〔人〕で採っである。
図から明らかなように、本実施例に於ける電子障壁ポテ
ンシャルとしては０．８〜１．２ （ｅＶ）程度の値が
観測される。これは、従来の値よりも遥かに大きいもの
である。
ンシャルとしては０．８〜１．２ （ｅＶ）程度の値が
観測される。これは、従来の値よりも遥かに大きいもの
である。
発明の効果
本発明は、ヘテロ接合を有し、２次元電子ガスを利用し
て高速動作を可能にした化合物半導体装置に於いて、ｎ
型ＡβＸ Ｇ ａ Ｉ−ＸＡ Ｓ電子供給層上にｐ型Ａ
β）’Ｇａ１−）’Ａ’！障壁調節層を形成することに
依り、電子障壁ポテンシャルをショットキ障壁φＢから
ＡｌｙＧａ１−ｙＡｓ障壁調節層のエネルギ・ギャップ
Ｅｇの範囲で任意に変化させることが可能であり、その
結果、前記化合物半導体装置のダイナミック特性の範囲
を拡大することができる。
て高速動作を可能にした化合物半導体装置に於いて、ｎ
型ＡβＸ Ｇ ａ Ｉ−ＸＡ Ｓ電子供給層上にｐ型Ａ
β）’Ｇａ１−）’Ａ’！障壁調節層を形成することに
依り、電子障壁ポテンシャルをショットキ障壁φＢから
ＡｌｙＧａ１−ｙＡｓ障壁調節層のエネルギ・ギャップ
Ｅｇの範囲で任意に変化させることが可能であり、その
結果、前記化合物半導体装置のダイナミック特性の範囲
を拡大することができる。
第１図は従来例のエネルギ・バンド・モデル、第２図は
本発明を適用した場合に於けるエネルギ・バンド・モデ
ル、第３図は本発明一実施例の要部切断側面図、第４図
は電子障壁ポテンシャルとｐ型Ａ １２ ｙ Ｇ ａ
１−ｙ Ａ ｓ障壁調節層の厚みとの関係を表わす線図
である。 図に於いて、２１はノン・ドープＧａＡｓ半導体基板、
２２は２次元電子ガス層、２３はｎ型ＡＩＩｘＧａｌ−
ｘＡｓ電子供給層、２４゛はｐ型Ａｊ！ｙＧａ １−ｙ
Ａ Ｓ障壁調節層、２５はｎ＋型ＧａＡｓ電極コンタ
クト層、２６はアルミニウム・ゲート電極、２７は金・
ゲルマニウム／全オーミック電極である。 第１図 第２図 第３図
本発明を適用した場合に於けるエネルギ・バンド・モデ
ル、第３図は本発明一実施例の要部切断側面図、第４図
は電子障壁ポテンシャルとｐ型Ａ １２ ｙ Ｇ ａ
１−ｙ Ａ ｓ障壁調節層の厚みとの関係を表わす線図
である。 図に於いて、２１はノン・ドープＧａＡｓ半導体基板、
２２は２次元電子ガス層、２３はｎ型ＡＩＩｘＧａｌ−
ｘＡｓ電子供給層、２４゛はｐ型Ａｊ！ｙＧａ １−ｙ
Ａ Ｓ障壁調節層、２５はｎ＋型ＧａＡｓ電極コンタ
クト層、２６はアルミニウム・ゲート電極、２７は金・
ゲルマニウム／全オーミック電極である。 第１図 第２図 第３図
Claims (2)
- （１） Ａ Ｉ Ｇ ａ Ａ ｓ ／ Ｇ ａ Ａ
ｓのへテロ接合構造を有し２次元電子ガスを利用して高
速動作を行なう化合物半導体装置に於いて、ｎ型ＡβＧ
ａＡｓ電子供給層上にｐ型Ａ ｌ！ ｙ Ｇ ａｌ−ｙ
Ａ Ｓ（１≧ｙ≧０）障壁調節層が設けられてなること
を特徴とする化合物半導体装置。 - （２）前記ｐ型Ａ ！！、ｙ Ｇ ａ Ｉ−）’ Ａ
Ｓ （１≧ｙ≧０）障壁調節層の表面はｙ＝ｏでＱａＡ
ｓにて終端されるようＡｌが分布されていることを特徴
とする特許請求の範囲第１項記載の化合物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57229255A JPS59124169A (ja) | 1982-12-29 | 1982-12-29 | 化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57229255A JPS59124169A (ja) | 1982-12-29 | 1982-12-29 | 化合物半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59124169A true JPS59124169A (ja) | 1984-07-18 |
| JPS6359267B2 JPS6359267B2 (ja) | 1988-11-18 |
Family
ID=16889239
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57229255A Granted JPS59124169A (ja) | 1982-12-29 | 1982-12-29 | 化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59124169A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59149063A (ja) * | 1983-02-16 | 1984-08-25 | Nec Corp | 半導体装置 |
-
1982
- 1982-12-29 JP JP57229255A patent/JPS59124169A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59149063A (ja) * | 1983-02-16 | 1984-08-25 | Nec Corp | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6359267B2 (ja) | 1988-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5442205A (en) | Semiconductor heterostructure devices with strained semiconductor layers | |
| JP2786327B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| US8466495B2 (en) | Field effect transistor with reduced gate leakage current | |
| US5889298A (en) | Vertical JFET field effect transistor | |
| US4771326A (en) | Composition double heterojunction transistor | |
| TWI513008B (zh) | 超陡峭二極體結構及其製造方法 | |
| JPH08512430A (ja) | Ｍｏｓトレンチを有するショットキー障壁整流装置 | |
| JP2929899B2 (ja) | 非線形の伝達特性をもつ電界効果トランジスタ | |
| CA2098919C (en) | Semiconductor device | |
| EP0168325B1 (en) | Ion implantation to increase emitter energy gap in bipolar transistors | |
| US5955742A (en) | Semiconductor device formed on a substrate having an off-angle surface and a fabrication process thereof | |
| JPS59124169A (ja) | 化合物半導体装置 | |
| JPH0355980B2 (ja) | ||
| EP0788658A1 (en) | Graded compositions of ii-vi semiconductors and devices utilizing same | |
| US4569118A (en) | Planar gate turn-off field controlled thyristors and planar junction gate field effect transistors, and method of making same | |
| JP3054216B2 (ja) | 半導体装置 | |
| JPH04277680A (ja) | トンネルトランジスタ及びその製造方法 | |
| JPH0620142B2 (ja) | 半導体装置 | |
| JPH01181578A (ja) | アバランシ・ホトダイオード | |
| JPH0474487A (ja) | 半導体レーザ | |
| JP2606660B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| US20020145153A1 (en) | Thin-film crystal wafer having pn junction and method for fabricating the wafer | |
| JPS594178A (ja) | 半導体装置 | |
| JP2786208B2 (ja) | 半導体装置 | |
| JPH01179371A (ja) | 電界効果トランジスタ |