JPH0355980B2 - - Google Patents
Info
- Publication number
- JPH0355980B2 JPH0355980B2 JP57229710A JP22971082A JPH0355980B2 JP H0355980 B2 JPH0355980 B2 JP H0355980B2 JP 57229710 A JP57229710 A JP 57229710A JP 22971082 A JP22971082 A JP 22971082A JP H0355980 B2 JPH0355980 B2 JP H0355980B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- type
- value
- graded
- barrier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/40—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels
- H10D30/47—FETs having zero-dimensional [0D], one-dimensional [1D] or two-dimensional [2D] charge carrier gas channels having two-dimensional [2D] charge carrier gas channels, e.g. nanoribbon FETs or high electron mobility transistors [HEMT]
- H10D30/471—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT]
- H10D30/475—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs
- H10D30/4755—High electron mobility transistors [HEMT] or high hole mobility transistors [HHMT] having wider bandgap layer formed on top of lower bandgap active layer, e.g. undoped barrier HEMTs such as i-AlGaN/GaN HEMTs having wide bandgap charge-carrier supplying layers, e.g. modulation doped HEMTs such as n-AlGaAs/GaAs HEMTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/60—Electrodes characterised by their materials
- H10D64/62—Electrodes ohmically coupled to a semiconductor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/80—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials
- H10D62/85—Semiconductor bodies, or regions thereof, of devices having potential barriers characterised by the materials being Group III-V materials, e.g. GaAs
Landscapes
- Bipolar Transistors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は、ヘテロ接合構造を有し、２次元電子
ガスを利用して高速動作を可能とした化合物半導
体装置の改良に関する。
ガスを利用して高速動作を可能とした化合物半導
体装置の改良に関する。
従来技術と問題点
一般に、前記種類の化合物半導体装置として、
半絶縁性GaAs基板上にノン・ドープGaAs半導
体層、ｎ型AlxGa1-xAs半導体層を順に形成し、
表面に金・ゲルマニウム／金からなり前記ｎ型
AlxGa1-xAs半導体層とオーミツク・コンタクト
しているソース電極、ドレイン電極及び例えば
AlからなりドープAlxGa1-xAs半導体層とシヨツ
トキ・コンタクトしているゲート電極を備えた構
造が基本になつている。そして、オーミツク・コ
ンタクトしているソース電極、ドレイン電極は、
オーミツク金属と化合物半導体結晶との合金化層
を利用して前記ノン・ドープGaAs半導体層及び
前記ｎ型AlxGa1-xAs半導体層の界面に生成され
る２次元電子ガス層とコンタクトを採つているも
のである。
半絶縁性GaAs基板上にノン・ドープGaAs半導
体層、ｎ型AlxGa1-xAs半導体層を順に形成し、
表面に金・ゲルマニウム／金からなり前記ｎ型
AlxGa1-xAs半導体層とオーミツク・コンタクト
しているソース電極、ドレイン電極及び例えば
AlからなりドープAlxGa1-xAs半導体層とシヨツ
トキ・コンタクトしているゲート電極を備えた構
造が基本になつている。そして、オーミツク・コ
ンタクトしているソース電極、ドレイン電極は、
オーミツク金属と化合物半導体結晶との合金化層
を利用して前記ノン・ドープGaAs半導体層及び
前記ｎ型AlxGa1-xAs半導体層の界面に生成され
る２次元電子ガス層とコンタクトを採つているも
のである。
然し乍ら、この従来技法に依るオーミツク・コ
ンタクトしているソース電極及びドレイン電極の
形成は、コンタクト抵抗の再現性、抵抗値及び表
面ホモロジー等の面で問題が多く、半導体装置の
VLSI化の達成を妨げる一つの要因となりつつあ
る。
ンタクトしているソース電極及びドレイン電極の
形成は、コンタクト抵抗の再現性、抵抗値及び表
面ホモロジー等の面で問題が多く、半導体装置の
VLSI化の達成を妨げる一つの要因となりつつあ
る。
発明の目的
本発明は、前記種類の化合物半導体装置に於い
て、オーミツク金属と化合物半導体結晶とを合金
化させる技術を用いることなくオーミツク・コン
タクト電極を形成することができる技術を実現
し、この種化合物半導体装置の特性、再現性、製
造の容易性を向上するとともに高集積化が容易で
あるようにするものである。
て、オーミツク金属と化合物半導体結晶とを合金
化させる技術を用いることなくオーミツク・コン
タクト電極を形成することができる技術を実現
し、この種化合物半導体装置の特性、再現性、製
造の容易性を向上するとともに高集積化が容易で
あるようにするものである。
発明の構成
本発明では、シヨツトキ金属とInxGa1-xAs半
導体結晶とのシヨツトキ障壁φBがｘ値に依存し
て小さくなることを利用し、低抵抗値で且つ再現
性が良いオーミツク・コンタクトを得ているもの
である。
導体結晶とのシヨツトキ障壁φBがｘ値に依存し
て小さくなることを利用し、低抵抗値で且つ再現
性が良いオーミツク・コンタクトを得ているもの
である。
第１図はInxGa1-xAs半導体結晶に対する金
（Au）のシヨツトキ障壁φBの関係を表わす線図で
ある。
（Au）のシヨツトキ障壁φBの関係を表わす線図で
ある。
図から判るように、或るｘ値を有しているInx
Ga1-xAs半導体結晶のシヨツトキ障壁φBが２次元
電子ガス層界面に生ずるヘテロ障壁ポテンシヤル
δに比較して小さければ表面に於けるコンタクト
抵抗Rcはヘテロ障壁ポテンシヤルに依り生ずる
抵抗Rδに比較して無視出来る程度に小さくなる。
ここで抵抗Rδは、通常、抵抗成分として働かな
い程度に小さい。
Ga1-xAs半導体結晶のシヨツトキ障壁φBが２次元
電子ガス層界面に生ずるヘテロ障壁ポテンシヤル
δに比較して小さければ表面に於けるコンタクト
抵抗Rcはヘテロ障壁ポテンシヤルに依り生ずる
抵抗Rδに比較して無視出来る程度に小さくなる。
ここで抵抗Rδは、通常、抵抗成分として働かな
い程度に小さい。
然し乍ら、GaAs半導体層上に所定ｘ値を有す
るInxGa1-xAs半導体層を形成するとGaAsとInx
Ga1-xAsとの電子親和力の差及び格子ミス・マツ
チングに依り、この接合界面に新たな障壁ポテン
シヤルが生じ、コンタクト抵抗が極端に大きくな
つてしまう。
るInxGa1-xAs半導体層を形成するとGaAsとInx
Ga1-xAsとの電子親和力の差及び格子ミス・マツ
チングに依り、この接合界面に新たな障壁ポテン
シヤルが生じ、コンタクト抵抗が極端に大きくな
つてしまう。
そこで、この現象を除く為、本発明に於いては
InxGa1-xAs半導体層のｘ値をｘ＝０より徐々に
所望のｘ値まで変化させる構造（以下この構造を
グレーデツドと呼ぶ）を採用しているものであ
る。即ち、本発明ででは、InxGa1-xAs半導体層
内に生ずる障壁ポテンシヤル△（＝EC−EF）に
ついて、△≦δとなるようにｘ値を徐々に変化さ
せるようにしている。尚、ECはInxGa1-xAsの伝
導帯の電子エネルギ、EFはInxGa1-xAsのフエル
ミ準位を表わす。
InxGa1-xAs半導体層のｘ値をｘ＝０より徐々に
所望のｘ値まで変化させる構造（以下この構造を
グレーデツドと呼ぶ）を採用しているものであ
る。即ち、本発明ででは、InxGa1-xAs半導体層
内に生ずる障壁ポテンシヤル△（＝EC−EF）に
ついて、△≦δとなるようにｘ値を徐々に変化さ
せるようにしている。尚、ECはInxGa1-xAsの伝
導帯の電子エネルギ、EFはInxGa1-xAsのフエル
ミ準位を表わす。
ところで、シヨツトキ障壁φBが負となるまで
InxGa1-xAs半導体層に於けるｘ値を増加させる
と格子ミス・マツチングを緩和する為に必要とさ
れるInxGa1-xAs半導体層の厚みが大になるので、
半導体装置の構成上好ましくない。従つて、でき
る限りｘ値が小さい範囲で前記条件を充足する
InxGa1-xAs半導体層に於けるｘ値を設定するこ
とが肝要である。
InxGa1-xAs半導体層に於けるｘ値を増加させる
と格子ミス・マツチングを緩和する為に必要とさ
れるInxGa1-xAs半導体層の厚みが大になるので、
半導体装置の構成上好ましくない。従つて、でき
る限りｘ値が小さい範囲で前記条件を充足する
InxGa1-xAs半導体層に於けるｘ値を設定するこ
とが肝要である。
発明の実施例
第２図は本発明一実施例の要部切断側面図であ
る。
る。
図に於いて、１は厚さ１〔μｍ〕のノン・ドー
プGaAs基板、２は厚さ0.03〔μｍ〕のｎ型Al0.3
Ga0.7As半導体層、３は厚さ0.03〔μｍ〕のｎ型グ
レーデツドAlxGa1-xAs（０＜ｘ＜0.3）半導体層、
４は厚さ0.05〔μｍ〕のn+型GaAs半導体層、５は
厚さ0.3〔μｍ〕のn+型グレーデツドInxGa1-xAs
（0.65＞ｘ＞０）半導体層、６は厚さ0.05〔μｍ〕
のn+型In0.65Ga0.35As半導体層（一般的に表わす
際は、n+型InyGa1-yAs半導体層とする）、７は２
次元電子ガス層、８ＳはAsからなるソース電極、
８ＤはAuからなるドレイン電極、９はアルミニ
ウムからなるシヨツトキ・ゲート電極をそれぞれ
示し、また、ここでn+は３×1018〔cm-3〕程度、
ｎは１×1018〔cm-3〕程度の不純物濃度である。
尚、本明細書では、基板及びその上の各半導体層
を含めてウエハと呼ぶことにする。
プGaAs基板、２は厚さ0.03〔μｍ〕のｎ型Al0.3
Ga0.7As半導体層、３は厚さ0.03〔μｍ〕のｎ型グ
レーデツドAlxGa1-xAs（０＜ｘ＜0.3）半導体層、
４は厚さ0.05〔μｍ〕のn+型GaAs半導体層、５は
厚さ0.3〔μｍ〕のn+型グレーデツドInxGa1-xAs
（0.65＞ｘ＞０）半導体層、６は厚さ0.05〔μｍ〕
のn+型In0.65Ga0.35As半導体層（一般的に表わす
際は、n+型InyGa1-yAs半導体層とする）、７は２
次元電子ガス層、８ＳはAsからなるソース電極、
８ＤはAuからなるドレイン電極、９はアルミニ
ウムからなるシヨツトキ・ゲート電極をそれぞれ
示し、また、ここでn+は３×1018〔cm-3〕程度、
ｎは１×1018〔cm-3〕程度の不純物濃度である。
尚、本明細書では、基板及びその上の各半導体層
を含めてウエハと呼ぶことにする。
本実施例に於けるソース電極８Ｓ及びドレイン
電極８Ｄ直下のエネルギ・バンド・モデルが第３
図に示されている。
電極８Ｄ直下のエネルギ・バンド・モデルが第３
図に示されている。
図に於いて、各記号は第２図について説明した
部分と同部分を指示している。
部分と同部分を指示している。
図から判るように、シヨツトキ障壁φB（55〔ｍ
eV〕）がヘテロ接合障壁δ（〜150〔ｍeV〕）に比
較して小さいから、低抵抗オーミツク・コンタク
ト特性が得られていることは明かである。
eV〕）がヘテロ接合障壁δ（〜150〔ｍeV〕）に比
較して小さいから、低抵抗オーミツク・コンタク
ト特性が得られていることは明かである。
第４図は他の実施例を表わす要部切断側面図で
ある。
ある。
図に於いて、１１はノン・ドープGaAs基板、
１２はｎ型Al0.3Ga0.7As半導体層、１３はｎ型グ
レーデツドAlxGa1-xAs（０＜ｘ＜0.3）半導体層、
１４はn+型GaAs半導体層、１５はn+型グレーデ
ツドInxGa1-xAs（0.8＞ｘ＞９）半導体層、１６は
n+型In0.8Ga0.2As半導体層、１７は２次元電子ガ
ス層、１８ＳはAuからなるソース電極、１８Ｄ
はAuからなるドレイン電極、１９はAlからなる
ゲート電極である。
１２はｎ型Al0.3Ga0.7As半導体層、１３はｎ型グ
レーデツドAlxGa1-xAs（０＜ｘ＜0.3）半導体層、
１４はn+型GaAs半導体層、１５はn+型グレーデ
ツドInxGa1-xAs（0.8＞ｘ＞９）半導体層、１６は
n+型In0.8Ga0.2As半導体層、１７は２次元電子ガ
ス層、１８ＳはAuからなるソース電極、１８Ｄ
はAuからなるドレイン電極、１９はAlからなる
ゲート電極である。
発明の効果
本発明は、AlGaAs／CaAsヘテロ接合構造を
有し、２次元電子ガスを利用して高速動作を行な
う化合物半導体装置に於いて、２次元電子ガスを
供給するAlGaAs半導体層を含むウエハ上に基板
側から順にn+型GaAs半導体層及びｎ型グレーデ
ツドInxGa1-xAs（１＞ｘ＞０）半導体層を形成
し、更に要すればその上にｎ型InyGa1-yAs半導
体層を形成し、そのｎ型グレーデツドInxGa1-x
As半導体層のｘ値、またｎ型InyGa1-yAs半導体
層を形成してある場合はｘ値及びｙ値を適宜に選
択し、ｎ型グレーデツドInxGa1-xAs半導体層或
いはｎ型InyGa1-yAs半導体層及それとコンタク
トする金属材料とのシヨツトキ障壁φB及び前記
ｎ型InxGa1-xAs半導体層内に生ずる障壁ポテン
シヤル△（EC−EF）が２次元電子ガス層界面に
生ずるヘテロ接合障壁ポテンシヤルδに比較して
φB≦δ且つ△≦δであるようにすることにより、
前記金属材料を前記ｎ型グレーデツドInxGa1-x
As半導体層或はｎ型InyGa1-yAs半導体層に被着
するのみで良好なオーミツク・コンタクトを簡単
に得ることができ、従来の如き合金化処理は全く
不要である。その結果、本発明に依る化合物半導
体装置では、ソース電極、ドレイン電極のコンタ
クト抵抗はその値が均一であり、再現性が良好で
且つ製造が容易であるから、前記種類の化合物半
導体装置を高集積化する際に適用して有効であ
る。
有し、２次元電子ガスを利用して高速動作を行な
う化合物半導体装置に於いて、２次元電子ガスを
供給するAlGaAs半導体層を含むウエハ上に基板
側から順にn+型GaAs半導体層及びｎ型グレーデ
ツドInxGa1-xAs（１＞ｘ＞０）半導体層を形成
し、更に要すればその上にｎ型InyGa1-yAs半導
体層を形成し、そのｎ型グレーデツドInxGa1-x
As半導体層のｘ値、またｎ型InyGa1-yAs半導体
層を形成してある場合はｘ値及びｙ値を適宜に選
択し、ｎ型グレーデツドInxGa1-xAs半導体層或
いはｎ型InyGa1-yAs半導体層及それとコンタク
トする金属材料とのシヨツトキ障壁φB及び前記
ｎ型InxGa1-xAs半導体層内に生ずる障壁ポテン
シヤル△（EC−EF）が２次元電子ガス層界面に
生ずるヘテロ接合障壁ポテンシヤルδに比較して
φB≦δ且つ△≦δであるようにすることにより、
前記金属材料を前記ｎ型グレーデツドInxGa1-x
As半導体層或はｎ型InyGa1-yAs半導体層に被着
するのみで良好なオーミツク・コンタクトを簡単
に得ることができ、従来の如き合金化処理は全く
不要である。その結果、本発明に依る化合物半導
体装置では、ソース電極、ドレイン電極のコンタ
クト抵抗はその値が均一であり、再現性が良好で
且つ製造が容易であるから、前記種類の化合物半
導体装置を高集積化する際に適用して有効であ
る。
第１図はInxGa1-xAs半導体結晶に対する金の
シヨツトキ障壁φBの関係を表わす線図、第２図
は本発明一実施例の要部切断側面図、第３図は第
２図に示した実施例のエネルギ・バンド・モデ
ル、第４図は本発明に於ける他の実施例の要部切
断側面図である。 図に於いて、１はノン・ドープGaAs基板、２
はｎ型Al0.3Ga0.7As半導体層、３はｎ型グレーデ
ツドAlxGa1-xAs（０＜ｘ＜0.3）半導体層、４は
n+型GaAs半導体層、５はn+型グレーデツドInx
Ga1-xAs（0.65＞ｘ＞０）半導体層、６はn+型
In0.65Ga0.35As半導体層（InyGa1-yAs半導体層）、
７は２次元電子ガス層、８Ｓはソース電極、８Ｄ
はドレイン電極、９はゲート電極である。
シヨツトキ障壁φBの関係を表わす線図、第２図
は本発明一実施例の要部切断側面図、第３図は第
２図に示した実施例のエネルギ・バンド・モデ
ル、第４図は本発明に於ける他の実施例の要部切
断側面図である。 図に於いて、１はノン・ドープGaAs基板、２
はｎ型Al0.3Ga0.7As半導体層、３はｎ型グレーデ
ツドAlxGa1-xAs（０＜ｘ＜0.3）半導体層、４は
n+型GaAs半導体層、５はn+型グレーデツドInx
Ga1-xAs（0.65＞ｘ＞０）半導体層、６はn+型
In0.65Ga0.35As半導体層（InyGa1-yAs半導体層）、
７は２次元電子ガス層、８Ｓはソース電極、８Ｄ
はドレイン電極、９はゲート電極である。
Claims (1)
- １ AlGaAs／CaAsのヘテロ接合構造を有し２
次元電子ガスを利用して高速動作を行なう化合物
半導体装置に於いて、２次元電子ガスを供給する
AlGaAs半導体層を含むウエハ上に基板側から順
に形成されたｎ型GaAs半導体層及びｎ型グレー
デツドInxGa1-xAs（１＞ｘ＞０）半導体層（或い
はｎ型GaAs半導体層及びｎ型グレーデツドInx
Ga1-xAs半導体層及びｎ型InyGa1-yAs半導体層）
を備え、前記ｎ型グレーデツドInxGa1-xAs半導
体層（或いはｎ型InyGa1-yAs半導体層及びｎ型
グレーデツドInxGa1-xAs半導体層）に於けるｘ
値（或いはｘ値及びｙ値）は、前記ｎ型InxGa1-x
As半導体層（或いはｎ型InyGa1-yAs半導体層）
及びそれとコンタクトする金属材料とのシヨツト
キ障壁φB及び前記ｎ型グレーデツドInxGa1-xAs
半導体層内に生ずる障壁ポテンシヤル△（＝EC
−EF）が２次元電子ガス層界面に生ずるヘテロ
接合障壁ポテンシヤルδに比較してφB≦δ且つ
△≦δであるように選択されてなることを特徴と
する化合物半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57229710A JPS59123272A (ja) | 1982-12-28 | 1982-12-28 | 化合物半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57229710A JPS59123272A (ja) | 1982-12-28 | 1982-12-28 | 化合物半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59123272A JPS59123272A (ja) | 1984-07-17 |
| JPH0355980B2 true JPH0355980B2 (ja) | 1991-08-27 |
Family
ID=16896479
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57229710A Granted JPS59123272A (ja) | 1982-12-28 | 1982-12-28 | 化合物半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59123272A (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2645993B2 (ja) * | 1986-06-12 | 1997-08-25 | 富士通株式会社 | 電界効果型半導体装置及びその製造方法 |
| US4827320A (en) * | 1986-09-19 | 1989-05-02 | University Of Illinois | Semiconductor device with strained InGaAs layer |
| JPH0750781B2 (ja) * | 1987-03-18 | 1995-05-31 | 富士通株式会社 | 化合物半導体集積回路装置 |
| EP0283278B1 (en) * | 1987-03-18 | 1993-06-23 | Fujitsu Limited | Compound semiconductor device having nonalloyed ohmic contacts |
| JPH01120871A (ja) * | 1987-11-05 | 1989-05-12 | Fujitsu Ltd | 半導体装置 |
| JP2765843B2 (ja) * | 1987-12-18 | 1998-06-18 | 株式会社日立製作所 | 半導体装置 |
| JPH01199475A (ja) * | 1988-02-03 | 1989-08-10 | Sanyo Electric Co Ltd | ヘテロ接合電界効果トランジスタ |
| JPH02232942A (ja) * | 1989-03-07 | 1990-09-14 | Sony Corp | 化合物半導体装置 |
| JPH05198598A (ja) * | 1992-01-22 | 1993-08-06 | Mitsubishi Electric Corp | 化合物半導体装置及びその製造方法 |
| JPH06163600A (ja) * | 1992-11-26 | 1994-06-10 | Nec Corp | 電界効果トランジスタ |
-
1982
- 1982-12-28 JP JP57229710A patent/JPS59123272A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59123272A (ja) | 1984-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2786327B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH0224025B2 (ja) | ||
| JPS58127383A (ja) | ヘテロ接合トランジスタ形半導体装置 | |
| JPH0354869B2 (ja) | ||
| JPH0355980B2 (ja) | ||
| JPH0324782B2 (ja) | ||
| US5227644A (en) | Heterojunction field effect transistor with improve carrier density and mobility | |
| JPS6359272B2 (ja) | ||
| JPS6353711B2 (ja) | ||
| JPS6330788B2 (ja) | ||
| JPH0355978B2 (ja) | ||
| JPS6376380A (ja) | 半導体装置 | |
| JPS6354228B2 (ja) | ||
| JPH0227739A (ja) | 半導体装置 | |
| JPS627159A (ja) | 半導体装置 | |
| JPS59968A (ja) | 半導体装置 | |
| JP2600228B2 (ja) | 半導体装置 | |
| JPS594085A (ja) | 半導体装置 | |
| JP2655594B2 (ja) | 集積型半導体装置 | |
| JPS62298181A (ja) | 半導体装置 | |
| JP2508173B2 (ja) | 半導体装置の製造方法 | |
| JPH07120791B2 (ja) | 半導体装置 | |
| JPH03165576A (ja) | 量子細線半導体装置およびその製造方法 | |
| JPS6359267B2 (ja) | ||
| JPS60210880A (ja) | 半導体装置 |