JPS59127416A - 多段電圧比較器 - Google Patents
多段電圧比較器Info
- Publication number
- JPS59127416A JPS59127416A JP192983A JP192983A JPS59127416A JP S59127416 A JPS59127416 A JP S59127416A JP 192983 A JP192983 A JP 192983A JP 192983 A JP192983 A JP 192983A JP S59127416 A JPS59127416 A JP S59127416A
- Authority
- JP
- Japan
- Prior art keywords
- output
- comparator
- analog signal
- window
- comparators
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 6
- 238000001514 detection method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はアナログ比較入力に対して複数の比較基準を有
して該アナログ比較入力のレベルの判別出力を得る多段
電圧比較器に関する。
して該アナログ比較入力のレベルの判別出力を得る多段
電圧比較器に関する。
従来の多段電圧比較器は比較基準が夫々異なる複数の比
較器に共通入力としてのアナログ信号を与え、各比較器
のオン・オフ出力からアナログ信号ルヘル’ｆ−１１別
するものであった。このレベル判別では各比較器の出力
はアナログ信号に対応する１つの判別範囲全特定するの
みで、複数の判別範囲を特定する信号を得るには各比較
器の出力を複雑な信号処理回路で処理する必要があった
。
較器に共通入力としてのアナログ信号を与え、各比較器
のオン・オフ出力からアナログ信号ルヘル’ｆ−１１別
するものであった。このレベル判別では各比較器の出力
はアナログ信号に対応する１つの判別範囲全特定するの
みで、複数の判別範囲を特定する信号を得るには各比較
器の出力を複雑な信号処理回路で処理する必要があった
。
本発明は、複数のウィンドコンパレータの出力の論理和
を取ることで、複数の判別範囲を有して構成が複雑にな
ることのない多段電圧比較器を提供すること全目的とす
る。
を取ることで、複数の判別範囲を有して構成が複雑にな
ることのない多段電圧比較器を提供すること全目的とす
る。
第１図は本発明の一実施例を示す回路図である。
る比較基準ｖ１ （！： Ｖｓ ＋ Ｖｌ （！：
Ｎ’４ ＋ ”’ 、ｖ、、−８と■０．・・・、ｖ、
、、とｖｇＮが与えられ、これら比較基準は ＶｔＫ−ｉ （Ｖ、、 （ｖ、に、 （但しに＝
１．２．・ 、Ｎ）に設定され、アナログ信号ｖＩＮが （１１Ｖｌ）Ｉ ＞ Ｖｅｘ 又はｖ、 Ｎ ＜
’ＩＩ Ｋ−１のときローレベル出力 （２） ｖｓ ＆ −１＜ Ｖ、＜ｖｓｘｏときハイ
レベル出力となるよう入出力特性が設計される。
Ｎ’４ ＋ ”’ 、ｖ、、−８と■０．・・・、ｖ、
、、とｖｇＮが与えられ、これら比較基準は ＶｔＫ−ｉ （Ｖ、、 （ｖ、に、 （但しに＝
１．２．・ 、Ｎ）に設定され、アナログ信号ｖＩＮが （１１Ｖｌ）Ｉ ＞ Ｖｅｘ 又はｖ、 Ｎ ＜
’ＩＩ Ｋ−１のときローレベル出力 （２） ｖｓ ＆ −１＜ Ｖ、＜ｖｓｘｏときハイ
レベル出力となるよう入出力特性が設計される。
各ウィンドコンパレータＷＣ８〜Ｗｏｏｌ Ｏ出力Ｖｖ
ｔ〜■、ＮはオアゲートＯＲのゲート入力にされ、オア
ゲー）ＯＲによって論理和か取られて出力■・ＬＩ丁と
される。
ｔ〜■、ＮはオアゲートＯＲのゲート入力にされ、オア
ゲー）ＯＲによって論理和か取られて出力■・ＬＩ丁と
される。
ウィンドコンパレータＷＣ１〜ＷＯ，は例えば第２図に
示す構成にされる。アナログ信号ｖ１．はコンパレータ
ｖＣ２の非反転入力にされると共にコンパレークＶＣ７
の反転入力にされ、コンパレークｖＣ□の反転入力に■
、−０の比較基準が与えられ、コンパレータＶＣ，の非
反転入力にｖ９にの比較基準が与えられる。両コンパレ
ータｖｃ、 、 ｖｃ、の出力ｖｖｔ＋ｖｖｇはダイオ
ードＤ１＋ＤＩ と抵抗Ｒから成るアントゲ−）ＡＮＤ
の入力にされてその出力にｖＷＫを得る。この構成によ
シ、アナログ信号ｖＩＮが比較基準■。−□と■。の範
囲内にあれば出力■Ｗｘにハイレベル出力を得ることが
できる。
示す構成にされる。アナログ信号ｖ１．はコンパレータ
ｖＣ２の非反転入力にされると共にコンパレークＶＣ７
の反転入力にされ、コンパレークｖＣ□の反転入力に■
、−０の比較基準が与えられ、コンパレータＶＣ，の非
反転入力にｖ９にの比較基準が与えられる。両コンパレ
ータｖｃ、 、 ｖｃ、の出力ｖｖｔ＋ｖｖｇはダイオ
ードＤ１＋ＤＩ と抵抗Ｒから成るアントゲ−）ＡＮＤ
の入力にされてその出力にｖＷＫを得る。この構成によ
シ、アナログ信号ｖＩＮが比較基準■。−□と■。の範
囲内にあれば出力■Ｗｘにハイレベル出力を得ることが
できる。
こうしたウィンドコンパレータを第１図に示すよう複数
個設けてアナログ信号Ｖ＋ｘ７に共通入力とし、各出力
はオアゲー）ＯＲで論理和を取るときの出力Ｖ。。１は
アナログ信号Ｖ、 、のレベルに応じて第３図に示す論
理状態になる。即ち、アナログ信号■、が比較基準■、
以下では出力■。。７がローレベルで、■、とＶ、の範
囲内では■。、がハイレベル、■、とｖ容の範囲ではロ
ーレベルになるように、各ウィンドコンパレータのウィ
ンド幅範囲内でｉｉ Ｖ、ｕアがハイレベルになシその
他ではローレベルにな＃）１これはＮ個の判別範囲を有
することを意味する。
個設けてアナログ信号Ｖ＋ｘ７に共通入力とし、各出力
はオアゲー）ＯＲで論理和を取るときの出力Ｖ。。１は
アナログ信号Ｖ、 、のレベルに応じて第３図に示す論
理状態になる。即ち、アナログ信号■、が比較基準■、
以下では出力■。。７がローレベルで、■、とＶ、の範
囲内では■。、がハイレベル、■、とｖ容の範囲ではロ
ーレベルになるように、各ウィンドコンパレータのウィ
ンド幅範囲内でｉｉ Ｖ、ｕアがハイレベルになシその
他ではローレベルにな＃）１これはＮ個の判別範囲を有
することを意味する。
本実施例による多段電圧比較器は複数の判別範囲を必要
とする回路あるいは装置に適用して回路構成素子数を低
減することができる。例えば、静止形保護継電器におけ
る検出アナログ信号が第４図に示す電圧範囲”’Ｉ＋８
４に存在するときのみ保護出力を得、範囲Ｓ、とＳ６で
は特殊、な条件下での入力範囲で保護出力を出さないし
かつ範囲Ｓ。
とする回路あるいは装置に適用して回路構成素子数を低
減することができる。例えば、静止形保護継電器におけ
る検出アナログ信号が第４図に示す電圧範囲”’Ｉ＋８
４に存在するときのみ保護出力を得、範囲Ｓ、とＳ６で
は特殊、な条件下での入力範囲で保護出力を出さないし
かつ範囲Ｓ。
では通常の入力範囲で保護出力を出さないとする保饅範
囲とする場合、５つの判別範囲を必要として従来回路で
は４つの比較器と４人力の信号処理回路を必要とするの
に対して、本実施例では２つのウィンドコンパレータと
１つのオアゲートで済み、コンパレータ必要個数が同じ
にしても信号処理回路が簡単化される。
囲とする場合、５つの判別範囲を必要として従来回路で
は４つの比較器と４人力の信号処理回路を必要とするの
に対して、本実施例では２つのウィンドコンパレータと
１つのオアゲートで済み、コンパレータ必要個数が同じ
にしても信号処理回路が簡単化される。
ヒ
また、本実施例は周波数て倍器として応用できるもので
、第５図に示すように、三角波の入力ｖＩＮに対してそ
の振幅を１０等分する電圧■１〜■１゜を比較基準に持
つ５つのウィンドコンパレータを第１図のように構成し
てその出力の論理和を取るときには、出力■。、ＪＴに
は三角波の入力Ｖ８、の周波数（周期ＴｏＷ）に対して
１０倍のパルス周波数（周期Ｔ、、ＪＴ）さらにはこれ
を三角波に波形変換して１０倍の三角波信号を得ること
ができる。これに対して、従来の三角波のてい倍には全
波整流回路と増幅器の多段縦続接続になシ、複雑な構成
になるし奇数倍のてい倍周波数を得るのが難しくなる。
、第５図に示すように、三角波の入力ｖＩＮに対してそ
の振幅を１０等分する電圧■１〜■１゜を比較基準に持
つ５つのウィンドコンパレータを第１図のように構成し
てその出力の論理和を取るときには、出力■。、ＪＴに
は三角波の入力Ｖ８、の周波数（周期ＴｏＷ）に対して
１０倍のパルス周波数（周期Ｔ、、ＪＴ）さらにはこれ
を三角波に波形変換して１０倍の三角波信号を得ること
ができる。これに対して、従来の三角波のてい倍には全
波整流回路と増幅器の多段縦続接続になシ、複雑な構成
になるし奇数倍のてい倍周波数を得るのが難しくなる。
また１本実施例において、コンパレータＷＣ□あるいは
Ｗへをウィンドコンパレータとせずに通常の１つの比較
基準を持つコンパレータとすることによシ、奇数の基準
電圧を越える毎に出力■。ｕＴが反転する回路も構成で
きる。
Ｗへをウィンドコンパレータとせずに通常の１つの比較
基準を持つコンパレータとすることによシ、奇数の基準
電圧を越える毎に出力■。ｕＴが反転する回路も構成で
きる。
以上のとおシ、本発明によれば、比較的簡単な構成にし
て複数の判別範囲を有する比較器になるし、周波数てい
倍回路等に応用できる効果がある。
て複数の判別範囲を有する比較器になるし、周波数てい
倍回路等に応用できる効果がある。
第１図は本発明の一実施例を示す回路１図、第２図は第
１図におけるウィンドコンパレータの具体例を示す回路
図、第８図は第１図の入出力波形図。 第４図は本発明の適用例を示す判別範囲説明図。 第５図は本発明の他の適用例を示す入出力波形図である
。 ＷＯｌ 、 ＷＣｇ 、 ＷＯＫ 、 ＷＣｌｌ・・・
ウィンドコンパレータ。 ＯＲ・・・オア’ｆ Ｆ Ｙｅｔ Ｉ ｖｃ、・
・・コンパレータ。 第１図 第２図 第３図 第４図
１図におけるウィンドコンパレータの具体例を示す回路
図、第８図は第１図の入出力波形図。 第４図は本発明の適用例を示す判別範囲説明図。 第５図は本発明の他の適用例を示す入出力波形図である
。 ＷＯｌ 、 ＷＣｇ 、 ＷＯＫ 、 ＷＣｌｌ・・・
ウィンドコンパレータ。 ＯＲ・・・オア’ｆ Ｆ Ｙｅｔ Ｉ ｖｃ、・
・・コンパレータ。 第１図 第２図 第３図 第４図
Claims (1)
- アナログ信号を共通の比較入力とし、互いに異なる一対
の比較基準電圧が設定される複数のウィンドコンパレー
タと、これらウィンドコンパレータの各出力をゲート入
力として上記アナログ信号に対して複数の判別範囲を持
った出力を得る論理和回路とを備えたことを特徴とする
多段電圧比較器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP192983A JPS59127416A (ja) | 1983-01-10 | 1983-01-10 | 多段電圧比較器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP192983A JPS59127416A (ja) | 1983-01-10 | 1983-01-10 | 多段電圧比較器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59127416A true JPS59127416A (ja) | 1984-07-23 |
Family
ID=11515291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP192983A Pending JPS59127416A (ja) | 1983-01-10 | 1983-01-10 | 多段電圧比較器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59127416A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0260227A (ja) * | 1988-08-25 | 1990-02-28 | Fujitsu Ten Ltd | 信号入力装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5194737A (ja) * | 1975-02-18 | 1976-08-19 | ||
| JPS57131118A (en) * | 1981-02-06 | 1982-08-13 | Toshiba Corp | Pulse generator |
-
1983
- 1983-01-10 JP JP192983A patent/JPS59127416A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5194737A (ja) * | 1975-02-18 | 1976-08-19 | ||
| JPS57131118A (en) * | 1981-02-06 | 1982-08-13 | Toshiba Corp | Pulse generator |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0260227A (ja) * | 1988-08-25 | 1990-02-28 | Fujitsu Ten Ltd | 信号入力装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Pittenger | THE SYMMETRIC, LOGARITHMIC AND POWER MEANS/SIMETRIČNA, LOGARITAMSKA I STEPENA SREDINA | |
| JPH0693780B2 (ja) | 信号処理回路 | |
| US3818356A (en) | Pulse-shape discriminating circuit, for discriminating between pulses of differing amplitude and time duration | |
| US5418821A (en) | Method and apparatus for sample-data receiver squelch | |
| Delagnes | What is the theoretical time precision achievable using a dCFD algorithm? | |
| US5182561A (en) | Integrated converter with gate for supplying integrating dock pulses to counters only during reference signal integrating period | |
| KR940010942B1 (ko) | 디지탈 펄스폭 검출기 | |
| JPS61225980A (ja) | パルス雑音除去回路 | |
| JP2553680B2 (ja) | デジタル信号処理回路 | |
| JPH05191237A (ja) | 位相差検出回路 | |
| JPS55116122A (en) | Information processor | |
| JPH01813A (ja) | ノイズ除去回路 | |
| JP2794713B2 (ja) | パイロット信号判別回路 | |
| JP2581254B2 (ja) | 逓倍器 | |
| JP3322419B2 (ja) | デジタル表示装置 | |
| JPS58181317A (ja) | アナログ信号のレベル変化検出装置 | |
| JPH07307651A (ja) | パルス／ステータス判定装置 | |
| JPS59128822A (ja) | 半導体回路 | |
| SU1478135A1 (ru) | Многоканальный различитель максимального сигнала | |
| JPS61258526A (ja) | 信号ゲ−ト | |
| JP3368506B2 (ja) | タイマ付きアラーム検出回路 | |
| JPS5448287A (en) | Digital logic circuit | |
| SU1129729A1 (ru) | Амплитудный дискриминатор импульсов | |
| JP3115881B2 (ja) | ディジタル電圧信号の雑音を減少する方法 | |
| JPS55116220A (en) | Processing of output of electromagnetic type flow meter |