JPH07307651A - パルス／ステータス判定装置 - Google Patents

Abstract

(57)【要約】 （修正有） 【目的】 単一の信号線を介してディジタル信号を伝送
する際に、受信側がパルス信号とステータス信号の判
定、パルス信号のパルス幅の識別、およびステータス信
号に混入する不要パルスの除去を行うための装置に関
し、パルス信号とステータス信号の伝送のためのケーブ
ル、インタフェース等を共同にすることによりハードウ
ェア規模を削減する。 【構成】 パルス信号生成手段５１と、ステータス検出
信号生成手段５２によって、所定の時間ｔ_Ｐ以上同じ状
態を持続する信号をステータス信号とみなすことにより
パルス信号とステータス信号を判別し、また、パルス信
号のパルストップ持続時間をカウントすることによりパ
ルス幅識別信号を出力し、また、ステータス信号出力時
にパルスが混入した場合、そのパルス幅が所定時間より
短ければマスクする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、単一の信号線を介して
ディジタル信号を送受信する際に、受信側がパルス信号
とステータス信号の判定、パルス信号のパルス幅の識
別、およびステータス信号に含まれる不要パルスの除去
を行うための装置に関する。

【０００２】

【従来の技術】従来技術においては、図１６に示すよう
に、パルス信号とステータス信号をそれぞれ専用の信号
線で伝送し、別個にインタフェースしていた。

【０００３】

【発明が解決しようとする課題】従来技術の方法ではパ
ルス信号とステータス信号のそれぞれに対して別個のケ
ーブル、インタフェース用の端子、バッファ等が必要で
あった。

【０００４】本発明はかかる問題点に鑑みてなされたも
のであり、単一の信号線およびインタフェースを介して
パルス信号とステータス信号を伝送することにより装置
のハードウェア規模の削減に寄与することを目的とす
る。

【０００５】

【課題を解決するための手段】本明細書において、「立
上り」とは信号レベルのベースラインからトップライン
への遷移を意味し、「立下り」とはトップラインからベ
ースラインへの遷移を意味する。以下の説明および図面
では、混乱を避けるため、特に断らないかぎり信号の極
性を正（すなわちベースラインがローレベル、トップラ
インがハイレベル）とするが、実際には極性を正負のい
ずれに定めても構わない。

【０００６】ここで、パルス信号とは連続する１個以上
のパルスの組合せで情報を伝達する信号であり、ステー
タス信号とはハイレベルであるかローレベルであるかに
よって２つの状態のいずれかを表す信号であるものとす
る。単一の信号線を通してパルス信号とステータス信号
を伝送する場合、信号レベルがベースラインからトップ
ラインに遷移し、暫くそのレベルを持続した後にトップ
ラインからベースラインに遷移すると、この信号レベル
の変化がパルスであるかステータスであるかを区別しに
くい。一般にステータス信号は、あるレベルから他のレ
ベルに遷移した後、そのレベルが比較的長い時間持続す
ることが多い。本発明ではそこに着目し、信号のレベル
がベースラインからトップラインに遷移した後、そのレ
ベルが所定の時間以上持続すればステータス信号であ
り、そうでなければパルス信号であると判定する。

【０００７】図１は本発明に係る原理説明図（１）であ
る。このパルス／ステータス判定装置はパルス検出信号
生成手段５１とステータス検出信号生成手段５２とで構
成される。

【０００８】パルス検出信号生成手段５１は、入力され
るディジタル信号（ａ）の立上り毎にその立上りに応答
して所定の持続時間ｔ_P にわたってパルス検出信号
（ｂ）を出力する。

【０００９】ステータス検出信号生成手段５２は、パル
ス検出信号生成手段５１からパルス検出信号（ｂ）が出
力されておらず、かつ立ち上がったディジタル信号
（ａ）が持続していることを判定してステータス検出信
号（ｃ）を出力する。

【００１０】図２は本発明に係る原理説明図（２）であ
る。このパルス／ステータス判定装置は立上り検出手段
５３とパルス検出信号生成手段５１とステータス検出信
号生成手段５２とで構成され、パルス検出信号生成手段
５１はカウント手段５１１とパルス検出信号出力手段５
１２とで構成される。

【００１１】立上り検出手段５３は、入力されるディジ
タル信号（ａ）の立上りを検出すると立上り検出信号
（ｄ）を出力する。

【００１２】パルス検出信号生成手段５１において、カ
ウント手段５１１は、立上り検出手段５３から立上り検
出信号（ｄ）が入力される毎にそれに応答して持続時間
のカウントを開始し、所定の持続時間ｔ_P をカウント終
了した時点でカウント終了信号（ｅ）を出力する。パル
ス検出信号出力手段５１２は、立上り検出手段５３から
の立上り検出信号（ｄ）に応答してパルス検出信号
（ｂ）を出力し、カウント手段５１１のカウント終了信
号（ｅ）に応答して該パルス検出信号（ｂ）の出力を停
止する。

【００１３】ステータス検出信号生成手段５２は、パル
ス検出信号生成手段５１からパルス検出信号（ｂ）が出
力されておらず、かつ立ち上がったディジタル信号
（ａ）が持続していることを判定してステータス検出信
号（ｃ）を出力する。

【００１４】図３は本発明に係る原理説明図（３）であ
る。このパルス／ステータス判定装置はパルス検出信号
生成手段５１と立上り検出手段５３とステータス検出信
号生成手段５２とで構成され、ステータス検出信号生成
手段５２はカウント手段５２１とステータス検出信号出
力手段５２２とで構成される。

【００１５】パルス検出信号生成手段５１は、入力され
るディジタル信号（ａ）がパルス信号であることを検出
したときにパルス検出信号（ｂ）を出力する。

【００１６】立上り検出手段５３は、入力されるディジ
タル信号（ａ）の立上りを検出すると立上り検出信号
（ｄ）を出力する。

【００１７】ステータス検出信号生成手段５２におい
て、カウント手段５２１は、立上り検出手段５３から立
上り検出信号（ｄ）が入力される毎にそれに応答して持
続時間のカウントを開始し、所定の持続時間（ｔ_S ）を
カウント終了した時点でカウント終了信号（ｅ）を出力
するが、入力ディジタル信号（ａ）が立ち下がるとその
立下りに応答してリセットされる。ステータス検出信号
出力手段５２２は、カウント手段５２１のカウント終了
信号（ｅ）に応答してステータス検出信号（ｃ）を出力
し、入力ディジタル信号（ａ）が立ち下がるとその立下
りに応答してステータス検出信号（ｃ）を停止する。

【００１８】図４は本発明に係る原理説明図（４）であ
る。このパルス／ステータス判定装置は立上り検出手段
５３とパルス検出信号生成手段５１とステータス検出信
号生成手段５２とで構成される。パルス検出信号生成手
段５１は第１のカウント手段５１１とパルス検出信号出
力手段５１２とで構成され、ステータス検出信号生成手
段５２は第２のカウント手段５２１とステータス検出信
号出力手段５２２とで構成される。

【００１９】立上り検出手段５３は、入力されるディジ
タル信号（ａ）の立上りを検出すると立上り検出信号
（ｄ）を出力する。

【００２０】パルス検出信号生成手段５１において、第
１のカウント手段５１１は、立上り検出手段５３から立
上り検出信号（ｄ）が入力される毎にそれに応答して持
続時間のカウントを開始し、所定の持続時間ｔ_P をカウ
ント終了した時点でカウント終了信号（ｅ）を出力す
る。パルス検出信号出力手段５１２は、立上り検出手段
５３からの立上り検出信号（ｄ）に応答してパルス検出
信号（ｂ）を出力し、第１のカウント手段５１１のカウ
ント終了信号（ｅ）に応答して該パルス検出信号（ｂ）
の出力を停止する。

【００２１】ステータス検出信号生成手段５２におい
て、第２のカウント手段５２１は、立上り検出手段５３
から立上り検出信号（ｄ）が入力される毎にそれに応答
して持続時間のカウントを開始し、所定の持続時間（ｔ
_S ）をカウント終了した時点でカウント終了信号（ｅ）
を出力するが、入力ディジタル信号（ａ）が立ち下がる
とその立下りに応答してリセットされる。ステータス検
出信号出力手段５２２は、第２のカウント手段５２１の
カウント終了信号（ｅ）に応答してステータス検出信号
（ｃ）を出力し、入力ディジタル信号（ａ）が立ち下が
るとその立下りに応答してステータス検出信号（ｃ）を
停止する。

【００２２】図５は本発明に係る原理説明図（５）であ
る。このパルス幅識別装置は立上り／立下り検出手段５
４とカウント手段５５とパルス幅識別信号出力手段５６
とで構成される。

【００２３】立上り／立下り検出手段５４は、入力され
るディジタル信号（ａ）の立上りを検出すると立上り検
出信号（ｄ）を出力し、立下りを検出すると立下り検出
信号（ｇ）を出力する。

【００２４】カウント手段５５は、立上り／立下り検出
手段５４が立上りを検出する毎にその立上り検出信号
（ｄ）に応答して持続時間のカウントを開始してそのカ
ウント数に対応した出力信号（ｈ）を出力する。

【００２５】パルス幅識別信号出力手段５６は、立上り
／立下り検出手段５４が立下りを検出したらその立下り
検出信号（ｇ）に応答してカウント手段の出力信号
（ｈ）をパルス幅識別信号（ｉ）として出力する。

【００２６】図６は本発明に係る原理説明図（６）であ
る。このゲート装置は第１のレベル検出手段５７と第２
のレベル検出手段５８と第１のマスク手段５９と第２の
マスク手段６０と選択手段６１とで構成される。

【００２７】第１のレベル検出手段５７は、入力される
ディジタル信号（ａ）が所定時間ｔ_HL以上にわたりハイ
レベルを持続していることを検出すると検出信号（ｊ）
を出力する。第２のレベル検出手段５８は、ディジタル
信号（ａ）が所定時間ｔ_LL以上にわたりローレベルを持
続していることを検出すると検出信号（ｋ）を出力す
る。

【００２８】第１のマスク手段５９は、入力されるディ
ジタル信号（ａ）のうちの所定の時間幅ｔ_HM以内のハイ
レベル部分がローレベルになるようにマスクして出力す
る。第２のマスク手段６０は、入力されるディジタル信
号のうちの所定の時間幅ｔ_LM以内のローレベル部分がハ
イレベルになるようにマスクして出力する。

【００２９】選択手段６１は、第１、第２のレベル検出
手段５７、５８の出力信号（ｊ、ｋ）に応答して入力デ
ィジタル信号（ａ）が所定時間以上にわたりハイレベル
状態であるときには第２のマスク手段６０の出力信号
（ｍ）を、ローレベル状態であるときは第１のマスク手
段５９の出力信号（ｌ）を選択して出力する。

【００３０】

【作用】図１〜図６で示した本発明の各形態における作
用について、各図に示したタイミング図の例を参照しな
がら説明する。

【００３１】図１のパルス／ステータス判定装置では、
ディジタル信号（ａ）がパルス検出信号生成手段５１と
ステータス検出信号生成手段５２に入力される。パルス
検出信号生成手段５１は、ディジタル信号（ａ）が立ち
上がると、この立上りを検出してパルス検出信号（ｂ）
を出力し、所定時間ｔ_P の経過後にパルス検出信号
（ｂ）を停止する。

【００３２】ステータス検出信号生成手段５２にはディ
ジタル信号（ａ）と共にパルス検出信号（ｂ）が入力さ
れる。ステータス検出信号生成手段５２は、パルス検出
信号（ｂ）が停止してもディジタル信号（ａ）が立ち上
がった状態（以下、便宜上、ハイレベルとする）を持続
している場合、ディジタル信号（ａ）はステータス信号
であると判定し、ステータス検出信号（ｃ）を出力す
る。また、ディジタル信号（ａ）が立ち下がればステー
タス検出信号（ｃ）を停止する。

【００３３】図２のパルス／ステータス判定装置では、
ディジタル信号（ａ）が立上り検出手段５３とステータ
ス検出信号生成手段５２に入力される。立上り検出手段
５３は、ディジタル信号（ａ）が立ち上がると、この立
上りを検出して立上り検出信号（ｄ）をパルス検出信号
生成手段５１に対して出力する。

【００３４】パルス検出信号生成手段５１においては、
立上り検出信号（ｄ）がカウント手段５１１およびパル
ス検出信号出力手段５１２に入力される。カウント手段
５１１は立上り検出信号（ｄ）が入力されると所定の回
数のカウント（このカウントが終了するまでに時間ｔ_P
を要する）を開始し、カウントを終了すると（すなわち
時間ｔ_P の経過後）カウント終了信号（ｅ）をパルス検
出信号出力手段５１２に対して出力する。パルス検出信
号出力手段５１２は、立上り検出信号（ｄ）が入力され
るとパルス検出信号（ｂ）を出力し、カウント終了信号
（ｅ）が入力されるとパルス検出信号（ｂ）を停止す
る。

【００３５】ステータス検出信号生成手段５２にはディ
ジタル信号（ａ）と共にパルス検出信号（ｂ）が入力さ
れる。ステータス検出信号生成手段５２は、パルス検出
信号（ｂ）が停止してもディジタル信号（ａ）がハイレ
ベルを持続している場合、ディジタル信号（ａ）はステ
ータス信号であると判定し、ステータス検出信号（ｃ）
を出力する。また、ディジタル信号（ａ）が立ち下がれ
ばステータス検出信号（ｃ）を停止する。

【００３６】図３のパルス／ステータス判定装置では、
ディジタル信号（ａ）がパルス検出信号生成手段５１と
立上り検出手段５３とステータス検出信号生成手段５２
にそれぞれ入力される。パルス検出信号生成手段５１
は、ディジタル信号（ａ）が立ち上がると、この立上り
を検出してパルス検出信号（ｂ）を出力する。

【００３７】立上り検出手段５３は、ディジタル信号
（ａ）が立ち上がると、この立上りを検出して立上り検
出信号（ｄ）をステータス検出信号生成手段５２に対し
て出力する。

【００３８】ステータス検出信号生成手段においては、
入力ディジタル信号（ａ）がカウント手段５２１とステ
ータス検出信号出力手段５２２にそれぞれ入力される。
カウント手段５２１は立上り検出信号（ｄ）が入力され
ると所定の回数のカウント（このカウントが終了するま
でに時間ｔ_S を要する）を開始し、カウントを終了する
と（すなわち時間ｔ_S の経過後）カウント終了信号
（ｅ）をステータス検出信号出力手段５２２に対して出
力するが、カウントを終了する前にディジタル信号
（ａ）が立ち下がるとリセットされる（すなわち、ディ
ジタル信号（ａ）が立ち上がってから時間ｔ_S 以上持続
した場合にのみカウント終了信号（ｅ）をステータス検
出信号出力手段５２２に出力する）。ステータス検出信
号出力手段５２２はカウント終了信号（ｅ）が入力され
るとステータス検出信号（ｃ）を出力し、ディジタル信
号（ａ）が立ち下がるとステータス検出信号（ｃ）を停
止する。

【００３９】図４のパルス／ステータス判定装置では、
ディジタル信号（ａ）が立上り検出手段５３とステータ
ス検出信号生成手段５２に入力される。立上り検出手段
５３は、ディジタル信号（ａ）が立ち上がると、この立
上りを検出して立上り検出信号（ｄ）をパルス検出信号
生成手段５１とステータス検出信号生成手段５２に対し
て出力する。

【００４０】パルス検出信号生成手段５１においては、
立上り検出信号（ｄ）が第１のカウント手段５１１およ
びパルス検出信号出力手段５１２に入力される。第１の
カウント手段５１１は立上り検出信号（ｄ）が入力され
ると所定の回数のカウント（このカウントが終了するま
でに時間ｔ_P を要する）を開始し、カウントを終了する
と（すなわち時間ｔ_P の経過後）カウント終了信号
（ｅ）をパルス検出信号出力手段５１２に対して出力す
る。パルス検出信号出力手段５１２は、立上り検出信号
（ｄ）が入力されるとパルス検出信号（ｂ）を出力し、
カウント終了信号（ｅ）が入力されるとパルス検出信号
（ｂ）を停止する。

【００４１】ステータス検出信号生成手段５２において
は、入力ディジタル信号（ａ）が第２のカウント手段５
２１およびステータス検出信号出力手段５２２に入力さ
れ、立上り検出信号（ｄ）が第２のカウント手段５２１
に入力される。第２のカウント手段５２１は立上り検出
信号（ｄ）が入力されると所定の回数のカウント（この
カウントが終了するまでに時間ｔ_S を要する）を開始
し、カウントを終了すると（すなわち時間ｔ_S の経過
後）カウント終了信号（ｅ）をステータス検出信号出力
手段５２２に対して出力するが、カウントを終了する前
にディジタル信号（ａ）が立ち下がるとリセットされる
（すなわち、ディジタル信号（ａ）が立ち上がってから
時間ｔ_S 以上持続した場合にのみカウント終了信号
（ｅ）をステータス検出信号出力手段に出力する）。ス
テータス検出信号出力手段５２２はカウント終了信号
（ｅ）が入力されるとステータス検出信号（ｃ）を出力
し、ディジタル信号（ａ）が立ち下がるとステータス検
出信号（ｃ）を停止する。

【００４２】図５のパルス幅識別装置では、ディジタル
信号（ａ）が立上り／立下り検出手段５４に入力され
る。立上り／立下り検出手段５４は、ディジタル信号
（ａ）が立ち上がるとこの立上りを検出して立上り検出
信号（ｄ）をカウント手段５５に対して出力し、ディジ
タル信号（ａ）が立ち下がるとこの立下りを検出して立
下り検出信号（ｇ）をパルス幅識別信号出力手段５６に
対して出力する。

【００４３】カウント手段５５は立上り検出信号（ｄ）
が入力されると、所定の初期値（例えばゼロ）からカウ
ントを開始し、カウントした値をカウント信号（ｈ）と
してパルス幅識別信号出力手段５６に対して出力する。

【００４４】パルス幅識別信号出力手段５６は、立下り
信号（ｇ）が入力された時のカウント信号（ｇ）を読み
取り、必要があればそれを変換（例えば、ｎビットの２
進数を２ⁿ 本の出力線中の対応する出力線に発信する変
換）して、その値をパルス幅識別信号（ｉ）として出力
する。

【００４５】図６のゲート装置では、ディジタル信号
（ａ）が第１のレベル検出手段５７、第２のレベル検出
手段５８、第１のマスク手段５９、および第２のマスク
手段６０のそれぞれに入力される。

【００４６】第１のレベル検出手段５７は、ディジタル
信号（ａ）がローレベルからハイレベルに遷移した後、
所定時間ｔ_HLにわたってハイレベルを持続した場合、ハ
イレベル状態であることを検出して、ハイレベル検出信
号（ｊ）を選択手段６１に対して出力する。図中のハイ
レベルパルス６３はパルス幅がｔ_HLより短いのでハイレ
ベル検出信号（ｊ）を発生させない。第２のレベル検出
手段５８は、ディジタル信号（ａ）がハイレベルからロ
ーレベルに遷移した後、所定時間ｔ_LLにわたってローレ
ベルを持続した場合、ローレベル状態であることを検出
して、ローレベル検出信号（ｋ）を選択手段６１に対し
て出力する。図中のローレベルパルス６２はパルス幅が
ｔ_LLより短いのでローレベル検出信号（ｋ）を発生させ
ない。

【００４７】第２のマスク手段６０は、入力されたディ
ジタル信号（ａ）がハイレベルからローレベルに遷移し
た時、遷移後の所定時間ｔ_M にわたりディジタル信号
（ａ）のローレベル部分がハイレベルになるようにマス
クした信号（ｌ）を出力する。図中のローレベルパルス
６２はパルス幅がｔ_M より短いので完全にマスクされ
る。第１のマスク手段５９は、入力されたディジタル信
号（ａ）がローレベルからハイレベルに遷移した時、遷
移後の所定時間ｔ_M にわたりディジタル信号（ａ）のハ
イレベル部分がローレベルになるようにマスクした信号
（ｍ）を出力する。図中のハイレベルパルス６３はパル
ス幅がｔ_M より短いので完全にマスクされる。

【００４８】選択手段６１には、ハイレベル検出信号
（ｊ）、ローレベル検出信号（ｋ）、ローレベルがマス
クされた信号（ｌ）、およびハイレベルがマスクされた
信号（ｍ）が入力される。選択手段６１は、ハイレベル
検出信号（ｊ）が入力されている（すなわちハイレベル
状態が検出されている）ときにはローレベルがマスクさ
れた信号（ｌ）を選択してそれを出力信号（ｎ）として
出力し、また、ローレベル検出信号（ｋ）が入力されて
いる（すなわちローレベル状態が検出されている）とき
にはハイレベルがマスクされた信号（ｍ）を選択してそ
れを選択出力信号（ｎ）として出力する。

【００４９】

【実施例】以下、図面を参照して本発明の実施例を説明
する。各実施例の図面では、機能上同一の働きをする回
路要素および信号には共通の番号あるいは記号が付して
ある。なお、以下の実施例では、ローレベルからハイレ
ベルへの遷移を立上り、ハイレベルからローレベルへの
遷移を立下りと称する。

【００５０】図７は本発明の実施例（１）の回路構成図
および各部信号のタイミング図である。実施例（１）は
図１の原理説明図（１）の具体例であり、パルス検出信
号生成手段をワンショットマルチバイブレータ１とパル
ス保護値設定回路２とで構成し、ステータス検出信号生
成手段として一方が反転入力のＡＮＤ回路３を使用して
いる。

【００５１】ワンショットマルチバイブレータ１のＱ出
力はＡＮＤ回路３の反転入力端子に接続されている。信
号入力源からのディジタル信号（Ｉ）はワンショットマ
ルチバイブレータ１と、ＡＮＤ回路３の非反転入力端子
に入力される。

【００５２】パルス保護値設定回路２は、ワンショット
マルチバイブレータ１の出力パルスの時間幅（ｔ_P ）を
決めるキャパシタと抵抗からなる回路である。時間ｔ_P
は、パルス信号であるとみなすことのできるパルス波形
の最大パルス幅に相当し、ｔ_P を越えるパルス幅を持つ
パルス波形はステータス信号であるとみなされる。パル
ス保護値設定回路２のキャパシタと抵抗を可変にすれ
ば、入力されるディジタル信号（Ｉ）の条件に応じて時
間ｔ_P を調節できる。

【００５３】信号入力源からはパルス信号あるいはステ
ータス信号としてのディジタル信号（Ｉ）が入力され
る。ディジタル信号（Ｉ）が立ち上がると、ワンショッ
トマルチバイブレータ１はパルス幅ｔ_P のパルスを出力
する。時間ｔ_P の経過前にディジタル信号（Ｉ）が一旦
立ち下がってから再度立ち上がると、この出力パルスは
その立上りの時点から更に時間ｔ_P だけ延長される。す
なわち、時間ｔ_P より短い間隔でディジタル信号（Ｉ）
が連続して立ち上がると、ワンショットマルチバイブレ
ータ１の出力パルスはそれに応じた時間持続する。この
出力パルスがパルス検出信号（Ｐ）となる。

【００５４】ＡＮＤ回路３は、ディジタル信号（Ｉ）と
パルス検出信号（Ｐ）の反転値との論理積をステータス
検出信号（Ｓ）として出力する。すなわち、ステータス
検出信号（Ｓ）が出力されるのは、ディジタル信号
（Ｉ）がハイレベルであり、かつパルス検出信号（Ｐ）
が出力されていない（ローレベルである）ときだけであ
る。

【００５５】図７（１−ｂ）はパルス信号が入力された
場合のタイミング図の例であり、連続して３個のパルス
がｔ_P より短い時間間隔で立ち上がったときの各部信号
のタイミングを示している。パルス検出信号（Ｐ）は、
最初のパルスが立ち上がると同時に出力され、３個目の
パルスが立ち上がってから時間ｔ_P 経過後に停止する。
いずれのパルス幅もｔ_P より短く、パルス検出信号
（Ｐ）が停止する前にディジタル信号（Ｉ）がローレベ
ルに戻るので、ＡＮＤ回路３からステータス検出信号
（Ｓ）は出力されない。

【００５６】図７（１−ｃ）はステータス信号が入力さ
れた場合のタイミング図の例である。パルス検出信号
（Ｐ）は、ディジタル信号（Ｉ）が立ち上がると同時に
出力され、時間ｔ_P 経過後に停止するが、その時点でデ
ィジタル信号（Ｉ）がハイレベルを維持しているので、
ステータス検出信号（Ｓ）がＡＮＤ回路３から出力され
る。ディジタル信号（Ｉ）がローレベルに戻ると同時に
ステータス検出信号（Ｓ）は停止する。

【００５７】図８は本発明の実施例（２）の回路構成
図、図９は各部信号のタイミング図である。実施例
（２）は図２の原理説明図（２）の具体例であり、立上
り検出手段をＤフリップフロップ（以下、ＤＦＦとい
う）４とＮＡＮＤ回路５とで構成し、パルス検出信号生
成手段をカウンタ６とパルス保護値設定回路７とＳＲラ
ッチ８とで構成し、ステータス検出信号生成手段として
一方が反転入力のＡＮＤ回路３を使用している。

【００５８】ＤＦＦ４の反転Ｑ出力はＮＡＮＤ回路５の
一方の入力端子に接続され、ＮＡＮＤ回路５の出力はカ
ウンタ６のＬＯＡＤ（ロード）入力およびＳＲラッチの
Ｓ（セット）入力に接続され、カウンタ６のＣＯ（キャ
リーアウト）出力はＳＲラッチ８のＲ（リセット）入力
に接続され、ＳＲラッチのＱ出力はＡＮＤ回路３の反転
入力端子に接続されている。ＳＲラッチ８のＳおよびＲ
入力は立下り動作（立下りに応答して動作）である。信
号入力源からのディジタル信号（Ｉ）は、ＤＦＦ４のＤ
（データ）入力、ＮＡＮＤ回路５のもう一方の入力端
子、およびＡＮＤ回路３の非反転入力端子に入力され
る。クロック信号（ＣＫ）はＤＦＦ４のクロック入力と
カウンタ６のクロック入力に供給される。ＤＦＦ４はク
ロック信号（ＣＫ）の立上りのタイミングでＤ入力を読
み取り、カウンタ６はクロック信号（ＣＫ）の立上りの
タイミングでカウントアップする。

【００５９】パルス保護値設定回路７は、カウンタ６の
プリセット入力Ｄ０〜Ｄ３にプリセット値を与える回路
である。このプリセット値は、カウント６がその値から
カウントを開始してからキャリーアウトするまでに時間
ｔ_P を要する値である。時間ｔ_P は、パルス信号である
とみなすことのできるパルス波形の最大パルス幅に相当
し、ｔ_P を越えるパルス幅を持つパルス波形はステータ
ス信号であるとみなされる。パルス保護値設定回路７が
出力する値を可変にすれば、入力されるディジタル信号
（Ｉ）の条件に応じて時間ｔ_P を調節できる。

【００６０】ＤＦＦ４はディジタル信号（Ｉ）を反転さ
せた信号（ＤＦ）を出力するが、この信号（ＤＦ）は、
図９に示すように、クロック信号（ＣＫ）より１クロッ
ク周期だけ遅れている。ディジタル信号（Ｉ）と信号
（ＤＦ）をＮＡＮＤ回路５に入力すると、ＮＡＮＤ回路
５はディジタル信号（Ｉ）の立上りを検出する立上り検
出信号（ＵＰ）を出力する。すなわち、立上り検出信号
（ＵＰ）の立下りによってディジタル信号（Ｉ）の立上
りが示される。立上り検出信号（ＵＰ）は、カウンタ６
のＬＯＡＤ入力とＳＲラッチ８のＳ入力に入力される。

【００６１】カウンタ６は、ＬＯＡＤ入力に入力される
立上り検出信号（ＵＰ）が立ち下がると、パルス保護値
設定回路７からプリセット値を入力し、その値からカウ
ントを開始する。それと同時に、立上り検出信号（Ｕ
Ｐ）によってＳＲラッチ８のＳ入力が立ち下がってＱ出
力からパルス検出信号（Ｐ）を出力する（ハイレベルに
なる）。時間ｔ_P が経過してカウントがキャリーアウト
すると、カウンタ６はＣＯ出力からキャリーアウト信号
（ＣＯ）を出力する。このキャリーアウト信号（ＣＯ）
は出力時にローレベルになる。それによってＳＲラッチ
８のＲ入力が立ち下がってＱ出力からのパルス検出信号
（Ｐ）が停止する（ローレベルになる）。

【００６２】時間ｔ_P の経過前にディジタル信号（Ｉ）
が一旦立ち下がってから再度立ち上がると、カウンタ６
はキャリーアウト発生前にプリセットされてその値から
カウントを再開するので、パルス検出信号（Ｐ）はその
時点から更に時間ｔ_P だけ延長される。すなわち、時間
ｔ_P より短い間隔でディジタル信号（Ｉ）が連続して立
ち上がると、パルス検出信号（Ｐ）はそれに応じた時間
持続する。

【００６３】ＡＮＤ回路３は、ディジタル信号（Ｉ）と
パルス検出信号（Ｐ）の反転値との論理積をステータス
検出信号（Ｓ）として出力する。すなわち、ステータス
検出信号（Ｓ）が出力されるのは、ディジタル信号
（Ｉ）がハイレベルであり、かつパルス検出信号（Ｐ）
が出力されていないときだけである。

【００６４】図９は、実施例（２）の回路で、最初にパ
ルス信号が入力され、続いてステータス信号が入力され
た場合の例を示したタイミング図である。パルス検出信
号（Ｐ）は最初にディジタル信号（Ｉ）が立ち上がった
時点から出力される。パルス検出信号（Ｐ）が出力され
てから時間ｔ_P が経過する前にディジタル信号（Ｉ）が
一旦立ち下がってから再度立ち上がったため、パルス検
出信号（Ｐ）はその立上りの時点から更に時間ｔ_P だけ
延長される。

【００６５】ディジタル信号（Ｉ）が再度立ち上がって
から時間ｔ_P が経過すると、パルス検出信号（Ｐ）は停
止し、その時点でディジタル信号（Ｉ）がハイレベルを
維持しているので、ステータス検出信号（Ｓ）がＡＮＤ
回路３から出力される。ディジタル信号（Ｉ）がローレ
ベルに戻ると同時にステータス検出信号（Ｓ）は停止す
る。

【００６６】図１０は本発明の実施例（３）の回路構成
図および各部信号のタイミング図である。実施例（３）
は図３の原理説明図（３）の具体例であり、パルス検出
信号生成手段をワンショットマルチバイブレータ１およ
びパルス保護値設定回路２とで構成し、立上り検出手段
をＤＦＦ４とＮＡＮＤ回路５とで構成し、パルス検出信
号生成手段をカウンタ１０とパルス保護値設定回路１１
とＳＲラッチ１２とで構成している。

【００６７】ＤＦＦ４の反転Ｑ出力はＮＡＮＤ回路５の
一方の入力端子に接続され、ＮＡＮＤ回路５の出力はカ
ウンタ１０のＬＯＡＤ入力に接続され、カウンタ１０の
ＣＯ出力はＳＲラッチ１２のＲ入力に接続されている。
信号入力源からのディジタル信号（Ｉ）は、ワンショッ
トマルチバイブレータ１の入力、ＤＦＦ４のＤ入力、Ｎ
ＡＮＤ回路５のもう一方の入力端子、カウンタ１０のＣ
Ｌ入力、およびＳＲラッチ１２のＲ入力に入力される。
ＳＲラッチ１０のＳおよびＲ入力は立下り動作である。
クロック信号（ＣＫ）はＤＦＦ４のクロック入力とカウ
ンタ１０のクロック入力に供給される。ＤＦＦ４はクロ
ック信号（ＣＫ）の立上りのタイミングでＤ入力を読み
取り、カウンタ１０はクロック信号（ＣＫ）の立上りの
タイミングでカウントアップする。

【００６８】実施例（３）のパルス検出信号生成手段の
構成および作用は、実施例（１）の場合とまったく同じ
である。ただし、実施例（３）では、パルス検出信号生
成手段とステータス検出信号生成手段は互いに独立して
動作するので、ステータス検出信号（Ｓ）はパルス検出
信号（Ｐ）に依存することなく生成される。

【００６９】パルス保護値設定回路１１は、カウンタ１
０のプリセット入力Ｄ０〜Ｄ３にプリセット値を与える
回路である。このプリセット値は、カウント１０がその
値からカウントを開始してからキャリーアウトするまで
に時間ｔ_S を要する値である。時間ｔ_S は、ステータス
信号であるとみなすことのできるパルス波形の最小パル
ス幅に相当し、ｔ_S 以上のパルス幅を持つパルス波形は
ステータス信号であるとみなされる。パルス保護値設定
回路１１が出力する値を可変にすれば、入力されるディ
ジタル信号（Ｉ）の条件に応じて時間ｔ_S を調節でき
る。

【００７０】実施例（３）の立上り検出手段の構成およ
び作用は、実施例（２）の場合とまったく同じである。

【００７１】ディジタル信号（Ｉ）が立ち上がると、Ｄ
ＦＦ４およびＮＡＮＤ回路５の作用により、カウンタ１
０のＬＯＡＤ入力に入力される立上り検出信号（ＵＰ）
が立ち下がる。それによってカウンタ１０は、パルス保
護値設定回路１１からプリセット値を入力し、その値か
らカウントを開始する。時間ｔ_S が経過してカウントが
キャリーアウトすると、カウンタ１０はＣＯ出力端子か
らキャリーアウト信号（ＣＯ）を出力する。このキャリ
ーアウト信号（ＣＯ）は出力時にローレベルになる。そ
れによってＳＲラッチ１２のＳ入力が立ち下がって、Ｑ
出力からのステータス検出信号（Ｓ）が出力される（ハ
イレベルになる）。

【００７２】ディジタル信号（Ｉ）が立ち上がってから
時間ｔ_S が経過する前に立ち下がった場合、カウンタ１
０はＣＬ入力が立ち下がることによってクリアされ、カ
ウントを中止するので、キャリーアウト信号（ＣＯ）は
出力されない。すなわち、ディジタル信号（Ｉ）の立上
りから立下りまでの時間間隔がｔ_S より短い場合はステ
ータス検出信号（Ｓ）は出力されない。

【００７３】ステータス検出信号（Ｓ）が出力された
後、ディジタル信号（Ｉ）が立ち下がると、カウンタ１
０はＣＬ入力が立ち下がることによってクリアされ、キ
ャリーアウト信号（ＣＯ）を停止する。それと同時にＳ
Ｒラッチ１２のＲ入力が立ち下がってＱ出力からのステ
ータス検出信号（Ｓ）が停止する（ローレベルなる）。

【００７４】図１１は本発明の実施例（４）の回路構成
図、図１２は各部信号のタイミング図である。実施例
（４）は図４の原理説明図（４）の具体例であり、立上
り検出手段をＤＦＦ４とＮＡＮＤ回路５とで構成し、パ
ルス検出信号生成手段をカウンタ６とパルス保護値設定
回路７とＳＲラッチ８とで構成し、パルス検出信号生成
手段をカウンタ１０とパルス保護値設定回路１１とＳＲ
ラッチ１２とで構成している。

【００７５】実施例（４）では、立上り検出手段をパル
ス検出信号生成手段とステータス検出信号生成手段とで
共用している。実施例（４）の立上り検出手段の構成お
よび作用は実施例（２）または（３）の場合とまったく
同じである。また、実施例（４）のパルス検出信号生成
手段の構成および作用、ならびに立上り検出手段とパル
ス検出信号生成手段との間の信号の関係は実施例（２）
の場合とまったく同じであり、実施例（４）のステータ
ス検出信号生成手段の構成および作用、ならびに立上り
検出手段とステータス検出信号生成手段との間の信号の
関係は実施例（３）の場合とまったく同じである。

【００７６】図１３は本発明の実施例（５）の回路構成
図および各部信号のタイミング図である。この実施例
は、入力されるディジタル信号の各パルスのパルス幅を
測定する回路である。実施例（５）は図５の原理説明図
（５）の具体例であり、立上り／立下り検出手段をＤＦ
Ｆ１３とＯＲ回路１４とＮＡＮＤ回路１５とで構成し、
カウント手段をカウンタ１６とインバータ１７とで構成
し、パルス幅識別信号出力手段をデコーダ１８とＤＦＦ
１９とで構成している。

【００７７】ＤＦＦ１３の反転Ｑ出力は、カウンタ１６
のＥＮ（イネーブル）入力と、ＯＲ回路１４の一方の入
力端子と、ＮＡＮＤ回路１５の一方の入力端子に接続さ
れている。ＮＡＮＤ回路１５の出力はカウンタ１６のＬ
ＯＡＤ入力に接続され、ＯＲ回路１４の出力はＤＦＦ１
９のクロック入力に接続されている。カウンタ１６のプ
リセット入力Ｄ０〜Ｄ３はアースに接続され、カウント
出力Ｑ０〜Ｑ３はデコーダ１８の２進入力Ｘ０〜Ｘ３に
接続されている。デコーダ１８の１０進出力Ｙ０〜Ｙ７
は、ＤＦＦ１９の入力Ｄ０〜Ｄ７に接続されている。パ
ルス入力源からのパルス信号（ＰＩ）は、ＤＦＦ１３の
Ｄ入力、ＯＲ回路１４のもう一方の入力端子、およびＮ
ＡＮＤ回路１５のもう一方の入力端子に入力される。ク
ロック信号（ＣＫ）はＤＦＦ１３のクロック入力に供給
され、更に、インバータ１７で反転されてカウンタ１６
のクロック入力に供給される。したがって、ＤＦＦ１３
はクロック信号（ＣＫ）の立上りのタイミングでＤ入力
を読み取り、カウンタ１６はクロック信号（ＣＫ）の立
下りのタイミングでカウントアップする。

【００７８】ＤＦＦ１３は、パルス信号（ＰＩ）を反転
させた信号を、カウンタ１６のＥＮ入力に対するイネー
ブル信号（ＥＮ）として出力する。このイネーブル信号
（ＥＮ）は、図１３（５−ｂ）に示すように、クロック
信号（ＣＫ）より１クロック周期だけ遅れている。パル
ス信号（ＰＩ）とイネーブル信号（ＥＮ）をＮＡＮＤ回
路１５に入力すると、ＮＡＮＤ回路１５はカウンタ１６
に対してカウンタリセット信号（ＣＲ）を出力する。す
なわち、パルス信号（ＰＩ）が立ち上がると、カウンタ
１６のＬＯＡＤ入力が立ち下がる。また、パルス信号
（ＰＩ）とイネーブル信号（ＥＮ）をＯＲ回路１４に入
力すると、ＯＲ回路１４はＤＤＦ１９に対してパルス幅
ラッチ信号（ＰＬ）を出力する。すなわち、パルス信号
（ＰＩ）の立下りに応答してＤＦＦ１９のクロック入力
が立ち上がる。カウンタ１６はＥＮ入力がローレベルの
ときにイネーブルされて、カウント動作を行う。すなわ
ち、カウンタ１６は、ディジタル信号（Ｉ）の立上りか
ら１クロック周期遅れてカウントを開始する。

【００７９】パルス信号（ＰＩ）が立ち上がると、カウ
ンタ１６に対するカウンタリセット信号（ＣＲ）が立ち
下がり、アースされているプリセット入力Ｄ０〜Ｄ３か
らプリセット値ゼロを読み込んでリセット状態になる。
その１クロック周期後にカウンタ１６に対するイネーブ
ル信号（ＥＮ）が立ち下がり、カウンタ１６はイネーブ
ルされ、カウント出力Ｑ０〜Ｑ３から初期値ゼロが出力
される。以後、クロック信号（ＣＫ）の立下り毎にカウ
ンタ１６はカウントアップする。

【００８０】デコーダ１８は、２進入力Ｘ０〜Ｘ３にカ
ウンタ１６のカウント出力Ｑ０〜Ｑ３が入力されると、
この４ビット２進数を１０進数にデコードして、１０進
出力Ｙ０〜Ｙ７から出力する。すなわち、デコードされ
た１０進数（０〜７）に対応するＹ出力だけをハイレベ
ルにする。

【００８１】パルス信号（ＰＩ）が立ち下がると、その
１クロック周期後にカウンタ１６に対するイネーブル信
号（ＥＮ）が立ち上がり、カウンタ１６はカウント動作
を停止する。この時点で、デコーダ１８の１０進出力Ｙ
０〜Ｙ７からはパルス幅に対応する数値が出力されてい
る。それと同時に、ＤＦＦ１９に対するパルス幅ラッチ
信号（ＰＬ）が立ち上がり、ＤＦＦ１９は、デコーダ１
８の１０進出力Ｙ０〜Ｙ７をデータ入力Ｄ０〜Ｄ７から
入力し、その値をデータ出力Ｑ０〜Ｑ７からパルス幅識
別信号（ＰＷ）として出力する。このパルス幅識別信号
（ＰＷ）は、次のパルスのパルス幅値が確定してＤＦＦ
１９に入力されるまで保持される。

【００８２】図１３（５−ｂ）は、パルス幅がそれぞれ
１、２、３の３個のパルスが連続して入力された場合の
各部信号のタイミングの例を示している。この実施例で
は、クロック１周期をパルス幅１とし、カウントされた
パルス幅をそのまま１０進データに変換して出力してい
るが、変換せずに２進データのまま出力したり、他の形
のデータ（例えば実際の時間幅の値など）に変換してか
ら出力したりする方法であっても構わない。

【００８３】実施例（５）で示したパルス幅識別回路
を、実施例（１）〜（４）で示したパルス／ステータス
判定回路と組み合わせて、例えばパルス信号であると判
定された場合に各パルスのパルス幅を識別するようにす
れば、より詳細な判定が可能になる。

【００８４】図１４は本発明の実施例（６）の回路構成
図、図１５はその各部信号のタイミング図である。この
実施例の回路は、ステータス信号中にノイズ的に混入す
るパルスの影響を除去するためのものである。実施例
（６）は図６の原理説明図（６）の具体例であり、第１
のレベル検出手段をカウンタ２２とステータス長設定回
路２０とで構成し、第２のレベル検出手段をカウンタ２
３とステータス長設定回路２１とで構成し、第１のマス
ク手段をワンショットマルチバイブレータ２８とマスク
幅設定回路３０とインバータ２９とＯＲ回路３２とで構
成し、第２のマスク手段をワンショットマルチバイブレ
ータ２６とマスク幅設定回路２７と一方が反転入力のＡ
ＮＤ回路３１とで構成し、選択手段３３をＳＲラッチ２
５とセレクタ３３とで構成している。

【００８５】信号入力源は、カウンタ２２のＥＮ入力と
カウンタ２３のＣＬ入力に接続され、また、インバータ
２４を介して、カウンタ２３のＥＮ入力とカウンタ２２
のＣＬ入力に接続される。更に、信号入力源は、ワンシ
ョットマルチバイブレータ２６の入力、ＡＮＤ回路３１
の非反転入力端子、およびＯＲ回路３２の一方の入力端
子に接続され、また、インバータ２９を介して、ワンシ
ョットマルチバイブレータ２８の入力に接続される。カ
ウンタ２２のＣＯ出力はＳＲラッチ２５のＳ入力に接続
され、カウンタ２３のＣＯ出力はＳＲラッチ２５のＲ入
力に接続され、ＳＲラッチ２５のＱ出力はセレクタ３３
のＳＬ（セレクト）入力に接続される。ＡＮＤ回路３１
の出力はセレクタ３３のＤ１入力に接続され、ＯＲ回路
３２の出力はセレクタ３３のＤ２入力に接続される。Ｓ
Ｒラッチ２５のＳおよびＲ入力は立上り動作である。ク
ロック信号（ＣＫ）はカウンタ２２とカウンタ２３のク
ロック入力に供給される。

【００８６】ステータス長設定回路２０はカウンタ２２
のプリセット入力Ｄ０〜Ｄ３にプリセット値を与える回
路である。このプリセット値は、カウンタ２２がその値
からカウントを開始してからキャリーアウトするまでの
時間ｔ_HLを要する値である。時間ｔ_HLは、ハイレベルの
ステータス信号であるとみなすことのできる最小ハイレ
ベル持続時間である。

【００８７】ステータス長設定回路２１はカウンタ２３
のプリセット入力Ｄ０〜Ｄ３にプリセット値を与える回
路である。このプリセット値は、カウンタ２３がその値
からカウントを開始してからキャリーアウトするまでの
時間ｔ_LLを要する値である。時間ｔ_LLは、ローレベルの
ステータス信号であるとみなすことのできる最小ローレ
ベル持続時間である。

【００８８】マスク幅設定回路２７はワンショットマル
チバイブレータ２６の出力パルスの時間幅ｔ_MHを決める
キャパシタと抵抗からなる回路である。ｔ_MHはハイレベ
ルパルスの最大マスク時間であり、ローレベルのステー
タス信号出力中に現れたハイレベルパルスの時間幅がｔ
_MH以下であれば、そのハイレベルパルスは完全にマスク
される。

【００８９】マスク幅設定回路３０はワンショットマル
チバイブレータ２８の出力パルスの時間幅ｔ_MLを決める
キャパシタと抵抗からなる回路である。ｔ_MLはローレベ
ルパルスの最大マスク時間であり、ハイレベルのステー
タス信号出力中に現れたローレベルパルスの時間幅がｔ
_ML以下であれば、そのローレベルパルスは完全にマスク
される。

【００９０】ステータス長設定回路２０が出力する値、
ステータス長設定回路２１が出力する値、マスク幅設定
回路２７のキャパシタおよび抵抗の値、およびマスク幅
設定回路３０のキャパシタおよび抵抗の値を可変にすれ
ば、入力されるディジタル信号（Ｉ）の条件に応じて時
間ｔ_HL、ｔ_LL、ｔ_MH、ｔ_MLをそれぞれ調節できる。

【００９１】カウンタ２２とカウンタ２３は、ＥＮ入力
が立ち上がるとイネーブルされてプリセット入力Ｄ０〜
Ｄ３からプリセット値を読み込み、その値からカウント
を開始し、ＥＮ入力がハイレベル状態の間はカウント動
作を行うが、ＥＮ入力が立ち下がってローレベル状態に
なるとカウント動作を停止し、また、ＣＬ入力が立ち下
がるとクリアされる。これらのカウンタは、カウントが
キャリーアウトした時にＣＯ出力をローレベルからハイ
レベルに立ち上げることによってキャリーアウト信号を
出力する。

【００９２】信号入力源からのディジタル信号（Ｉ）が
立ち上がると、カウンタ２３はクリアされてリセット状
態となり、カウンタ２２はカウントを開始する。ディジ
タル信号（Ｉ）が立ち上がってから時間ｔ_HLが経過する
前に立ち下がった場合、カウンタ２２はクリアされてリ
セット状態になるのでカウントを終了し、今度はカウン
タ２３がカウントを開始する。ディジタル信号（Ｉ）が
立ち下がってから時間ｔ_LLが経過する前に立ち上がった
場合、カウンタ２３はクリアされてリセット状態になる
のでカウントを終了し、再度はカウンタ２２がカウント
を開始する。すなわち、カウンタ２２はハイレベル状態
が時間ｔ_HL以上持続しなければカウントを初期値からや
りなおし、カウンタ２３はローレベル状態が時間ｔ_LL以
上持続しなければカウントを初期値からやりなおす。

【００９３】カウンタ２２がカウントを開始してからハ
イレベル状態が時間ｔ_HL以上持続した場合、カウンタ２
２はＳＲラッチ２５のＳ入力に対してキャリーアウト信
号（ＣＯ１）を出力し、それによってＳＲラッチ２５の
Ｑ出力からの選択信号（ＳＬ）はハイレベルになる。ま
た、カウンタ２３がカウントを開始してからローレベル
状態が時間ｔ_LL以上持続した場合、カウンタ２３はＳＲ
ラッチ２５のＲ入力に対してキャリーアウト信号（ＣＯ
２）を出力し、それによってＳＲラッチ２５のＱ出力か
らの選択信号（ＳＬ）はローレベルになる。

【００９４】ワンショットマルチバイブレータ２６は、
ディジタル信号（Ｉ）がローレベル状態にあるときに立
ち上がるとＱ出力からパルス幅ｔ_MHのパルスを出力す
る。ＡＮＤ回路３１の非反転入力端子にディジタル信号
（Ｉ）を入力し、反転入力端子にワンショットマルチバ
イブレータ２６の出力信号（Ｗ１）を入力することによ
り、ディジタル信号（Ｉ）がローレベル状態のときにノ
イズ等が原因でハイレベルのパルスが現れても、そのパ
ルス幅ｔ_MH以下であれば、そのパルスがマスクされた信
号（ＭＨ）がセレクタ３３のＤ１入力に対して出力され
る。

【００９５】ワンショットマルチバイブレータ２８は、
ディジタル信号（Ｉ）がハイレベル状態にあるときに立
ち下がるとＱ出力からパルス幅ｔ_MLのパルスを出力す
る。ＯＲ回路３２の一方の入力端子にディジタル信号
（Ｉ）を入力し、もう一方の入力端子にワンショットマ
ルチバイブレータ２８の出力信号（Ｗ２）を入力するこ
とにより、ディジタル信号（Ｉ）がハイレベル状態のと
きにノイズ等が原因でローレベルのパルスが現れても、
そのパルス幅ｔ_ML以下であれば、そのパルスがマスクさ
れた信号（ＭＬ）がセレクタ３３のＤ２入力に対して出
力される。

【００９６】セレクタ３３は、ＳＬ入力への選択信号
（ＳＬ）がハイレベルのときにはＤ２入力からの信号を
選択し、ＳＬ入力への選択信号（ＳＬ）がローレベルの
ときにはＤ１入力からの信号を選択してＱ出力から出力
する。すなわち、ディジタル信号（Ｉ）がハイレベルの
ステータスであるときにはローレベルパルスをマスクし
た信号（ＭＬ）を選択し、ローレベルのステータスであ
るときにはハイレベルパルスをマスクした信号（ＭＨ）
を選択して、パルスゲート信号（ＰＧ）として出力す
る。

【００９７】図１５（６−ｂ）のタイミング図は、最初
にステータスがハイレベルとなり、次にローレベルとな
るが、ハイレベルのステータスにはローレベルパルスが
混入し、ローレベルのステータスにはハイレベルパルス
が混入している例を示している。ディジタル信号（Ｉ）
が立ち上がってから時間ｔ_HLが経過した時点でハイレベ
ルのステータスが認識されてパルスゲート信号（ＰＧ）
が立上り、その後、ディジタル信号（Ｉ）が立ち下がっ
てから時間ｔ_LLが経過した時点でローレベルのステータ
スが認識されてパルスゲート信号（ＰＧ）が立ち下がっ
ているが、パルスゲート信号（ＰＧ）からはローレベル
パルスとハイレベルパルスが除去されている。

【００９８】実施例（６）で示したパルスゲート回路
を、実施例（１）〜（４）で示したパルス／ステータス
判定回路と組み合わせて、例えばステータス信号である
と判定された場合にそのステータス信号に混入したパル
スを除去するようにすれば、回路の信頼性が向上する。

【００９９】

【発明の効果】以上説明したように、本発明によれば、
装置間、基板間、あるいは回路間などで単一の信号線を
介してパルス信号とステータス信号を伝送できるので、
各信号対応にケーブル、インタフェース用端子、バッフ
ァ等を設ける必要がなくなり、ハードウェア規模を縮小
することが可能である。

【０１００】また本発明によれば、パルス幅が一定でな
いパルス信号を受信する場合、各パルスのパルス幅を識
別することができる。

【０１０１】また本発明によれば、ステータス信号を受
信中に、ノイズ等の原因でパルス幅の短いパルスが混入
しても、それを除去することができる。

【０１０２】また、本発明のパルス／ステータス判定装
置を、本発明のパルス幅識別装置やパルスゲート装置と
組み合わせて使用することにより、より効果的で信頼性
の高いパルス／ステータス判定を行うことができる。

【図面の簡単な説明】

【図１】本発明に係る原理説明図（１）である。

【図２】本発明に係る原理説明図（２）である。

【図３】本発明に係る原理説明図（３）である。

【図４】本発明に係る原理説明図（４）である。

【図５】本発明に係る原理説明図（５）である。

【図６】本発明に係る原理説明図（６）である。

【図７】本発明の実施例（１）の回路構成図および信号
タイミング図である。

【図８】本発明の実施例（２）の回路構成図である。

【図９】本発明の実施例（２）の信号タイミング図であ
る。

【図１０】本発明の実施例（３）の回路構成図および各
部信号のタイミング図である。

【図１１】本発明の実施例（４）の回路構成図である。

【図１２】本発明の実施例（４）の各部信号のタイミン
グ図である。

【図１３】本発明の実施例（５）の回路構成図および各
部信号のタイミング図である。

【図１４】本発明の実施例（６）の回路構成図である。

【図１５】本発明の実施例（６）の各部信号のタイミン
グ図である。

【図１６】従来技術の例を示す図である。

【符号の説明】

１、２６、２８ ワンショットマルチバイブレータ ２、７、１１ パルス保護値設定回路 ３、３１ ＡＮＤ回路 ４、１３、１９ Ｄフリップフロップ ５、１５ ＮＡＮＤ回路 ６、１０、１６、２２、２３ カウンタ ８、１２、２５ ＳＲラッチ １４、３２ ＯＲ回路 １７、２４、２９ インバータ １８ デコーダ ２０ ステータス長設定回路（ハイレベル用） ２１ ステータス長設定回路（ローレベル用） ２７ マスク幅設定回路（ハイレベル用） ３０ マスク幅設定回路（ローレベル用） ３３ セレクタ

Claims (6)

【特許請求の範囲】
1. 【請求項１】 入力されるディジタル信号（ａ）の立上
   り毎にその立上りに応答して所定の持続時間（ｔ_P ）に
   わたってパルス検出信号（ｂ）を出力するパルス検出信
   号生成手段（５１）と、 該パルス検出信号生成手段からパルス検出信号（ｂ）が
   出力されておらず、かつ該立ち上がったディジタル信号
   （ａ）が持続していることを判定してステータス検出信
   号（ｃ）を出力するステータス検出信号生成手段（５
   ２）とを備えたパルス／ステータス判定装置。
2. 【請求項２】 入力されるディジタル信号（ａ）の立上
   りを検出する立上り検出手段（５３）と、 該立上り検出手段から立上り検出信号（ｄ）が入力され
   る毎にその立上り検出信号（ｄ）に応答して持続時間の
   カウントを開始し、所定の持続時間（ｔ_P ）をカウント
   終了した時点でカウント終了信号（ｅ）を出力するカウ
   ント手段（５１１）と、該立上り検出手段からの立上り
   検出信号（ｄ）に応答してパルス検出信号（ｂ）を出力
   し、該カウント手段の該カウント終了信号（ｅ）に応答
   して該パルス検出信号（ｂ）の出力を停止するパルス検
   出信号出力手段（５１２）とで構成されるパルス検出信
   号生成手段（５１）と、 該パルス検出信号生成手段からパルス検出信号（ｂ）が
   出力されておらず、かつ該立ち上がったディジタル信号
   （ａ）が持続していることを判定してステータス検出信
   号（ｃ）を出力するステータス検出信号生成手段（５
   ２）とを備えたパルス／ステータス判定装置。
3. 【請求項３】 入力されるディジタル信号（ａ）がパル
   ス信号であることを検出したときにパルス検出信号
   （ｂ）を出力するパルス検出信号生成手段（５１）と、 入力されるディジタル信号（ａ）の立上りを検出する立
   上り検出手段（５３）と、 ステータス検出信号生成手段（５２）とを備え、 該ステータス検出信号生成手段は、 該立上り検出手段から立上り検出信号（ｄ）が入力され
   る毎にその立上り検出信号（ｄ）に応答して持続時間の
   カウントを開始し、所定の持続時間（ｔ_S ）をカウント
   終了した時点でカウント終了信号（ｅ）を出力するが、
   該入力ディジタル信号（ａ）が立ち下がるとその立下り
   に応答してリセットされるカウント手段（５２１）と、 該カウント手段の該カウント終了信号（ｅ）に応答して
   ステータス検出信号（ｃ）を出力し、該入力ディジタル
   信号（ａ）が立ち下がるとその立下りに応答してステー
   タス検出信号（ｃ）を停止するステータス検出信号出力
   手段（５２２）とで構成されるパルス／ステータス判定
   装置。
4. 【請求項４】 入力されるディジタル信号（ａ）の立上
   りを検出する立上り検出手段（５３）と、パルス検出信
   号生成手段（５１）と、ステータス検出信号生成手段
   （５２）とを備え、 該パルス検出信号生成手段は、 該立上り検出手段から立上り検出信号（ｄ）が入力され
   る毎にその立上り検出信号（ｄ）に応答して持続時間の
   カウントを開始し、所定の持続時間（ｔ_P ）をカウント
   終了した時点でカウント終了信号（ｅ）を出力する第１
   のカウント手段（５１１）と、 該立上り検出手段からの立上り検出信号（ｄ）に応答し
   てパルス検出信号（ｂ）を出力し、該第１のカウント手
   段の該カウント終了信号（ｅ）に応答して該パルス検出
   信号（ｂ）の出力を停止するパルス検出信号出力手段
   （５１２）とで構成され、 該ステータス検出信号生成手段は、 該立上り検出手段から立上り検出信号（ｄ）が入力され
   る毎にその立上り検出信号（ｄ）に応答して持続時間の
   カウントを開始し、所定の持続時間（ｔ_S ）をカウント
   終了した時点でカウント終了信号（ｅ）を出力するが、
   該入力ディジタル信号（ａ）が立ち下がるとその立下り
   に応答してリセットされる第２のカウント手段（５２
   １）と、 該第２のカウント手段の該カウント終了信号に応答して
   ステータス検出信号（ｃ）を出力し、該入力ディジタル
   信号（ａ）が立ち下がるとその立下りに応答してステー
   タス検出信号（ｃ）を停止するステータス検出信号出力
   手段（５２２）とで構成されるパルス／ステータス判定
   装置。
5. 【請求項５】 入力されるディジタル信号（ａ）の立上
   りと立下りを検出する立上り／立下り検出手段（５４）
   と、 該立上り／立下り検出手段が立上りを検出する毎にその
   立上り検出信号（ｄ）に応答して持続時間のカウントを
   開始してそのカウント数に対応した出力信号（ｈ）を出
   力するカウント手段（５５）と、 該立上り／立下り検出手段が立下りを検出したらその立
   下り検出信号（ｇ）に応答して該カウント手段の出力信
   号（ｈ）をパルス幅識別信号（ｉ）として出力するパル
   ス幅識別信号出力手段（５６）とを備えたパルス幅識別
   装置。
6. 【請求項６】 入力されるディジタル信号（ａ）が所定
   時間（ｔ_HL）以上にわたりハイレベルを持続しているこ
   とを検出して検出信号（ｊ）を出力する第１のレベル検
   出手段（５７）と、 該ディジタル信号（ａ）が所定時間（ｔ_LL）以上にわた
   りローレベルを持続していることを検出して検出信号
   （ｋ）を出力する第２のレベル検出手段（５８）と、 入力されるディジタル信号（ａ）のうちの所定の時間幅
   （ｔ_HM）以内のハイレベル部分がローレベルになるよう
   にマスクして出力する第１のマスク手段（５９）と、 入力されるディジタル信号（ａ）のうちの所定の時間幅
   （ｔ_LM）以内のローレベル部分がハイレベルになるよう
   にマスクして出力する第２のマスク手段（６０）と、 該第１、第２のレベル検出手段の出力信号（ｊ、ｋ）に
   応答して入力ディジタル信号（ａ）が所定時間以上にわ
   たりハイレベル状態であるときには該第２のマスク手段
   の出力信号（ｍ）を、ローレベル状態であるときは該第
   １のマスク手段の出力信号（ｌ）を選択して出力する選
   択手段（６１）とを備えたゲート装置。