JPS59130488A - 導電性金属を使用して平坦化非導電性層を製造する方法 - Google Patents
導電性金属を使用して平坦化非導電性層を製造する方法Info
- Publication number
- JPS59130488A JPS59130488A JP58177161A JP17716183A JPS59130488A JP S59130488 A JPS59130488 A JP S59130488A JP 58177161 A JP58177161 A JP 58177161A JP 17716183 A JP17716183 A JP 17716183A JP S59130488 A JPS59130488 A JP S59130488A
- Authority
- JP
- Japan
- Prior art keywords
- conductive
- layer
- conductive metal
- substrate
- vacuum chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/10—Junction-based devices
- H10N60/12—Josephson-effect devices
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/24—Vacuum evaporation
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N60/00—Superconducting devices
- H10N60/01—Manufacture or treatment
- H10N60/0912—Manufacture or treatment of Josephson-effect devices
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、超伝導および半導体デバイス用の平坦化層
を製造する新規の方法に関するものである。さらに詳述
すると、この発明は、垂直方向に導電率を保持しながら
、横方向に非導電性にされる導電性金属の層を真空蒸着
する方法に係るものである。
を製造する新規の方法に関するものである。さらに詳述
すると、この発明は、垂直方向に導電率を保持しながら
、横方向に非導電性にされる導電性金属の層を真空蒸着
する方法に係るものである。
半導体デバイスを作るときには基板上に導電材料および
絶縁材料の層が組立てられる。層のあるものは明確なパ
ターンとして形成される。パターン上に形成される各真
空蒸着層は厚さが実質的に均一であシかつ先行パターン
付層の外郭をたどる。
絶縁材料の層が組立てられる。層のあるものは明確なパ
ターンとして形成される。パターン上に形成される各真
空蒸着層は厚さが実質的に均一であシかつ先行パターン
付層の外郭をたどる。
その結果として1次に真空蒸着される層は隆起パターン
の端縁においてその隣接区域におけるヨりも実質的に薄
くなる。この弱化区域または部分はステップと呼ばれ、
半導体および超伝導デバイスの製造工程中デバイスの故
障を引起こすことが知られている。ステップまたは弱化
区域はまた製造受入試験を通過したデバイスの故障を引
起こすことも知られている。弱化区域における熱サイク
ルおよび応力集中がそのような遅延故障を生ずる。
の端縁においてその隣接区域におけるヨりも実質的に薄
くなる。この弱化区域または部分はステップと呼ばれ、
半導体および超伝導デバイスの製造工程中デバイスの故
障を引起こすことが知られている。ステップまたは弱化
区域はまた製造受入試験を通過したデバイスの故障を引
起こすことも知られている。弱化区域における熱サイク
ルおよび応力集中がそのような遅延故障を生ずる。
弱化ステップ区域は、ジョセフソン(Josephso
n)接合デバイスのベース電極が基板上に形成され、つ
いでベース電極区域上に形成される二酸化シリコンのよ
うな絶縁材料の層によって実質的に分離されるとき、最
も顕著である。本発明者の米国特許出願箱362.57
ε号には、ジョセフソン接合デバイス中の絶縁層ステッ
プの苛酷さ全解消する方法が記載されている。この特許
出願では、絶縁層は・ベース電極を形成する既知の工程
と組合わせた、2つの別個の明確な蒸着工程によって形
成される。
n)接合デバイスのベース電極が基板上に形成され、つ
いでベース電極区域上に形成される二酸化シリコンのよ
うな絶縁材料の層によって実質的に分離されるとき、最
も顕著である。本発明者の米国特許出願箱362.57
ε号には、ジョセフソン接合デバイス中の絶縁層ステッ
プの苛酷さ全解消する方法が記載されている。この特許
出願では、絶縁層は・ベース電極を形成する既知の工程
と組合わせた、2つの別個の明確な蒸着工程によって形
成される。
ある単結晶化合物はそれらの電気伝導率特性における異
方性(一方向の伝導率が他方向のものよりも高いこと)
を示すことが知られている。従来、真空蒸着される導電
性まだは超伝導性金属は知られておらず、したがってそ
れは総電気異方性を示した。
方性(一方向の伝導率が他方向のものよりも高いこと)
を示すことが知られている。従来、真空蒸着される導電
性まだは超伝導性金属は知られておらず、したがってそ
れは総電気異方性を示した。
したがって、超伝導デバイスおよび半導体デバイスの製
造に使用するために導電性金属の新規な電気異方性平坦
化層を設けることが望ましい。
造に使用するために導電性金属の新規な電気異方性平坦
化層を設けることが望ましい。
本発明の一生目的は、ジョセフソン接合デバイス用の平
坦化ベース電極全形成するために超伝導鉛および鉛合金
を真空蒸着する方法を提供するととである。
坦化ベース電極全形成するために超伝導鉛および鉛合金
を真空蒸着する方法を提供するととである。
本発明の別の主目的は、蒸着方向に対して横方向に非導
電性になるように導電性金属を真空蒸着する方法を提供
することである。
電性になるように導電性金属を真空蒸着する方法を提供
することである。
本発明のさらに別の主目的は、横方向に非導電性である
導電性金属の層またはパターン上に正常導電性金属層を
真空蒸着して、横方向に非導電性にされる蒸着複合層を
与える方法を提供することである。
導電性金属の層またはパターン上に正常導電性金属層を
真空蒸着して、横方向に非導電性にされる蒸着複合層を
与える方法を提供することである。
本発明の別の一般的目的は、蒸着層が横方向に非導電性
の層を形成するために絶縁性である空隙によって分離さ
れた金属の独立した島から形成されるように、正常導電
性金属を真空蒸着する方法を提供することである。
の層を形成するために絶縁性である空隙によって分離さ
れた金属の独立した島から形成されるように、正常導電
性金属を真空蒸着する方法を提供することである。
本発明の別の一般的目的は、横方向に非導電性であると
ころの導電性金属の第一の層全蒸着し、ついでその上に
導電性金属のパターンを蒸着し。
ころの導電性金属の第一の層全蒸着し、ついでその上に
導電性金属のパターンを蒸着し。
パターン上の複合層が全方向に導電性であるようにする
方法を提供することである。
方法を提供することである。
本発明のこれらのおよび他の目的に従って、絶縁基板ウ
ェー・・が設けられ、この基板ウエーノ・はほぼL O
x l Otorrの高真空環境中に置かれる。
ェー・・が設けられ、この基板ウエーノ・はほぼL O
x l Otorrの高真空環境中に置かれる。
不活性ガスが高真空系中へ計量導入されて真空圧力をほ
ぼ30 X I Otorr まで増大する。導電性金
属がついで絶縁基板上に真空蒸着されて、横方向に非導
電性であシかつ垂直方向に導電性であるところの層を与
える。この層はジョセフソン接合デバイスのベース電極
としてまたは超伝導デバイスおよび半導体デバイスにお
ける導電路の製造に使用されうる。
ぼ30 X I Otorr まで増大する。導電性金
属がついで絶縁基板上に真空蒸着されて、横方向に非導
電性であシかつ垂直方向に導電性であるところの層を与
える。この層はジョセフソン接合デバイスのベース電極
としてまたは超伝導デバイスおよび半導体デバイスにお
ける導電路の製造に使用されうる。
この出願において、用語電気異方性は、蒸着導電性金属
の導電率が一方向において他方向におけるよりも高いこ
とを意味する。
の導電率が一方向において他方向におけるよりも高いこ
とを意味する。
この出願において、゛用語非導電性は、真空蒸着方向に
対して横方向の蒸着金属層の抵抗率に適用され、この横
方向の抵抗率が実質的に無限であることを意味する。
対して横方向の蒸着金属層の抵抗率に適用され、この横
方向の抵抗率が実質的に無限であることを意味する。
この出願において、用語耐高圧性導電金属は、アルゴン
のような不活性ガスの存在において真空室内で蒸着され
た導電金属全意味し、これによシ導電金属の抵抗率は正
常導電基金属の抵抗率の2〜20倍も高くなる。
のような不活性ガスの存在において真空室内で蒸着され
た導電金属全意味し、これによシ導電金属の抵抗率は正
常導電基金属の抵抗率の2〜20倍も高くなる。
本発明者の米国特許出願箱362,568号には。
高信頼性の鉛合金ジョセフソン接合デバイスを作る方法
が開示されている。鉛合金のベース電極材料が比較的高
い圧力のアルゴンのような不活性ガスの存在において真
空蒸着されるときには、導電率は減小するが、均質の導
電性層として制御かつ蒸着されうろことが見出された。
が開示されている。鉛合金のベース電極材料が比較的高
い圧力のアルゴンのような不活性ガスの存在において真
空蒸着されるときには、導電率は減小するが、均質の導
電性層として制御かつ蒸着されうろことが見出された。
この方法は、ここで耐高圧性導電金属と呼ばれる鉛合金
ベース電極材料を生成するために使用されたが、鉛合金
超伝導金属の蒸着に限定されない。
ベース電極材料を生成するために使用されたが、鉛合金
超伝導金属の蒸着に限定されない。
ジョセフソン接合デバイスに使用される鉛−インジウム
−金層のような、鉛合金層が20ミクロンの程度の高い
アルゴン圧力の下で蒸着されるときには、層の横方向抵
抗率は非常に急速に増大し始める。真空室内のアルゴン
圧力がほぼ30ミクロンを超えると、蒸着層の横方向抵
抗は無限大に近づくことが見出されている。アルゴン圧
力を制御するのに加えて、非導電性鉛合金層の抵抗率は
5アルゴンガスの流量全増大することによってまたは鉛
合金層の真空床it斜蒸着角で行なうことによって変更
されうろことが見出されている。本発明の導電材料の横
方向に非導電性の層が真空蒸着された以前には、総電気
異方性を発揮した真空蒸着金属は知られていなかった。
−金層のような、鉛合金層が20ミクロンの程度の高い
アルゴン圧力の下で蒸着されるときには、層の横方向抵
抗率は非常に急速に増大し始める。真空室内のアルゴン
圧力がほぼ30ミクロンを超えると、蒸着層の横方向抵
抗は無限大に近づくことが見出されている。アルゴン圧
力を制御するのに加えて、非導電性鉛合金層の抵抗率は
5アルゴンガスの流量全増大することによってまたは鉛
合金層の真空床it斜蒸着角で行なうことによって変更
されうろことが見出されている。本発明の導電材料の横
方向に非導電性の層が真空蒸着された以前には、総電気
異方性を発揮した真空蒸着金属は知られていなかった。
次に第1図を参照すると、典型的な先行技術のジョセフ
ソン接合デバイスの略式横断面図が示されている。複数
のジョセフソン接合デノくイスが同一の基板ウエーノ・
11上に作られ、基板ウエーノ・11は半導体デバイス
および超伝導デノくイスの製造に使用するために切断、
かつ研摩されたものである。標準のシリコンウェー/・
11はほぼ13ミル(0,53mg )の厚さを有しか
つその上に熱成長二酸化シリコン(S10□ )層が形
成され、これは導電性シリコンを作られるべきジョセフ
ソン接合デバイスから絶縁分離する。絶縁層12はその
上にベース電極13として示された層または一連の層が
蒸着され、ベース電極13は好適実施態様では鉛または
鉛合金から形成されている。ベース電極1うの分離区域
っけ、周知のフォトレジストマスク技術と、マスクを除
いたベース電極13表面のほぼ全部にわたるシリコン酸
化物絶縁層1ヰの真空蒸着とによって設けられ、マスク
はトンネル障壁接合15が蒸着される窓または開口9を
画定する。対向電極16がトンネル障壁接合15および
絶縁層14上に蒸着さ、れている。不動態化層19が対
向電極16の実質的に全部の上に施されてジョセフソン
接合デバイスlOi完結している。導電リード線17と
18が露出対向電極ユ6とベース電極13にそれぞれ施
されている。ベース電極1う上に蒸着されたシリコン酸
化物絶縁層11Iは。
ソン接合デバイスの略式横断面図が示されている。複数
のジョセフソン接合デノくイスが同一の基板ウエーノ・
11上に作られ、基板ウエーノ・11は半導体デバイス
および超伝導デノくイスの製造に使用するために切断、
かつ研摩されたものである。標準のシリコンウェー/・
11はほぼ13ミル(0,53mg )の厚さを有しか
つその上に熱成長二酸化シリコン(S10□ )層が形
成され、これは導電性シリコンを作られるべきジョセフ
ソン接合デバイスから絶縁分離する。絶縁層12はその
上にベース電極13として示された層または一連の層が
蒸着され、ベース電極13は好適実施態様では鉛または
鉛合金から形成されている。ベース電極1うの分離区域
っけ、周知のフォトレジストマスク技術と、マスクを除
いたベース電極13表面のほぼ全部にわたるシリコン酸
化物絶縁層1ヰの真空蒸着とによって設けられ、マスク
はトンネル障壁接合15が蒸着される窓または開口9を
画定する。対向電極16がトンネル障壁接合15および
絶縁層14上に蒸着さ、れている。不動態化層19が対
向電極16の実質的に全部の上に施されてジョセフソン
接合デバイスlOi完結している。導電リード線17と
18が露出対向電極ユ6とベース電極13にそれぞれ施
されている。ベース電極1う上に蒸着されたシリコン酸
化物絶縁層11Iは。
絶縁層14の垂直方向厚さよりも薄い点21においてス
テップ変化を生じていることが認められるであろう。こ
の弱化または応力集中区域21はジョセフソン接合デバ
イスの製造工程中に破壊して不合格デバイスを生じるこ
とが知られている。さらに、ジョセフソン接合デバイス
が作られかつ合格となった後でも1弱化または応力集中
区域21は熱サイクルに起因して破壊し、製造受入試験
を通過した後に故障を生じることが知られてきた。
テップ変化を生じていることが認められるであろう。こ
の弱化または応力集中区域21はジョセフソン接合デバ
イスの製造工程中に破壊して不合格デバイスを生じるこ
とが知られている。さらに、ジョセフソン接合デバイス
が作られかつ合格となった後でも1弱化または応力集中
区域21は熱サイクルに起因して破壊し、製造受入試験
を通過した後に故障を生じることが知られてきた。
したがって、応力集中区域全低減しかつジョセフソン接
合デバイス全形成する各層を平坦化して、応力集中まだ
は弱化区域21が実質的に解消されかつ非常に高い収率
が得られるようにすることがきわめて望ましV>oまた
、ジョセフソン接合デバイスの各層が実質的に平坦化さ
れるときには、デバイスにステップ変化が起こるときよ
りも1個々のマスクおよびパターンの線分解能(lin
e resolution)がはるかに正確にされうる
。
合デバイス全形成する各層を平坦化して、応力集中まだ
は弱化区域21が実質的に解消されかつ非常に高い収率
が得られるようにすることがきわめて望ましV>oまた
、ジョセフソン接合デバイスの各層が実質的に平坦化さ
れるときには、デバイスにステップ変化が起こるときよ
りも1個々のマスクおよびパターンの線分解能(lin
e resolution)がはるかに正確にされうる
。
次に第2図全参照すると、改良されたジョセフソン接合
デバイス10′が示されている・二酸化シリコン(Si
O2’)層12が基板ウェー/・11上に形成された後
、はぼ200オングストロームの厚さを有する導電性金
属のパターン層22が既知の写真技術を使用して形成さ
れている。後で詳細に説明されるように1層22は垂直
方向に導電性でありかつ水平方向(横方向)に非導電性
になるように形成される。ベース電極13の導電性金属
層がパターン層22ならびに露出層12上に形成されて
いる。ベース電極の材料は好適には本発明者の米国特許
出願第362.56.8号に開示されている耐高圧性超
伝導金属である。ベース電極15は好適には鉛の合金と
してまたは焼鈍したとき合金を形成する純金属の分離し
た層として蒸着される。ベース電極金属は真空室内で蒸
着される。真空室は最初に高真空にまで排気され、つい
でベース電極の蒸着中アルゴン不活性ガスで連続的にパ
ージされ、得られた材料はきわめて安定でありかつ熱サ
イクルに対して実質的に不感性である。前記特許出願に
説明されているように、ベース電極13の蒸着中、はぼ
20 x i Otorr の圧力を保持しながら不
活性ガスが真空系の部分真空中へ連続的に導入される。
デバイス10′が示されている・二酸化シリコン(Si
O2’)層12が基板ウェー/・11上に形成された後
、はぼ200オングストロームの厚さを有する導電性金
属のパターン層22が既知の写真技術を使用して形成さ
れている。後で詳細に説明されるように1層22は垂直
方向に導電性でありかつ水平方向(横方向)に非導電性
になるように形成される。ベース電極13の導電性金属
層がパターン層22ならびに露出層12上に形成されて
いる。ベース電極の材料は好適には本発明者の米国特許
出願第362.56.8号に開示されている耐高圧性超
伝導金属である。ベース電極15は好適には鉛の合金と
してまたは焼鈍したとき合金を形成する純金属の分離し
た層として蒸着される。ベース電極金属は真空室内で蒸
着される。真空室は最初に高真空にまで排気され、つい
でベース電極の蒸着中アルゴン不活性ガスで連続的にパ
ージされ、得られた材料はきわめて安定でありかつ熱サ
イクルに対して実質的に不感性である。前記特許出願に
説明されているように、ベース電極13の蒸着中、はぼ
20 x i Otorr の圧力を保持しながら不
活性ガスが真空系の部分真空中へ連続的に導入される。
さらに重要なことには、横方向に非導電性のパターン層
22上に蒸着されるベース電極1うの区域は横方向に非
導電性になる。
22上に蒸着されるベース電極1うの区域は横方向に非
導電性になる。
しかしながら、絶縁層12上に蒸着されるベース電極1
5の残部は全方向に導電性である。ベース電極13の蒸
着後、ジョセフソン接合10′の残部の層が第1図に関
して前述したように形成され。
5の残部は全方向に導電性である。ベース電極13の蒸
着後、ジョセフソン接合10′の残部の層が第1図に関
して前述したように形成され。
同じ番号が付けられている。応力集中区域21は実質的
に解消されていることが認められるであろう。第2図に
は隆起ステップが示されているが、層22の厚さはわず
かほぼ200オングストロームでありかつ1面は実質的
には存在しないのに等しい層22を示すために誇張され
ている。
に解消されていることが認められるであろう。第2図に
は隆起ステップが示されているが、層22の厚さはわず
かほぼ200オングストロームでありかつ1面は実質的
には存在しないのに等しい層22を示すために誇張され
ている。
次に第5図を参照すると、連続層22の拡大横断面図が
示されている。第2図に示された平坦化ジョセフソン接
合デバイス10の調製において。
示されている。第2図に示された平坦化ジョセフソン接
合デバイス10の調製において。
絶縁層12の上にほぼ200オングストローム厚さの横
方向に非導電性の導電性金属の連続層全量くことが好ま
しい。この層が真空室内で50X10’−3torr
f超える圧力のアルゴン雰囲気の存在において置かれ
た後、その・層は後で詳細に説明するように横方向に非
導電性であることが見出された。
方向に非導電性の導電性金属の連続層全量くことが好ま
しい。この層が真空室内で50X10’−3torr
f超える圧力のアルゴン雰囲気の存在において置かれ
た後、その・層は後で詳細に説明するように横方向に非
導電性であることが見出された。
層22が基板ウエーノ・11.12上に置かれた後。
それは真空室系から取出されかつ第2図に示されたパタ
ーンを与えるためにエツチングされる。エツチングは当
業者には周知の化学式を使用してまたはイオンミリング
(ion milling)によって達成されうる。
ーンを与えるためにエツチングされる。エツチングは当
業者には周知の化学式を使用してまたはイオンミリング
(ion milling)によって達成されうる。
次に第)1図を参照すると、図面の左側から層22の一
部分を除去した後のパターン22が示されている。パタ
ーン22をその上に存する部分的に完結したジョセフソ
ン接合デバイスは再び真空系へ戻され、真空系はほぼL
O−L 5 X 10 torrの高圧にまで排気
される。全不純物を除去するために真空系を排気した後
、アルゴン不活性ガスが導入され、ついで耐高圧性、導
電性ベース電極13がパターン層22上に蒸着される。
部分を除去した後のパターン22が示されている。パタ
ーン22をその上に存する部分的に完結したジョセフソ
ン接合デバイスは再び真空系へ戻され、真空系はほぼL
O−L 5 X 10 torrの高圧にまで排気
される。全不純物を除去するために真空系を排気した後
、アルゴン不活性ガスが導入され、ついで耐高圧性、導
電性ベース電極13がパターン層22上に蒸着される。
前述したように、パターン層22は横方向に非運′亀性
であり、この横方向に非導電性のパターン層の上に耐高
圧性、導電性ベース電極材料を蒸着すると、パターン層
22の直上にあるベース電極材料13の部分もまた横方
向に非導電性になることが見出された。
であり、この横方向に非導電性のパターン層の上に耐高
圧性、導電性ベース電極材料を蒸着すると、パターン層
22の直上にあるベース電極材料13の部分もまた横方
向に非導電性になることが見出された。
ベース電極115が横方向に非導電性の層22上に蒸着
されるとき、それは後で詳細に説明する空隙を充填せず
、したがって壕だ横方向に非導電性になるものと考えら
れる。
されるとき、それは後で詳細に説明する空隙を充填せず
、したがって壕だ横方向に非導電性になるものと考えら
れる。
次に第5図全参照すると、部分的に完結した態形実施態
様のジョセフソン接合デバイスの横断面が示されている
。第5図に示す実施態様は第4図に示す層の部分を実質
的に逆にしたものである。
様のジョセフソン接合デバイスの横断面が示されている
。第5図に示す実施態様は第4図に示す層の部分を実質
的に逆にしたものである。
基板はウェーハ11と絶縁層12とからなシ、その上に
実質的に厚い横方向に非導電性の層22が蒸着されてい
る。第4図の実施態様では1層22は200〜400オ
ンダストロ、−ムの厚さを有し。
実質的に厚い横方向に非導電性の層22が蒸着されてい
る。第4図の実施態様では1層22は200〜400オ
ンダストロ、−ムの厚さを有し。
第5図の実施態様では、ベース電極となる、横方向に非
導電性の層22は好適にはL500〜2,500オング
ストロームの厚さを有する。層22の形成後、部分的に
完結したデバイスは真空系から取出さn、写真平版マス
クが施され、ついで真空系に戻され、ここで層22′の
選択パターン区域上に通常の鉛または鉛合金超゛伝導金
属23が施される。
導電性の層22は好適にはL500〜2,500オング
ストロームの厚さを有する。層22の形成後、部分的に
完結したデバイスは真空系から取出さn、写真平版マス
クが施され、ついで真空系に戻され、ここで層22′の
選択パターン区域上に通常の鉛または鉛合金超゛伝導金
属23が施される。
超伝導金属25′は材料の島間の空隙を充填し、これに
よシ層25.22′が全方向に均質かつ導電性になシ、
一方層23′の左側に示された層22は横方向非導電性
を維持する。
よシ層25.22′が全方向に均質かつ導電性になシ、
一方層23′の左側に示された層22は横方向非導電性
を維持する。
次に第6図を参照すると、第4図の6−6線で示された
接合部の走査電子顕微鏡写真の図面1が示されている。
接合部の走査電子顕微鏡写真の図面1が示されている。
ベース電極13は複数の微結晶211からなることが認
められる。導電性金属のこれらの微結晶211は物理的
かつ電気的に互いに結合されて均質のベース電極13を
形成している。微結晶間の液上は通常の蒸着電極材料よ
りもはるかに強いことが認められた。横方向は非導電性
のパターン層22上に蒸着されたベース電極材料1うは
完全に異なる物理的外観を有する。微結晶24は絶縁空
隙26によって分離された島または区域25を形成して
いる。これらの絶縁空隙26は層13全垂直方向に貫通
し、これによりパターン層22上に蒸着された層1うの
部分が横方向に非導電性になっている。図面はほぼ50
.OO0倍に拡大されたものであり、1ミクロンの基準
スケールが頂部に示されている。導電性金属の垂直方向
島は1ミクロンよりも小さくかつ形状がランダムであり
かつほぼ200オングストロームの幅を有する空隙また
は絶縁溝26によって分離されている。
められる。導電性金属のこれらの微結晶211は物理的
かつ電気的に互いに結合されて均質のベース電極13を
形成している。微結晶間の液上は通常の蒸着電極材料よ
りもはるかに強いことが認められた。横方向は非導電性
のパターン層22上に蒸着されたベース電極材料1うは
完全に異なる物理的外観を有する。微結晶24は絶縁空
隙26によって分離された島または区域25を形成して
いる。これらの絶縁空隙26は層13全垂直方向に貫通
し、これによりパターン層22上に蒸着された層1うの
部分が横方向に非導電性になっている。図面はほぼ50
.OO0倍に拡大されたものであり、1ミクロンの基準
スケールが頂部に示されている。導電性金属の垂直方向
島は1ミクロンよりも小さくかつ形状がランダムであり
かつほぼ200オングストロームの幅を有する空隙また
は絶縁溝26によって分離されている。
次に第7図を参照すると、第1〜5図に示されたジョセ
フノン接合層を蒸着するために使用する真空ペルジャー
系の略式断面図が示されている。
フノン接合層を蒸着するために使用する真空ペルジャー
系の略式断面図が示されている。
この真空系30は拡散ポンプろ2を有するベースプレー
ト31を含み、拡散ポンプ52は好適にはベースプレー
トにボルト結合されかつその底面にシールされている。
ト31を含み、拡散ポンプ52は好適にはベースプレー
トにボルト結合されかつその底面にシールされている。
ベースプレート31の開口33が拡散ポンプ32をペル
ジャー311に接続してその内部に真空を与えるように
なっている。拡散ポンプは可変オリフィス調整装置55
を備えだタイプのものである。また、ペルジャーう稀に
弁入口36が接続され、真空室へ不活性ガスを与えるよ
うになっている。流量制御弁37が入口36に設けられ
、真空系30へ所定流量の不活性ガスを導入するように
なっている。第二の入口3gおよび制御弁うつが図示の
よ゛うにペルジャー31+に取付けられ、プロセスにお
いて使用される酸素のような他のガスを導入できるよう
になっている。ベースプレート31の頂上にうつの熱蒸
発系ヰ1、ヰ2゜43が支持されている。これらの熱蒸
発系は標準タングステンボー)lul+、 45,11
6を支持し、これらのボートの中に蒸着されるべき金属
が置かれる。この実施態様では、ボートIII+、11
5、l16は、前述した耐高圧性ベース電極材料を蒸着
するとき、基板11.12にできるだけ近く対向して(
θ−〇)置かれる。横方向に非導電性の材料のすべての
他の蒸着プロセス中、角テーク(θ)は0〜20度の範
囲内で変化しうるが、均一な結果を維持する。20度よ
りも大きい角度も許容できる結果を与えるが、この高い
角度θは真空系内で都合よく維持されえないことが見出
さ扛た。ペルジャー24の頂部はステンレス鋼板−1+
−8で密封され、こnは無線周波数金属陰極ノ・ウジン
グ47を支持するために使用される。
ジャー311に接続してその内部に真空を与えるように
なっている。拡散ポンプは可変オリフィス調整装置55
を備えだタイプのものである。また、ペルジャーう稀に
弁入口36が接続され、真空室へ不活性ガスを与えるよ
うになっている。流量制御弁37が入口36に設けられ
、真空系30へ所定流量の不活性ガスを導入するように
なっている。第二の入口3gおよび制御弁うつが図示の
よ゛うにペルジャー31+に取付けられ、プロセスにお
いて使用される酸素のような他のガスを導入できるよう
になっている。ベースプレート31の頂上にうつの熱蒸
発系ヰ1、ヰ2゜43が支持されている。これらの熱蒸
発系は標準タングステンボー)lul+、 45,11
6を支持し、これらのボートの中に蒸着されるべき金属
が置かれる。この実施態様では、ボートIII+、11
5、l16は、前述した耐高圧性ベース電極材料を蒸着
するとき、基板11.12にできるだけ近く対向して(
θ−〇)置かれる。横方向に非導電性の材料のすべての
他の蒸着プロセス中、角テーク(θ)は0〜20度の範
囲内で変化しうるが、均一な結果を維持する。20度よ
りも大きい角度も許容できる結果を与えるが、この高い
角度θは真空系内で都合よく維持されえないことが見出
さ扛た。ペルジャー24の頂部はステンレス鋼板−1+
−8で密封され、こnは無線周波数金属陰極ノ・ウジン
グ47を支持するために使用される。
次に第8図を参照すると、アルゴン不活性ガスの圧力(
ミクロン)対蒸着超伝導ベース電極材料の相対抵抗のグ
ラフが示されている。40オームのベースがエンハンス
メント(enhancement)前後のベース電極線
の抵抗を指示するために使用されている。ベース電極材
料が6度に等しい角度θで蒸着されるときには、ベース
電極材料の抵抗率は曲線51で示される境界線52は抵
抗率曲線51と関連し、鉛合金のベース電極材料がほぼ
27ミクロンを超える不活性ガス圧力において蒸着され
るときには、材料は横方向に非導電性になる。しかしな
がら、アルゴンの不活性ガス圧力がほぼ27ミクロン以
下に低減されるときには、ベース電極材料は全方向に均
質かつ導電性になシ、ベース電極1うとして好適な構造
である。ベース電極材料の蒸着角がほぼ30度まで大幅
に増大されるときには、はぼ30度の蒸着角における抵
抗率曲線53と関連する境界線51+で示されるように
、横方向に非導電性の材料が、はぼ18ミクロンの不活
性ガス圧力において蒸着されうる。蒸着角θが抵抗率曲
線55で示されるようにほぼ0度まで低減されるときに
は、境界線5゛6で示されるように、不活性ガス圧力を
ほぼ55ミクロンまで増大することが必要である。要約
すると、第8図は、2つの全く新規かつ有益な層を達成
するために、高真空環境内でアルゴンのような不活性ガ
スの存在において超伝導性かつ導電性金属を蒸着するこ
とが可能であることを示している。導電性金属は、熱的
に安定でありかつ熱サイクルに起因する劣化に不感性で
ある。横方向に非導電性の層としであるいは均質な低抵
抗電極層として蒸着されうる。
ミクロン)対蒸着超伝導ベース電極材料の相対抵抗のグ
ラフが示されている。40オームのベースがエンハンス
メント(enhancement)前後のベース電極線
の抵抗を指示するために使用されている。ベース電極材
料が6度に等しい角度θで蒸着されるときには、ベース
電極材料の抵抗率は曲線51で示される境界線52は抵
抗率曲線51と関連し、鉛合金のベース電極材料がほぼ
27ミクロンを超える不活性ガス圧力において蒸着され
るときには、材料は横方向に非導電性になる。しかしな
がら、アルゴンの不活性ガス圧力がほぼ27ミクロン以
下に低減されるときには、ベース電極材料は全方向に均
質かつ導電性になシ、ベース電極1うとして好適な構造
である。ベース電極材料の蒸着角がほぼ30度まで大幅
に増大されるときには、はぼ30度の蒸着角における抵
抗率曲線53と関連する境界線51+で示されるように
、横方向に非導電性の材料が、はぼ18ミクロンの不活
性ガス圧力において蒸着されうる。蒸着角θが抵抗率曲
線55で示されるようにほぼ0度まで低減されるときに
は、境界線5゛6で示されるように、不活性ガス圧力を
ほぼ55ミクロンまで増大することが必要である。要約
すると、第8図は、2つの全く新規かつ有益な層を達成
するために、高真空環境内でアルゴンのような不活性ガ
スの存在において超伝導性かつ導電性金属を蒸着するこ
とが可能であることを示している。導電性金属は、熱的
に安定でありかつ熱サイクルに起因する劣化に不感性で
ある。横方向に非導電性の層としであるいは均質な低抵
抗電極層として蒸着されうる。
本発明は、ベース電極材料がほぼ100℃と液体ヘリウ
ム温度(−269℃)との間でサイクルさせられる、ジ
ョセフソン接合デバイスの製造に関して説明されたが、
本発明の材料が標準の半導体技術において使用されると
きには、サイクルの範囲はもちろん実質的に小さくなる
。かくして、本発明の横方向に非導電性の材料は、半導
体技術において現在使用されるような導電性金属全使用
する導電線およびパターンを達成するために、半導体デ
バイスに使用されうる。非常に薄い横方向に非導電性の
金属のパターンは、隣接線および区域への導電率を効果
的に阻止するとともに1区域間の非常に高い線分解能を
維持するために使用されうる。半導体デバイスおよびV
LSIデバイスのパッケージに使用されるアルミニウム
および銅のような金属の蒸着は不活性ガス圧力の異なる
パラメータを要求することになる。
ム温度(−269℃)との間でサイクルさせられる、ジ
ョセフソン接合デバイスの製造に関して説明されたが、
本発明の材料が標準の半導体技術において使用されると
きには、サイクルの範囲はもちろん実質的に小さくなる
。かくして、本発明の横方向に非導電性の材料は、半導
体技術において現在使用されるような導電性金属全使用
する導電線およびパターンを達成するために、半導体デ
バイスに使用されうる。非常に薄い横方向に非導電性の
金属のパターンは、隣接線および区域への導電率を効果
的に阻止するとともに1区域間の非常に高い線分解能を
維持するために使用されうる。半導体デバイスおよびV
LSIデバイスのパッケージに使用されるアルミニウム
および銅のような金属の蒸着は不活性ガス圧力の異なる
パラメータを要求することになる。
第1図はベース電極上に形成されるステップ全示す先行
技術のジョセフソン接合デバイスの略式横断面図である
。 第2図はベース電極上のステップを解消するために本発
明の層が使用されているジョセフソン接合デバイスの略
式横断面図である。 第5図は導電性金属が蒸着された基板の略式横断面図で
ある。 第4図は所定パターンを生成するためにエツチングされ
た後のかつ耐高圧性超伝導金属ベース電極が蒸着されて
いる第う一図の層の略式横断面図である。 第5図は第4図に示された構造の態形実施態様の略式横
断面図である。 第6図は第4図の6−6線で示す接合区域においてとら
れた走査電子顕微鏡写真を示す図面である。 第7図は第11〜6図に示された導電性金属の横方向に
非導電性の層を蒸着するために使用される真空ペルジャ
ーの略式横断面図である。 第8図は圧力(ミクロン)対第11〜6図に示された横
方向に非導電性の材料の相対抵抗(オーム)のグラフで
ある。 10、−−ジョセフソン接合デバイス、l 1− 一基
板ウエーハ、12−一絶縁層、15−一ベース電極、1
11−一絶縁層、15−−)ンネル障壁接合、16−一
対向電極。 17、lll!−−リード線、1つm−不動態化層、2
1−一弱化区域、22−一パターン層、25′−一超伝
導金属。 24−一微結晶、25−一島、26−−絶縁空隙、5Q
−一真空系、31−一ベースプレート、52−−拡散ポ
ンジ、35−一開口、、うキー−ペルジャー、55−一
可変オリフイス調整装置、36一一不活性ガス入口、5
7−−制御弁、3g−一酸素デス入口、39−一制御弁
、111、lJ2,113−一熱蒸発系、411,11
5.キ6−−ボート、117−−金属陰極ハウジング、
1I8−一鋼板。 ig4 ig5
技術のジョセフソン接合デバイスの略式横断面図である
。 第2図はベース電極上のステップを解消するために本発
明の層が使用されているジョセフソン接合デバイスの略
式横断面図である。 第5図は導電性金属が蒸着された基板の略式横断面図で
ある。 第4図は所定パターンを生成するためにエツチングされ
た後のかつ耐高圧性超伝導金属ベース電極が蒸着されて
いる第う一図の層の略式横断面図である。 第5図は第4図に示された構造の態形実施態様の略式横
断面図である。 第6図は第4図の6−6線で示す接合区域においてとら
れた走査電子顕微鏡写真を示す図面である。 第7図は第11〜6図に示された導電性金属の横方向に
非導電性の層を蒸着するために使用される真空ペルジャ
ーの略式横断面図である。 第8図は圧力(ミクロン)対第11〜6図に示された横
方向に非導電性の材料の相対抵抗(オーム)のグラフで
ある。 10、−−ジョセフソン接合デバイス、l 1− 一基
板ウエーハ、12−一絶縁層、15−一ベース電極、1
11−一絶縁層、15−−)ンネル障壁接合、16−一
対向電極。 17、lll!−−リード線、1つm−不動態化層、2
1−一弱化区域、22−一パターン層、25′−一超伝
導金属。 24−一微結晶、25−一島、26−−絶縁空隙、5Q
−一真空系、31−一ベースプレート、52−−拡散ポ
ンジ、35−一開口、、うキー−ペルジャー、55−一
可変オリフイス調整装置、36一一不活性ガス入口、5
7−−制御弁、3g−一酸素デス入口、39−一制御弁
、111、lJ2,113−一熱蒸発系、411,11
5.キ6−−ボート、117−−金属陰極ハウジング、
1I8−一鋼板。 ig4 ig5
Claims (1)
- 【特許請求の範囲】 1、 基板上に平坦化非導電性パターン層を製造する方
法であって、 熱酸化シリコン基板ウェーハを設けること;前記基板ウ
ェーハを真空室内に置くこと;前記真空室内にほぼ1.
0.x 10 torrの高真空音生じさせること; 前記真空室内へ所定量の不活性ガスを計量導入して前記
高真空よ扶も高い圧力全与えること; 前記基板上に第一の導電性金属を蒸着して横方向に非導
電性であシかつ垂直方向に導電性である層を与えること
; 前記基板全前記真空室から取出すこと;前記第一の導電
性金属の横方向に非導電性の層に所定パターンをエッチ
ラグすること;前記基板を真空室内にまくこと; 前記真空室内にほぼl、 O,x 10 torr
の高真空を生じさせるとと: 前記第一の導電性金属および前記基板の上に第二の耐高
圧性導電性金属の層を蒸着して。 前記第二の導電性層が前記第一の導電性層の上に蒸着さ
れている所だけ横方向に非導電性である第二の導電性金
属の層を与えること;以上の各工程段階からなることを
特徴とする前記方法。 2 前記真空室内へ計量導入される前記不活性ガスを、
前記第一の、導電性金属の蒸着中18〜100ミク凸′
ンの圧力に維持する工程段階を含む特許請求の範囲第1
項記載の非導電性パターン層を製造する方法。 う 所定量の不活性ガスを計量導入する工程段階が、ア
ルゴン不活性ガス全前記真空室内へ計量導入することか
らなる特許請求の範囲第2項記載の非導電性パターン層
を製造する方法O 勾 第一の導電性金属を蒸着する工程段階が。 前記第一の導電性金属を20度を超えない蒸着角で蒸着
することを含む特許請求の範囲第う項記載の非導電性パ
ターン層全製造する方法。 5、 真空室内へ所定量の不活性ガスを計量導入する工
程段階が、前記不活性ガスの流量を毎分はぼ110立方
センチメートルの流量に制限することを含む特許請求の
範囲第1項記載の非導電性パターン層を製造する方法。 6、 第一の導電性金属を蒸着する工程段階が、はぼ2
00〜1100オングヌトロームの厚さの鉛合金の層を
蒸着することからなる特許請求の範囲第1項記載の非導
電性パターン層を製造する方法。 7、 第一の導電性金属の上に第二の導電性金属を蒸着
する工程段階が、はぼ1500〜2500オングストロ
ームの厚さの、ジョセフソン接合デバイス用の耐高圧性
鉛合金基型極層を蒸着することからなる特許請求の範囲
第1項記載の非導電性パターン層を製造する方法。 8 鉛合金が少なくとも50%の鉛を含みかつ合金金属
が金とインジウムからなる特許請求の範囲第7項記載の
非導電性パターン層を製造する方法。 9 基板上に平坦化非導電性パターン層を製造する方法
であって、 熱酸化シリコン基板ウェー/・を設けること;前記基板
ウェー/・全真空室内に置くこと;前記真空室内にほぼ
l、 OX L O’−’ torrの高真空を生じさ
せること; 前記真空室内へ所定量の不活性カス全計量導入して前記
高真空よりも高い圧力を与えるとと; 前記基板上に第一の導電性金属を蒸着して横方向に非導
電性でありかつ垂直方向に導電性である層を与えること
; 前記基板を前記真空室から取出すこと;前記第一の導電
性金属の横方向に非導電性の層の上に所定フォトンシス
トパターンを与えること; 前記基板を真空室内に置くこと; 前記真空室内にほぼ1. OX 10 torrの高
真空を生じさせること; 前記第一の導電性金属の横方向に非導電性の層および前
記パターンの上に第二の導電性金属の層を蒸着して、前
記第二の導電性層が前記第一の導電性層の上に蒸着され
ている所で横方向に導電性である露出導電性金属の区域
を与えること; 前記フォトレジストパターンおよびその上に蒸着されて
いる前記第二の導電性金属を除去して、前記第一の導電
性金属の横方向に非導電性の層を前記フォトレジストパ
ターンが除去された所で横方向に非導電性状態に維持す
ること; 以上の各工程段階からなることを特徴とする前記方法。 10 基板上に平坦化非導電性パターン層を製造+A
右方法あって、 フォトレジストパターン付熱酸化シリコン基板ウェーハ
を設けること; 前記基板上にリフトオフフォトレジストパターンを与え
るとと; 前記基板ウェーハを真空室内に置くこと;前記真空室内
にほぼl、 Ox 10 torrの高真空を生じさ
せること; 前記真空室内へ所定量の不活性ガスを計量導入して前記
高真空よりも高い圧力を与えるとと; 前記基板および前記パターンの上に第一の導電性金属を
蒸着して横方向に非導電性でありかつ垂直方向に導電性
である層を与えること; 前記基板を前記真空室から取出すこと;前記パターンお
よびその上の前記第一の導電性金属の横方向に非導電性
の層を除去すること; 前記基板を前記真空室内に置くこと; 前記真空室内にほぼ1.Oxi Otorrの高真空を
生じさせること; 前記第一の導電性金属および前記基板の上に第二の耐高
圧性導電性金属の層を蒸着して、前記第二の導電性層が
前記第一の導電性層の一ヒに蒸着されている所だけ横方
向に非導電性である第二の導電性金属の層全与えること
;以上の各工程段階からなることを特徴とする前記方法
。 IL 電気異方性を示す金属の層を製造する方法であ
って、 非導電性ベースを設けること; 前記非導電性ベース全真空室内に置くこと;前記真空室
内にほぼ1. OX 10 torrの高真空を生じ
させること; 前記真空室内へ所定量の不活性ガスを計量導入してほぼ
L 8 x l 00 x l Otorrの真空室圧
力を与えること; 前記非導電性ベースの上に鉛合金の超伝導金属を蒸着し
て電気異方性を示す金属の層を与えること: 以上の各工稔段階からなることを特徴とする前記方法。 12、 電気異方性を示す導電性金属の層であって、
不活性ガスの存在において導電性金属を真空蒸着して前
記導電性金属の層を形成すること; 前記導電性金属の層は導電性物質の垂直方向の島として
形成さ扛ていること; 前記導電性物質の島は導電性金属の複数の電気接続微結
晶からなること; 前記導電性物質の島は非導電性絶縁空隙を形成する微小
溝によって互いに分離され、これにより前記導電性金属
の層が真空蒸着された方向に導電性に・なりかつこの方
向に対して横方向に非導電性になっていること; からなることを特徴とする前記導電性金属層。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US424923 | 1982-09-27 | ||
| US06/424,923 US4486464A (en) | 1982-09-27 | 1982-09-27 | Method of making planarizing non-conductive layers employing conductive metals |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59130488A true JPS59130488A (ja) | 1984-07-27 |
Family
ID=23684455
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58177161A Pending JPS59130488A (ja) | 1982-09-27 | 1983-09-27 | 導電性金属を使用して平坦化非導電性層を製造する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US4486464A (ja) |
| EP (1) | EP0107363B1 (ja) |
| JP (1) | JPS59130488A (ja) |
| CA (1) | CA1210984A (ja) |
| DE (1) | DE3381293D1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59138390A (ja) * | 1983-01-28 | 1984-08-08 | Hitachi Ltd | 超電導スイツチング装置 |
| US4544937A (en) * | 1983-04-01 | 1985-10-01 | Sperry Corporation | Formation of normal resistors by degenerate doping of substrates |
| JPS60140609A (ja) * | 1983-12-27 | 1985-07-25 | シャープ株式会社 | 透湿性導電膜の製造方法 |
| JPS61242631A (ja) * | 1985-04-20 | 1986-10-28 | Nippon Soken Inc | 化合物超微粒子の作製方法および作製装置 |
| US4681778A (en) * | 1985-11-14 | 1987-07-21 | Optical Materials, Inc. | Method and apparatus for making electrical connections utilizing a dielectric-like metal film |
| US5185178A (en) * | 1988-08-29 | 1993-02-09 | Minnesota Mining And Manufacturing Company | Method of forming an array of densely packed discrete metal microspheres |
| EP0544036B1 (en) * | 1990-05-31 | 1997-02-12 | Osaka Gas Co., Ltd. | A Josephson device and a process for fabricating the same |
| US5994276A (en) * | 1997-09-08 | 1999-11-30 | Mcmaster University | Composite high Tc superconductor film |
| US7651033B2 (en) * | 2005-12-19 | 2010-01-26 | Dai Nippon Printing Co., Ltd. | Noncontract IC tag with non-conductive metal film |
| EP2285752A1 (en) * | 2008-05-01 | 2011-02-23 | Maxim Seleznev | Continuous or discrete metallization layer on a ceramic substrate |
| NL2006634C2 (en) * | 2011-04-19 | 2012-10-22 | Ar Metallizing N V | Antimicrobial fabric. |
| US9741918B2 (en) | 2013-10-07 | 2017-08-22 | Hypres, Inc. | Method for increasing the integration level of superconducting electronics circuits, and a resulting circuit |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH553065A (fr) * | 1972-04-26 | 1974-08-30 | Battelle Memorial Institute | Ruban a conductivite electrique anisotrope. |
| NL7412383A (nl) * | 1974-09-19 | 1976-03-23 | Philips Nv | Werkwijze voor het vervaardigen van een in- richting met een geleiderpatroon. |
| US4129167A (en) * | 1977-07-18 | 1978-12-12 | General Electric Company | Nb3 Ge superconductive films grown with nitrogen |
| US4218532A (en) * | 1977-10-13 | 1980-08-19 | Bell Telephone Laboratories, Incorporated | Photolithographic technique for depositing thin films |
| US4224361A (en) * | 1978-09-05 | 1980-09-23 | International Business Machines Corporation | High temperature lift-off technique |
| US4339305A (en) * | 1981-02-05 | 1982-07-13 | Rockwell International Corporation | Planar circuit fabrication by plating and liftoff |
| US4496648A (en) * | 1982-03-26 | 1985-01-29 | Sperry Corporation | Method of making high reliability lead-alloy Josephson junction |
-
1982
- 1982-09-27 US US06/424,923 patent/US4486464A/en not_active Expired - Lifetime
-
1983
- 1983-08-31 CA CA000435758A patent/CA1210984A/en not_active Expired
- 1983-09-26 DE DE8383305736T patent/DE3381293D1/de not_active Expired - Fee Related
- 1983-09-26 EP EP83305736A patent/EP0107363B1/en not_active Expired - Lifetime
- 1983-09-27 JP JP58177161A patent/JPS59130488A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| DE3381293D1 (de) | 1990-04-12 |
| EP0107363A2 (en) | 1984-05-02 |
| US4486464A (en) | 1984-12-04 |
| EP0107363A3 (en) | 1986-10-15 |
| CA1210984A (en) | 1986-09-09 |
| EP0107363B1 (en) | 1990-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5709958A (en) | Electronic parts | |
| JPH0365655B2 (ja) | ||
| JPH0750699B2 (ja) | 高密度集積回路におけるチタン・窒化チタン二重層の製造方法 | |
| JPS59130488A (ja) | 導電性金属を使用して平坦化非導電性層を製造する方法 | |
| JPS595629A (ja) | 二重層表面安定化方法 | |
| US4437227A (en) | Method of making improved tunnel barriers for superconducting Josephson junction devices | |
| JPH04264729A (ja) | 金属薄膜の平坦化形成方法 | |
| US4418095A (en) | Method of making planarized Josephson junction devices | |
| JPH0193149A (ja) | 半導体装置 | |
| JPS5842227A (ja) | 半導体装置の製造方法 | |
| EP0090611B1 (en) | Josephson junctions having lead-alloy electrodes | |
| US5324536A (en) | Method of forming a multilayered structure | |
| JPS5916429B2 (ja) | ジョセフソン・デバイス及びその製造方法 | |
| JPH06140401A (ja) | 集積回路装置 | |
| JPH03142883A (ja) | 半導体装置及びその製造方法 | |
| JPS60186038A (ja) | 半導体装置 | |
| JPH04116829A (ja) | 半導体装置およびその製造方法 | |
| JP2535539B2 (ja) | ジョセフソン回路の製造方法 | |
| JP3279737B2 (ja) | 半導体素子の製造方法 | |
| JPS5844767A (ja) | 半導体装置 | |
| JPS5932126A (ja) | 半導体装置の製造方法 | |
| JPS63296277A (ja) | 半導体集積回路装置 | |
| JPH0590411A (ja) | 半導体装置及びその製造方法 | |
| JPH033382B2 (ja) | ||
| JPH0936236A (ja) | アンチヒューズ素子およびその製造方法 |