JPH0590411A

JPH0590411A - 半導体装置及びその製造方法

Info

Publication number: JPH0590411A
Application number: JP3249584A
Authority: JP
Inventors: Junichi Yokoyama; 淳一横山; Tetsuro Kondo; 哲朗近藤; Yukio Fujiwara; 幸雄藤原
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1991-09-27
Filing date: 1991-09-27
Publication date: 1993-04-09

Abstract

(57)【要約】【目的】集積回路の中に形成されるアンチヒューズを備
えた半導体装置及びその製造方法に関し、アンチヒュー
ズを構成する非晶質半導体への配線金属の溶出やそれら
の相互拡散を防止するとともに、アンチヒューズ形成の
際のスループットを向上することを目的とする。【構成】層間絶縁膜４の上下に形成され、少なくとも一
方が高純度単一材料の高融点金属により形成された上層
配線層７と下層配線層３ａ，３ｂを有するとともに、前
記層間絶縁膜４に形成されたコンタクトホール５ａ，５
ｂ内において前記下層配線層３ａ，３ｂの上面に接し、
かつ該コンタクトホール５ａ，５ｂ内を充填する前記上
層配線層７の下面に接して形成された非晶質半導体層６
を含み構成する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置及びその製
造方法に関し、より詳しくは、集積回路の中に形成され
るアンチヒューズを備えた半導体装置及びその製造方法
に関する。

【０００２】アンチヒューズは、FPGA（Field Programm
able Gate Array)等のユーザプログラミング可能な論理
デバイスの論理セル、或いはPROMのメモリセル等を構成
するために、集積回路の中に形成される。

【０００３】ここで、アンチヒューズは、通常の溶断ヒ
ューズ等とは逆に初期状態がオープンであり、書き込み
操作によって導通状態になるヒューズである。また、FP
GAは、ユーザーが手元でプログラムすることによって所
望の論理を組むことができる集積回路のうち、特に数千
ゲート以上の規模をもち、ゲートアレーに近い機能を有
するものである。

【０００４】近年、FPGA等などのユーザプログラミング
可能な論理デパイスに対しても、高集積化及び高速化の
要求が強い。

【０００５】

【従来の技術】FPGA等に用いられるアンチヒューズは、
例えば図８(d) に示すように、下層配線層８１を覆う層
間絶縁膜８２に形成されたコンタクトホール８３内で、
下層配線層８１と上層配線層８４との間に挟まれる非晶
質のシリコン膜８５を有したものである。

【０００６】この装置を形成する工程は次のようにな
る。即ち、アルミニウムよりなる下層配線層８１を絶縁
膜８０の上に形成し（図８(a))、全体を層間絶縁膜８２
で覆った後に、この層間絶縁膜８２をパターニングして
下層配線層８１の一部を露出するコンタクトホール８３
を形成する（図８(b))。

【０００７】ついで、ＣＶＤ法により非晶質のシリコン
膜８５を１０００Å程度積層した後に、これをフォトリ
ソグラフィー法によりパターニングしてコンタクトホー
ル８３の内部とその周辺に残存させ、これをアンチヒュ
ーズとする（図８(c))。それから、アルミニウム膜を積
層し、これをパターニングして図８(d) に示す上層配線
層８４を形成する。

【０００８】そして、下層配線層８１と上層配線層８４
を導通させようとする場合には、これらの配線層８１，
８４間に電圧を印加し、ジュール熱により非晶質シリコ
ンを多結晶に相転移させ、これにより非晶質シリコン膜
８５を低抵抗化させる。

【０００９】

【発明が解決しようとする課題】しかし、このような構
造や製造方法によれば、アルミニウムよりなる上層配線
層８４又は下層配線層８１と、非晶質シリコン膜８５が
直に接しているため、アルミニウムが非晶質シリコン膜
８５内に溶出したり相互拡散が起きやすく、電圧を印加
しないときでも非晶質シリコン膜８５が低抵抗化し易く
なるといった問題がある。

【００１０】また、上記した製造方法によれば、非晶質
シリコン膜８５の成膜の後にこれをパターニングするた
めの工程が別に必要となり、スループットが低下すると
いう不都合もある。

【００１１】本発明はこのような問題に鑑みてなされた
ものであって、アンチヒューズを構成する非晶質半導体
への配線金属の溶出や、それらの相互拡散を防止すると
ともに、アンチヒューズ形成の際のスループットを向上
できる半導体装置及びその製造方法を提供することを目
的とする。

【００１２】

【課題を解決するための手段】上記した課題は、図
１、３に例示するように、層間絶縁膜４の上下に形成さ
れ、少なくとも一方が単一元素の高融点金属により形成
された上層配線層７と下層配線層３ａ，３ｂを有すると
ともに、前記層間絶縁膜４に形成されたコンタクトホー
ル５ａ，５ｂ内において前記下層配線層３ａ，３ｂの上
面に接し、かつ該コンタクトホール５ａ，５ｂ内を充填
する前記上層配線層７の下面に接して形成された非晶質
半導体膜６を備えたことを特徴とする半導体装置により
達成する。

【００１３】上記した課題は、前記上層配線層７と前
記下層配線層３ａ，３ｂを構成する前記高融点金属のう
ち少なくとも一方が、タングステン又はモリブデンであ
ることを特徴とする記載の半導体装置により達成す
る。

【００１４】上記した課題は、前記非晶質半導体膜６
は、アンドープの非晶質シリコン又は不純物をドープし
た非晶質シリコンであることを特徴とする記載の半導
体装置により達成する。

【００１５】上記した課題は、図４に例示するよう
に、アンチヒューズを構成する高抵抗膜１８を上面に有
する第一の金属膜を形成した後に、該高抵抗膜１８及び
該第一の金属膜を連続してパターニングして下層配線層
１７を形成する工程と、前記下層配線層１７を覆う層間
絶縁膜１９を積層した後、該層間絶縁膜１９をエッチン
グして前記高抵抗膜１８の一部を表出するコンタクトホ
ール２０ａ，２０ｂを形成する工程と、前記層間絶縁膜
１９の上と前記コンタクトホール２０ａ，２０ｂ内に第
二の金属膜を形成した後に、該第二の金属膜をパターニ
ングして上層配線層２１を形成する工程とを有すること
を特徴とする半導体装置の製造方法により達成する。

【００１６】上記した課題は、図５、６に例示するよ
うに、第一の金属膜をパターニングするか或いは半導体
基板に不純物を導入して下層導電層２３、３２を形成す
る工程と、前記下層導電層２３、３２を覆う層間絶縁膜
２４、３３を積層した後に、該層間絶縁膜２４、３３を
エッチングして前記下層導電層２３、３２の一部を表出
するコンタクトホール２５、３４を形成する工程と、前
記層間絶縁膜２４、３３の上と前記コンタクトホール２
５、３４内に、アンチヒューズを構成する高抵抗膜２
６、３５と第二の金属膜２７、３６を順に形成した後
に、該高抵抗膜２６、３５及び該第二の金属膜２７、３
６を連続的にパターニングして、下面に該高抵抗膜２
６、３５のある上層配線層２９、３９を形成する工程と
を有することを特徴とする半導体装置の製造方法により
達成する。

【００１７】上記した課題は、前記第一の金属膜は、
高融点金属材により形成されているか又は上部が高融点
金属により覆われる一方、前記第二の金属膜は、高融点
金属材により形成されているか又は下部が高融点金属材
に敷かれていることを特徴とする記載の半導体装置
の製造方法により達成する。

【００１８】上記した課題は、図７に例示するよう
に、下層配線層４５を覆う層間絶縁膜４７を形成し、該
層間絶縁膜４７をパターニングして前記下層配線層４５
の一部を露出するコンタクトホール４８を形成する工程
と、前記コンタクトホール４８内の前記下層配線層４７
の上に非晶質半導体膜４９を形成する工程と、前記非晶
質半導体膜４９の露出面に、選択的にタングステン膜５
０又はシリコンを含むタングステン膜５０を付着する工
程と、前記層間絶縁膜４７であって前記タングステン膜
５０を通る領域にアルミニウムよりなる上層配線層５１
を形成する工程とを有することを特徴とする半導体装置
の製造方法によって達成する。

【００１９】上記した課題は、前記下層配線層４７
は、高融点金属により形成されているか、又は上部が高
融点金属材４６により覆われていることを特徴とする
記載の半導体装置の製造方法によって達成する。

【００２０】

【作用】第１〜３の発明によれば、アンチヒューズと
なる非晶質半導体膜６を上下の配線層３ａ、３ｂ、７を
単一元素の高融点金属により形成している。

【００２１】このため、配線層を構成する材料が非晶質
半導体膜６に溶出したり相互拡散することはない。特
に、タングステン、モリブデンは導電率が良く、低消費
電力化等が図れる。また、非晶質半導体膜６がシリコン
の場合には、不純物のドープ量の調整によって、非晶質
半導体膜６を低抵抗化させた際の抵抗値を容易に変える
ことができる。

【００２２】また、第４〜６の発明によれば、アンチヒ
ューズとなる高抵抗膜１８、２６、３５を、下層配線層
１７、２３、３２となる金属膜の上面、或いは上層配線
層２１、２９、３９となる金属膜の下面に直に形成し、
それらの金属膜の配線パターン形成と同時にパターニン
グしている。

【００２３】このため、高抵抗膜１８、２６、３５のパ
ターニングのために独立したリソグラフィーを行う必要
はなく、マスク形成や位置合わせ等の手間が軽減され
る。また、第７、８の発明によれば、アンチヒューズを
構成する非晶質半導体膜４９の上面にタングステン膜５
０を選択的に付着するようにしている。

【００２４】このため、非晶質半導体膜４９とその上の
アルミニウム上層配線層５１が相互拡散したり溶出する
ことが防止される。しかも、バリアメタルとなるタング
ステン膜５０のパターニング工程が軽減される。

【００２５】

【実施例】そこで、以下に本発明の実施例を図面に基づ
いて説明する。（ａ）本発明の第１実施例の説明図１は、本発明の第１実施例装置を示す断面図である。

【００２６】図において符号１は、半導体基板２の上に
形成された絶縁膜で、この上には、タングステン、モリ
ブデン、チタン等のような高純度単一元素の高融点金属
よりなる一層目配線層３ａ，３ｂが形成され、この一層
目配線層３ａ，３ｂはSiO₂、ＰＳＧ等よりなる層間絶縁
膜４によって覆われている。

【００２７】また、層間絶縁膜４には、一層目配線層３
ａ，３ｂの一部を露出する１又は複数のコンタクトホー
ル５ａ，５ｂが形成され、その内部にはアンチヒューズ
となる厚さ１０００Åの非晶質シリコン膜６が底面に沿
って形成されている。

【００２８】７は、層間絶縁膜４の上に形成された単一
元素の高融点金属よりなる二層目配線層で、非晶質シリ
コン膜６を有するコンタクトホール５ａや非晶質シリコ
ン膜６の無いコンタクトホール５ｂ内を通る経路に配置
されており、一層目配線層３ａ，３ｂとともに多層配線
構造を構成している。

【００２９】この実施例の初期状態において、非晶質シ
リコン膜６が形成されていないコンタクトホール５ｂの
下にある一層目配線層３ｂは、二層目配線層７と導通状
態にある。これに対し、別なコンタクトホール５ａ内に
ある非晶質シリコン膜６は１００ＭΩ程度の電気抵抗値
であるため、その上下にある一層目配線３ａと二層目配
線層７は電気的にオープン状態となっている。

【００３０】この場合、上記した二層目配線層７及び一
層目配線層３ａは高融点金属から形成されているため、
非晶質シリコン膜６に溶出せず、容易に非晶質シリコン
膜６を低抵抗化することはない。

【００３１】しかも、一層目、二層目配線層３、７を構
成する単一元素のタングステン等は抵抗値が低いため
に、配線による電力消費低減や高速化が図れる。そし
て、非晶質シリコン膜６を挟む一層目配線層３ａと二層
目配線層７の間に１０Ｖ程度のパルス電圧を印加する
と、ジュール熱が発生して非晶質シリコン膜６は多結晶
に相転移して１５０Ω程度まで低抵抗化し、一層目配線
層３ａと二層目配線層７を導通状態にする。そして、低
抵抗化された非晶質シリコン膜６は元の抵抗値に戻るこ
とはなく、永久に１５０Ω程度のままに維持される。

【００３２】このようにして、集積回路中に多数形成さ
れた配線層間のアンチヒューズ（非晶質シリコン膜）を
書き込むことにより、例えば所望の論理を実現できる。
次に、上記した装置の製造工程を簡単に説明する。

【００３３】まず、絶縁膜１の上に高融点金属、例えば
タングステンをＣＶＤ法又はスパッタ法により積層す
る。ＣＶＤ法の場合は、ＷＦ₆の反応ガスを用いてこれ
を分解させ、タングステン（Ｗ）を絶縁膜１の上に全面
に成長させる。一方、スパッタ法の場合は、タングステ
ンをターゲットに用い、アルゴンによりスパッタリング
することによりタングステンを絶縁膜１に堆積させる。

【００３４】次に、フォトリソグラフィー法とエッチン
グ法により、タングステン膜をパターニングして図２
(a) に示すような一層目配線層５ａ，５ｂを形成する。
さらに、ＣＶＤ法によりSiO₂、ＰＳＧ等の層間絶縁膜４
を積層した後、フォトリソグラフィー法とエッチング法
によって層間絶縁膜４をパターニングし、一層目配線層
３ａ，３ｂの所定の位置の上にコンタクトホール５ａ，
５ｂを形成する（図２(b))。

【００３５】この後に、非晶質シリコン膜６を全面に１
０００Å程度の厚さに成膜する。その成膜方法として、
ＣＶＤ法とスパッタ法がある。ＣＶＤ法の場合にはSiH₄
（シラン）或いはSi₂H₆（ジシラン）の還元反応によっ
て非晶質シリコンを成長させる。成長温度は４００℃〜
５００℃が適している。スパッタ法の場合には、シリコ
ンターゲットをアルゴンでスパッタリングし、非晶質シ
リコンを堆積させる。

【００３６】この非晶質シリコンには不純物をドープし
てもよいし、しなくてもよい。イオン注入を行う場合
は、イオン種として燐、砒素、硼素等、III 族又はＶ族
の元素が適している。そのドーズ量は１０¹⁴〜１０¹⁶ a
toms/cm²程度、注入エネルギーはイオン種が非晶質シリ
コン膜６を突き抜けない程度とする。なお、６００℃程
度以上の熱処理を加えると、非晶質シリコンが多結晶化
してしまうので、イオン注入後に活性化アニールを行っ
てはならない。

【００３７】次に、フォトリソグラフィー法とエッチン
グ法により全面に成膜した非晶質シリコン膜６をパター
ニングして、所定のコンタクトホール５ａ内に残存さ
せ、これによりアンチヒューズを形成する（図２(c))。

【００３８】この後に、さらに単一元素の高融点金属を
ＣＶＤ法やスパッタ法により積層し、これを一層目配線
層３ａ，ｂと同様な方法によりパターニングして二層目
配線層３ｂを形成する（図２(d))。

【００３９】次に、アンチヒューズの電気的特性の調整
について説明する。非晶質シリコン膜６の膜厚を暑くす
ると、書き込み電圧が高くなる。例えば、膜厚１０００
Åで１０Ｖの場合、１３００Åにすると１２Ｖ程度とな
る。

【００４０】また、非晶質シリコン膜６に不純物をドー
プすると、書き込み後の抵抗値が小さくなり、イオン
種、ドーズ量を変えることによりその値は調整できる。
例えば、ノンドープで１７０Ωの場合、燐を１０¹⁶ ato
ms/cm²程度イオン注入すると、１４０Ω程度となる。

【００４１】さらに、書き込み前の初期状態での漏れ電
流を小さくしたい場合には、非晶質シリコン膜膜６形成
後の任意の時点でアニールすることが望ましく、これに
より漏れ電流を２桁小さくすることが可能にである。

【００４２】例えば、アニールの温度は２５０〜５００
℃程度で、アニール時間は１５〜４０分程度で、また、
その雰囲気は、窒素、酸素或いは水素、又は窒素と水素
の混合である。しかし、集積回路の配線形成プロセスに
は、通常ウェハーをこの条件でアニールする工程がもと
もと含まれているので、このような場合には特別にアニ
ール工程を追加する必要はない。

【００４３】なお、上記した実施例ではアンチヒューズ
を非晶質シリコンにより形成したがその他の非晶質半導
体により形成してもよい。また、非晶質シリコンについ
ての記述は、後述する実施例についても適用される。

【００４４】（ｂ）本発明の第２実施例の説明上記した装置では、一層目配線層５ａと二層目配線層７
の間にアンチヒーズ６を挟む装置について説明したが、
図３に示すように二層目配線層７とその上の三層目配線
層８との間に非晶質シリコン膜９を挟むことはもとより
可能である。

【００４５】図３において、図１と同一符号は同一要素
を示している。図中符号１０は、二層目配線層７を覆う
第二の層間絶縁膜で、その一部には二層目配線層７の一
部を露出するコンタクトホール１１が形成され、少なく
ともその底部には第二のアンチヒューズとなる非晶質シ
リコン膜９が形成されている。また、第二の層間絶縁膜
１０の上には、下層の配線層５ａ，５ｂ，７と同様に単
一元素の高融点金属よりなる三層目配線層８が形成さ
れ、この三層目配線層８はコンタクトホール１１内を通
るように配置されている。

【００４６】（ｃ）本発明の第３実施例の説明図４は、本発明の第３実施例装置及びその製造方法を示
す断面図である。図４(a) において符号１６は、半導体
基板（不図示）の上に形成された絶縁膜で、この上に
は、タングステン、モリブデン、チタン等の高融点金属
膜と非晶質シリコン膜１８が順に積層されている。

【００４７】そして、これらはフォトリソグラフィー法
によって連続的にパターニングされ、高融点金属膜１７
は一層目配線層を構成し、その上の非晶質シリコン膜１
８はアンチヒューズを構成する高抵抗膜となる。

【００４８】この場合、エッチング手段としてＲＩＥ法
やＥＣＲエッチング法等のエッチャーを用い、１mTorr
〜０．４Torr程度の真空度で行い、フッ素系ガスと塩素
系ガスをエッチングガスに用いる。フッ素系ガスとし
て、例えばＳＦ₆／フロン115系、ＳＦ₆／Ｏ₂系、Ｓ
Ｆ₄系があり、また、塩素系ガスとして、例えばCl₂、
Cl₂／Ｏ₂系、ＢCl₃／Cl₂系、SiCl₄／Cl₂系があ
る。

【００４９】次に、ＣＶＤ法によりSiO₂、ＰＳＧ等の層
間絶縁膜１９を積層し、この後に、フォトリソグラフィ
ー法により層間絶縁膜１９をパターニングして一層目配
線層１７の上方の所望の位置にコンタクトホール２０
ａ，２０ｂを形成する（図４(b))。これにより、コンタ
クトホール２０ａ，２０ｂを通して非晶質シリコン膜１
８が表出する。

【００５０】この後に、全体に高融点金属膜をさらに積
層し、ＲＩＥ法、ＥＣＲエッチング法等を用いたフォト
リソグラフィー法によりパターニングして二層目配線層
２１を形成する（図４(c))。この場合のエッチングガス
としてフッ素系ガス等を用いる。

【００５１】なお、二層目配線層２１と一層目配線層１
７とを永久的に絶縁状態にしたい領域では、コンタクト
ホール２０ａ，２０ｂを形成しなければよく、また、二
層目配線層２１と一層目配線層１７とを常に導通状態に
したい領域では、図４(b) に示すようにコンタクトホー
ル２０ａ，ｂを形成する際に連続して非晶質シリコン膜
１８をエッチングすればよく、この場合には非晶質シリ
コン膜１８の個別的なパターン工程が不要となる。この
段階のエッチングガスとしてはフッ素系ガス等を用い
る。

【００５２】次に、本実施例の作用について説明する。
上述した実施例において、一層目配線層１７と二層目配
線層２１の間に約１０Ｖ程度の電圧を印加すると、コン
タクトホール２０ａ，２０ｂの下の非晶質シリコン膜１
８は多結晶に相転移して低抵抗化し、一層目配線層１７
と二層目配線層２１は導通状態となる。

【００５３】この場合、コンタクトホール２０ａ，２０
ｂ以外の領域にある非晶質シリコン膜１８は低抵抗化せ
ずに絶縁状態となる。また、この実施例においては、一
層目配線層を形成する際に高融点金属膜１７と非晶質シ
リコン膜１８を連続的にパターニングしているので、非
晶質シリコン膜１８の個別のパターニング工程が不要と
なり、製造工数が軽減される。

【００５４】なお、本実施例では一層目配線層１７と二
層目配線層２１を高融点金属により形成したが、アルミ
ニウム等によって形成してもよい。この場合には、非晶
質シリコン膜１８に接触する面にバリアメタルとして高
融点金属を積層する必要がある。これは、以下の第４、
５実施例についても同様に適用される。

【００５５】（ｄ）本発明の第４実施例の説明第３の実施例では一層目配線層１７の上に非晶質シリコ
ン膜１８を付着しているが、二層目配線層２１の下に非
晶質シリコン膜１８を付けてもよく、その実施例を図５
に示す。

【００５６】図５(a) において符号２２は、半導体基板
（不図示）の上に形成された絶縁膜で、この上には一層
目配線層２３とこれを覆う層間絶縁膜24が形成されてい
る。また、層間絶縁膜２４には一層目配線層２３の一部
を露出するコンタクトホール２５ａ，２５ｂが形成され
ている。

【００５７】このような状態で、ＣＶＤ法により全体に
非晶質シリコン膜２６と高融点金属膜２７を順に積層す
る（図５(b))。ついで、コンタクトホール２５ａ，２５
ｂを通る配線パターンが形成されたフォトレジストのマ
スク２８を使用し、マスク２８から表出した高融点金属
膜２７と非晶質シリコン２８を連続的にエッチングす
る。高融点金属膜２７と非晶質シリコン膜２８の連続的
なエッチング手段としては、第３実施例に示すような条
件のＲＩＥ法やＥＣＲエッチング法がある。

【００５８】これにより、高融点金膜２７がパターニン
グされて二層目配線層２９が形成され、その下には同一
パターンの非晶質シリコン膜２６が形成される。次に、
本実施例の作用について説明する。

【００５９】この実施例において、二層目配線層２９と
非晶質シリコン２８のパターニングを連続して行ってい
るので、非晶質シリコン２８の個別のパターン工程が不
要となり、製造工数が軽減されることになる。

【００６０】なお、既に述べたように一層目配線層２３
と二層目配線層２９との間に電圧を印加して非晶質シリ
コン膜２８を低抵抗化するが、第３実施例と同様に、コ
ンタクトホール２５ａ，ｂの下の非晶質シリコン膜２８
だけが低抵抗化可能な領域であり、その他の領域の非晶
質シリコン膜２８は絶縁状態となる。

【００６１】（ｅ）本発明の第５実施例の説明第３、４実施例では上下の配線層同士をアンチヒューズ
によって導通させる場合について説明したが、バルク導
電層とその上の配線層を導通させるアンチヒューズを図
６に基づいて説明する。

【００６２】図６(a) において符号３１は、シリコン等
の半導体基板で、その上部には不純物導入によって形成
された導電層３２ａ，ｂが形成され、この導電層３２
ａ，ｂの一部は、半導体基板３１を覆う層間絶縁膜３３
のコンタクトホール３４ａ，ｂを通して露出されてい
る。

【００６３】この状態で、全体に非晶質シリコン膜３５
と高融点金属膜３６を順に成膜し、ついで、コンタクト
ホール３４ａ，３４ｂを通る配線パターンが形成された
フォトレジストのマスク３７を使用し、マスク３７から
表出した高融点金属膜３６と非晶質シリコン３５を連続
的にエッチングする（図６(b))。

【００６４】連続的なエッチングを行う場合には、ＲＩ
Ｅ法やＥＣＲエッチング法等のエッチャーを用い、その
真空度やエッチングガスは第３実施例と同様である。こ
れにより、高融点金膜３６がパターニングされて一層目
配線層３９が形成され、その下には同一パターンの非晶
質シリコン膜３５が形成される（図６(c))。

【００６５】この後に、第二の層間絶縁膜４０を積層
し、これをフォトリソグラフィー法によりパターニング
して一層目配線層３９の一部を表出するコンタクトホー
ル４１を形成する。ついで、高融点金属膜を積層し、こ
れをフォトリソグラフィー法によりパターニングして二
層目配線層４２を形成して一層目配線層３９と導通させ
る（図６(d))。

【００６６】次に、本実施例の作用について説明する。
この実施例において、一層目配線層３９と非晶質シリコ
ン膜３５を連続的にパターニングしているので、非晶質
シリコン膜３５の個別のパターン工程が不要となり、製
造工数が軽減されることになる。

【００６７】また、一層目配線層３９と導電層３２ａ，
３２ｂを導通させる場合には、それらの間に所定の大き
さの電圧を印加して非晶質シリコン膜３５を低抵抗化す
るが、第３実施例と同様に、コンタクトホール３４ａ，
ｂの下の非晶質シリコン膜３５だけが低抵抗化可能な領
域で、その他の領域の非晶質シリコン膜３５は絶縁状態
となる。

【００６８】（ｆ）本発明の第６実施例の説明図７は、本発明の第６実施例を示す断面図である。図７
(a) において符号４３は、半導体基板４４の上に形成さ
れた絶縁膜で、この上には、アルミニウムよりなる一層
目配線層４５ａ，４５ｂが形成され、この一層目配線層
４５ａ，４５ｂの上面にはタングステン、モリブデン等
の高融点金属膜４６ａ，４６ｂが形成されている。

【００６９】この状態において、まず、ＣＶＤ法により
SiO₂、ＰＳＧ等の層間絶縁膜４７を積層した後、フォト
リソグラフィー法とエッチング法により層間絶縁膜４７
をパターニングし、一層目配線層４５ａ，４５ｂの所定
の位置にコンタクトホール４８ａ，４８ｂを形成する
（図７(b))。

【００７０】この後に、ＣＶＤ法、スパッタ法により非
晶質シリコン膜４９を全面に１０００Å程度の厚さに成
膜し、ついで、フォトリソグラフィー法とエッチング法
により非晶質シリコン膜４９をパターニングして、所定
のコンタクトホール４８ａ内に残存させる（図７(c))。

【００７１】この後に、非晶質シリコン膜４９の表出面
にシリコンを含む又は含まないタングステン膜５０をＣ
ＶＤ法によって選択的に形成する（図７(c))。ついで、
全体にアルミニウム膜を積層し、これを一層目配線層４
５ａ，ｂと同様な方法によりパターニングして二層目配
線層５１を形成する（図７(d))。

【００７２】この実施例によれば、アルミニウムに対す
るバリアメタルとなる高融点金属膜４６ａ，４６ｂとタ
ングステン膜５０の間に非晶質シリコン膜４８を挟んで
いるため、相互拡散や溶出は阻止される。しかも、バリ
アメタルとなるタングステン膜５０のパターニング工程
が軽減される。

【００７３】なお、一層目配線層４５ａ，ｂを高融点金
属により形成してもよく、この場合にはバリアメタルは
不要である。

【００７４】

【発明の効果】以上述べたように第１〜３の発明によれ
ば、アンチヒューズとなる非晶質半導体膜を上下の配線
層を単一元素の高融点金属により形成しているので、配
線層を構成する材料が非晶質半導体膜に溶出したり相互
拡散することを防止できる。

【００７５】特に単一元素のタングステン、モリブデン
は、それらの合金に比べて導電率が良く、低消費電力化
等を図ることができる。また、非晶質半導体膜がシリコ
ンの場合には、不純物のドープ量を変えることにより、
抵抗値の調整が容易になる。

【００７６】また、第４〜６の発明によれば、アンチヒ
ューズとなる高抵抗膜を、下層配線層となる金属膜の上
面、或いは上層配線層となる金属膜の下面に直に形成
し、それらの金属膜の配線パターン形成と同時にパター
ニングしているので、高抵抗膜のパターニングのために
独立したリソグラフィーを行う必要はなく、マスクの形
成や位置合わせ等を軽減できる。

【００７７】また、第７、８の発明によれば、アンチヒ
ューズを構成する非晶質半導体膜の上面にタングステン
膜を選択的に付着しているので、非晶質半導体膜とその
上のアルミニウム上層配線層が相互拡散したり溶出する
ことを防止でき、しかも、バリアメタルとなるタングス
テン膜のパターニング工程を軽減できる。

【図面の簡単な説明】

【図１】本発明の第１実施例装置を示す断面図である。

【図２】本発明の第１実施例装置の製造工程の一例を示
す断面図である。

【図３】本発明の第２実施例装置を示す断面図である。

【図４】本発明の第３実施例を示す断面図である。

【図５】本発明の第４実施例を示す断面図である。

【図６】本発明の第５実施例を示す断面図である。

【図７】本発明の第６実施例装置の製造工程の一例を示
す断面図である。

【図８】従来装置とその製造方法を示す断面図である。

【符号の説明】

１絶縁膜２半導体基板３ａ，３ｂ一層目配線層４、１０層間絶縁膜５ａ，５ｂ、１１コンタクトホール６、９非晶質シリコン膜（非晶質半導体膜）７二層目配線層８三層目配線層１６、２２絶縁膜１７、２３一層目配線層１８、２６非晶質シリコン膜（非晶質半導体膜）１９、２４層間絶縁膜２０ａ、２０ｂ、２５ａ、２５ｂコンタクトホール２１、２９二層目配線層２７高融点金属膜２８マスク４３絶縁膜４４半導体基板４５ａ、４５ｂ一層目配線層４６ａ、４６ｂ高融点金属膜４７層間絶縁膜４８ａ、４８ｂコンタクトホール４９非晶質シリコン膜５０タングステン膜５１二層目配線層

Claims

【特許請求の範囲】

【請求項１】層間絶縁膜（４）の上下に形成され、少な
くとも一方が単一元素の高融点金属により形成された上
層配線層（７）と下層配線層（３ａ，３ｂ）を有すると
ともに、前記層間絶縁膜（４）に形成されたコンタクトホール
（５ａ，５ｂ）内において前記下層配線層（３ａ，３
ｂ）の上面に接し、かつ該コンタクトホール（５ａ，５
ｂ）内を充填する前記上層配線層（７）の下面に接して
形成された非晶質半導体膜（６）を備えたことを特徴と
する半導体装置。
【請求項２】前記上層配線層（７）と前記下層配線層
（３ａ，３ｂ）を構成する前記高融点金属のうち少なく
とも一方が、タングステン又はモリブデンであることを
特徴とする請求項１記載の半導体装置。
【請求項３】前記非晶質半導体膜（６）は、アンドープ
の非晶質シリコン又は不純物をドープした非晶質シリコ
ンであることを特徴とする請求項１記載の半導体装置。
【請求項４】アンチヒューズを構成する高抵抗膜（１
８）を上面に有する第一の金属膜を形成した後に、該高
抵抗膜（１８）及び該第一の金属膜を連続してパターニ
ングして下層配線層（１７）を形成する工程と、前記下層配線層（１７）を覆う層間絶縁膜（１９）を積
層した後、該層間絶縁膜（１９）をエッチングして前記
高抵抗膜（１８）の一部を表出するコンタクトホール
（２０ａ，２０ｂ）を形成する工程と、前記層間絶縁膜（１９）の上と前記コンタクトホール
（２０ａ，２０ｂ）内に第二の金属膜を形成した後に、
該第二の金属膜をパターニングして上層配線層（２１）
を形成する工程とを有することを特徴とする半導体装置
の製造方法。
【請求項５】第一の金属膜をパターニングするか或いは
半導体基板に不純物を導入して下層導電層（２３、３
２）を形成する工程と、前記下層導電層（２３、３２）を覆う層間絶縁膜（２
４、３３）を積層した後に、該層間絶縁膜（２４、３
３）をエッチングして前記下層導電層（２３、３２）の
一部を表出するコンタクトホール（２５、３４）を形成
する工程と、前記層間絶縁膜（２４、３３）の上と前記コンタクトホ
ール（２５、３４）内に、アンチヒューズを構成する高
抵抗膜（２６、３５）と第二の金属膜（２７、３６）を
順に形成した後に、該高抵抗膜（２６、３５）及び該第
二の金属膜（２７、３６）を連続的にパターニングして
、下面に該高抵抗膜（２６、３５）のある上層配線層
（３９）を形成する工程とを有することを特徴とする半
導体装置の製造方法。
【請求項６】前記第一の金属膜は、高融点金属材により
形成されているか又は上部が高融点金属により覆われる
一方、前記第二の金属膜は、高融点金属材により形成さ
れているか又は下部が高融点金属材に敷かれていること
を特徴とする請求項４、５記載の半導体装置の製造方
法。
【請求項７】下層配線層（４５）を覆う層間絶縁膜（４
７）を形成し、該層間絶縁膜（４７）をパターニングし
て前記下層配線層（４５）の一部を露出するコンタクト
ホール（４８）を形成する工程と、前記コンタクトホール（４８）内の前記下層配線層（４
７）の上に非晶質半導体膜（４９）を形成する工程と、前記非晶質半導体膜（４９）の露出面に、選択的にタン
グステン膜（５０）又はシリコンを含むタングステン膜
（５０）を付着する工程と、前記層間絶縁膜（４７）であって前記タングステン膜
（５０）を通る領域にアルミニウムよりなる上層配線層
（５１）を形成する工程とを有することを特徴とする半
導体装置の製造方法。
【請求項８】前記下層配線層（４７）は、高融点金属に
より形成されているか、又は上部が高融点金属材（４
６）により覆われていることを特徴とする請求項７記載
の半導体装置の製造方法。