JPS59138332A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS59138332A JPS59138332A JP58013281A JP1328183A JPS59138332A JP S59138332 A JPS59138332 A JP S59138332A JP 58013281 A JP58013281 A JP 58013281A JP 1328183 A JP1328183 A JP 1328183A JP S59138332 A JPS59138332 A JP S59138332A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline
- film
- doped
- impurity atoms
- doped polycrystalline
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
- H10P32/30—Diffusion for doping of conductive or resistive layers
- H10P32/302—Doping polycrystalline silicon or amorphous silicon layers
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、半導体装置においてゲート電極および配線な
らびに電荷貯蔵用電極等と広範囲に使用されている多結
晶シリコン（多結晶Ｓｉ）の生成に際し、その多結晶Ｓ
ｉ中のＮ型またはＰ型の不純物原子製置を所望の濃度に
精度良く制御し安定して製造する方法を提供するもので
ある。
らびに電荷貯蔵用電極等と広範囲に使用されている多結
晶シリコン（多結晶Ｓｉ）の生成に際し、その多結晶Ｓ
ｉ中のＮ型またはＰ型の不純物原子製置を所望の濃度に
精度良く制御し安定して製造する方法を提供するもので
ある。
従来、多結晶Ｓｉ中へ不純物をドーピングする方法とし
て以下のものが挙げられる。
て以下のものが挙げられる。
（１）ｃｖｐ（化学気相成長）法にょ９多結晶ｓ１’ｆ
ｒｆボジンションした後、イオン注入装置テドーピング
原子をイオン注入し、次にドーピング原子を活性化・拡
散する為の熱処理を行なう方法。
ｒｆボジンションした後、イオン注入装置テドーピング
原子をイオン注入し、次にドーピング原子を活性化・拡
散する為の熱処理を行なう方法。
（２） 多結晶Ｅｌｉをデボジンジョンした上に、不
純物原子を含む拡散源（たとえばＰｓＧ膜）をブレデボ
した後、高温で拡散熱処理を行なう方法。
純物原子を含む拡散源（たとえばＰｓＧ膜）をブレデボ
した後、高温で拡散熱処理を行なう方法。
（３） 多結晶Ｓｉｉデボジンジョンする際に、ドー
ピングガス（たとえはＰＨ３） を用い、ドーピング
しながら成長させた多結晶ｓ１を積層した後ドーピング
原子を活性化および拡散する為の熱処理をする方法。
ピングガス（たとえはＰＨ３） を用い、ドーピング
しながら成長させた多結晶ｓ１を積層した後ドーピング
原子を活性化および拡散する為の熱処理をする方法。
これらの従来法には幾つかの欠点がある。たとえば（１
）についてはイオン注入装置という萬価な装置を使用し
なければならない上に、ウエノ・の多数枚処理が難しい
こと、さらに多結晶Ｓ１の厚み方向に濃度勾配が生じる
といった問題点がある。
）についてはイオン注入装置という萬価な装置を使用し
なければならない上に、ウエノ・の多数枚処理が難しい
こと、さらに多結晶Ｓ１の厚み方向に濃度勾配が生じる
といった問題点がある。
（２）に関しては、拡散源の濃度の制御が難しいため比
較的＾い抵抗（たとえは１０−２Ωｍ以上）を有する多
結晶Ｓ１を得ることが難しいこと、及び、厚み方向に濃
度勾配が生じ均一に不純物原子をドーピングした多結晶
Ｓｉ膜が得られないこと、さらに、熱処理の温度・時間
を適度に制御しないと多結晶Ｓ１膜の下地にまでドーピ
ング原子が拡散するといった問題点がある。また、（６
）に関しては、たとえばＯＶＤ法によってドーピングガ
スであるｐ Ｅ（ａガスあるいはＡｓＨ３ガスを用いる
と多結晶Ｓ１膜のウェハ間の膜厚分布が悪くなると同時
に成長速度が遅くなる為に生産性が悪いこと、さらに、
高抵抗（０，１Ωｍ以上）の多結晶膜が得にくいこと、
といった欠点がある。
較的＾い抵抗（たとえは１０−２Ωｍ以上）を有する多
結晶Ｓ１を得ることが難しいこと、及び、厚み方向に濃
度勾配が生じ均一に不純物原子をドーピングした多結晶
Ｓｉ膜が得られないこと、さらに、熱処理の温度・時間
を適度に制御しないと多結晶Ｓ１膜の下地にまでドーピ
ング原子が拡散するといった問題点がある。また、（６
）に関しては、たとえばＯＶＤ法によってドーピングガ
スであるｐ Ｅ（ａガスあるいはＡｓＨ３ガスを用いる
と多結晶Ｓ１膜のウェハ間の膜厚分布が悪くなると同時
に成長速度が遅くなる為に生産性が悪いこと、さらに、
高抵抗（０，１Ωｍ以上）の多結晶膜が得にくいこと、
といった欠点がある。
本発明は上記の欠点を解決する半導体装置の製造方法を
提供するもので、多結晶Ｓｉ中のＮ型およびＰ型の不純
物原子の濃度分布を任意に制御でき、かつ多結晶Ｓ１膜
の厚み方向の濃度勾配をほとんど零にする事が可能な為
良質な多結晶膜が生成される。さらに、多結晶Ｓｉ膜を
ｈｏｔ ｗａｉＩ型の減圧ＯＶＤで生成する場合［不
純物原子をドーピングしない多結晶８ｉＪ（以下、「ノ
ンドープ多結晶ＳｉＪと表記する）の生成膜と同程度の
良好な膜厚制御性と多量生産が可能である為に安価な多
結晶Ｓ１膜を製造できる。
提供するもので、多結晶Ｓｉ中のＮ型およびＰ型の不純
物原子の濃度分布を任意に制御でき、かつ多結晶Ｓ１膜
の厚み方向の濃度勾配をほとんど零にする事が可能な為
良質な多結晶膜が生成される。さらに、多結晶Ｓｉ膜を
ｈｏｔ ｗａｉＩ型の減圧ＯＶＤで生成する場合［不
純物原子をドーピングしない多結晶８ｉＪ（以下、「ノ
ンドープ多結晶ＳｉＪと表記する）の生成膜と同程度の
良好な膜厚制御性と多量生産が可能である為に安価な多
結晶Ｓ１膜を製造できる。
不発明によシ製造された半導体装置の一例を矛１図によ
って説明する。剖・１図において１は８１基板、２は絶
縁膜である。絶縁１莫２の上にノンドープ多結晶Ｓｉ膜
６をのせる。その上に［不純物原子をドーピングした多
結晶ＳｉＪ （以下［ドーグ多結晶１９ｉＪと表記する
ンの膜４を薄くのせる。
って説明する。剖・１図において１は８１基板、２は絶
縁膜である。絶縁１莫２の上にノンドープ多結晶Ｓｉ膜
６をのせる。その上に［不純物原子をドーピングした多
結晶ＳｉＪ （以下［ドーグ多結晶１９ｉＪと表記する
ンの膜４を薄くのせる。
さらにその上に、ノンドープ多結晶Ｓ ｊ、 ［４、ド
ーグ多結晶ｓ １％ｓ、というように、ノンドーグ多結
晶Ｓｉ膜とドープ多結晶Ｓｉ膜を交互に積層し、所望の
膜厚を有した多結晶Ｓ１膜を生成する。
ーグ多結晶ｓ １％ｓ、というように、ノンドーグ多結
晶Ｓｉ膜とドープ多結晶Ｓｉ膜を交互に積層し、所望の
膜厚を有した多結晶Ｓ１膜を生成する。
多結晶ＳｉｇをＣｖＤ法によって生成する場合について
矛２図を用いて説明する。則・２図は一般に使用されて
いる減圧ＯＶ、Ｄ法を説明した模式図でめる。半導体基
板１４は石英ボート１６の上に垂直に支持され、抵抗加
熱炉１２内に装入された石英チューブ２０の中に入れら
れるδ石英チューブ２０の内部は５５０℃と７０ ’ｔ
１ ℃の間の一定温度に保たれている。ノンドープ多結
晶Ｓｉ膜を生成する場合、バルブ１５が開きＳ ｉ Ｈ
４ガス２１が石英チューブ２０の中に導入され、ＳｉＨ
４ガスの熱分解反応によって半導体基板１４の上にノン
ドーグ多結晶Ｓｉ膜が成長する。ドープ多結晶ＳｉＨ４
ガスを流しながら、バルブ１６を開くことによってドー
ピングガス２２を石英チューブ２０内に流し込む。ドー
ピングガスとしては、たとえば、Ｐ型不純物原子をドー
ピングする時は、Ｂ２Ｈ６ガス等が使用でき、また、Ｎ
型の不純物原子をドーピングする時は、Ａｓ１（３ガス
およびＰＨ３ガス等のガスが使用できる。以上のガス外
に、バルブ１７をあけキャリアガス２５を石英チューブ
２０内に入れても良い。キャリアガスとしてＮ２ガスＨ
ｅガス等が使われる。
矛２図を用いて説明する。則・２図は一般に使用されて
いる減圧ＯＶ、Ｄ法を説明した模式図でめる。半導体基
板１４は石英ボート１６の上に垂直に支持され、抵抗加
熱炉１２内に装入された石英チューブ２０の中に入れら
れるδ石英チューブ２０の内部は５５０℃と７０ ’ｔ
１ ℃の間の一定温度に保たれている。ノンドープ多結
晶Ｓｉ膜を生成する場合、バルブ１５が開きＳ ｉ Ｈ
４ガス２１が石英チューブ２０の中に導入され、ＳｉＨ
４ガスの熱分解反応によって半導体基板１４の上にノン
ドーグ多結晶Ｓｉ膜が成長する。ドープ多結晶ＳｉＨ４
ガスを流しながら、バルブ１６を開くことによってドー
ピングガス２２を石英チューブ２０内に流し込む。ドー
ピングガスとしては、たとえば、Ｐ型不純物原子をドー
ピングする時は、Ｂ２Ｈ６ガス等が使用でき、また、Ｎ
型の不純物原子をドーピングする時は、Ａｓ１（３ガス
およびＰＨ３ガス等のガスが使用できる。以上のガス外
に、バルブ１７をあけキャリアガス２５を石英チューブ
２０内に入れても良い。キャリアガスとしてＮ２ガスＨ
ｅガス等が使われる。
上記のように半導体基板上に［ノンドーグ多結晶５ｉｌ
ｌと薄い［ドープ多結晶Ｓｉ膜」を交互に積層したもの
を通常の熱処理炉の甲に入れ「ドーグ多結晶Ｓｉ膜」領
域より「ノンドーグ多結晶５１ｆ１４」領域へ不純物原
子を拡散させる。拡散熱処理炉内温度は９５０℃よ！１
１２０１１℃までの間の温度が望ましい。炉内雰囲気は
不活性ガス雰囲気または酸化性雰囲気のいずれでも良い
が、酸化性の場合は、多結晶Ｓ１膜が酸化される為、所
望の厚さの多結晶Ｓｉ膜より厚く成長させておく必要が
ある。熱処理炉内に保持する時間は、多結晶Ｓｉ中の不
純？Ｉ濃度が均一になるような時間をとる。
ｌと薄い［ドープ多結晶Ｓｉ膜」を交互に積層したもの
を通常の熱処理炉の甲に入れ「ドーグ多結晶Ｓｉ膜」領
域より「ノンドーグ多結晶５１ｆ１４」領域へ不純物原
子を拡散させる。拡散熱処理炉内温度は９５０℃よ！１
１２０１１℃までの間の温度が望ましい。炉内雰囲気は
不活性ガス雰囲気または酸化性雰囲気のいずれでも良い
が、酸化性の場合は、多結晶Ｓ１膜が酸化される為、所
望の厚さの多結晶Ｓｉ膜より厚く成長させておく必要が
ある。熱処理炉内に保持する時間は、多結晶Ｓｉ中の不
純？Ｉ濃度が均一になるような時間をとる。
炉内温度が高ければ短時間の保持で良い。おおむね、１
０分から１２０分の間の保持時間である。
０分から１２０分の間の保持時間である。
次に、実際に作成した多結晶Ｓ１膜の濃度分布について
説明する。、１−１図と同様の構造で、絶縁膜２は熱酸
化５ｉＣ１＋ ’ｆ： １００ ｏＡにし、その上に成
長させたノンドープ多結晶Ｓｉ膜は４５０に、その上に
ある４層のドープ多結晶Ｓ１膜４，６，８゜１０の厚み
はすべて１１）ＯＡ、てれらの間にはさまれた３層のノ
ンドープ多結晶Ｓ１膜５，７．９の厚みはすべて９００
Ａで、一番上層のノンドープ多結晶Ｓ１膜は４５０Ａの
厚さである。ドーピング原子ばＰで、ドーピング量は１
×１０２／Ｃｄ０最上層をノンドープ多結晶膜にした理
由は、拡散熱処理の際外部拡散を防止する為である。（
外部拡散を防ぐ方法として上記の多結晶膜の上にＯＶＤ
法によってＳｉＯ２を積層するかまたは、最上層の多結
晶Ｓｉ膜をわずかに酸化させる方法もある。）この様な
ノンドープ多結晶Ｅｆｉ［とＰドープ多結晶５ｉｌ１４
とサンドインチ式多結晶Ｓ１＠を積層した半導体基板を
１０００℃に保持されたＮ２ 雰囲気中の熱処理炉で
拡散処理を行なう事によ５ｐの濃度分布が均一な多結晶
５１１１４が得られた。第５図は拡散前の多結晶Ｓ１膜
の厚み方向のＰ濃度分布を示したものである。なお、横
軸は８１０２と多結晶Ｓｉとの界面からの距離を示す。
説明する。、１−１図と同様の構造で、絶縁膜２は熱酸
化５ｉＣ１＋ ’ｆ： １００ ｏＡにし、その上に成
長させたノンドープ多結晶Ｓｉ膜は４５０に、その上に
ある４層のドープ多結晶Ｓ１膜４，６，８゜１０の厚み
はすべて１１）ＯＡ、てれらの間にはさまれた３層のノ
ンドープ多結晶Ｓ１膜５，７．９の厚みはすべて９００
Ａで、一番上層のノンドープ多結晶Ｓ１膜は４５０Ａの
厚さである。ドーピング原子ばＰで、ドーピング量は１
×１０２／Ｃｄ０最上層をノンドープ多結晶膜にした理
由は、拡散熱処理の際外部拡散を防止する為である。（
外部拡散を防ぐ方法として上記の多結晶膜の上にＯＶＤ
法によってＳｉＯ２を積層するかまたは、最上層の多結
晶Ｓｉ膜をわずかに酸化させる方法もある。）この様な
ノンドープ多結晶Ｅｆｉ［とＰドープ多結晶５ｉｌ１４
とサンドインチ式多結晶Ｓ１＠を積層した半導体基板を
１０００℃に保持されたＮ２ 雰囲気中の熱処理炉で
拡散処理を行なう事によ５ｐの濃度分布が均一な多結晶
５１１１４が得られた。第５図は拡散前の多結晶Ｓ１膜
の厚み方向のＰ濃度分布を示したものである。なお、横
軸は８１０２と多結晶Ｓｉとの界面からの距離を示す。
ノンドープ多結晶Ｓｉ膜の領域のＰ＃度はｌＸ１ｏ１２
／ｃａ以下で検出限界以下でめるが、ドープ多結晶Ｓ１
膜の領域１”ｌ： Ｉ Ｘ １０２０／ｃ４のＰ濃度で
りる。第４図は拡散熱処理後の多結晶５１ｔｉの厚み方
向のＰＭ！分布を示したものである。なお、横軸は５ｉ
Ｏｚと多結晶Ｓｉとの界面からの距離を示す。多結晶８
１嗅の全領域にわたシＰ漉度は均一に分布している。
／ｃａ以下で検出限界以下でめるが、ドープ多結晶Ｓ１
膜の領域１”ｌ： Ｉ Ｘ １０２０／ｃ４のＰ濃度で
りる。第４図は拡散熱処理後の多結晶５１ｔｉの厚み方
向のＰＭ！分布を示したものである。なお、横軸は５ｉ
Ｏｚと多結晶Ｓｉとの界面からの距離を示す。多結晶８
１嗅の全領域にわたシＰ漉度は均一に分布している。
以上の説明よシ明らかな様に、本発明によればドープ多
結晶ｓ１ｉの厚さと不純物原子濃度および不純物原子の
種類を適当にＪＡび拡散熱処理を行なう事によシ、Ｎ型
またはＰ型の不純物濃度を低濃度から高濃度丑での任意
の濃度を多結晶Ｓｉ膜の全領域で均一に分布された多結
晶Ｓｉ膜を製造する事が可能である。
結晶ｓ１ｉの厚さと不純物原子濃度および不純物原子の
種類を適当にＪＡび拡散熱処理を行なう事によシ、Ｎ型
またはＰ型の不純物濃度を低濃度から高濃度丑での任意
の濃度を多結晶Ｓｉ膜の全領域で均一に分布された多結
晶Ｓｉ膜を製造する事が可能である。
矛１図は本発明による多結晶Ｓｉ膜の構造の一例を示し
た図。牙２図は本発明による多結晶Ｓｉ膜の製造方法を
示す一例である。矛３図は本発明による多結晶Ｅｔｉｊ
ｌｉｉ（の拡散熱処理前のＰ濃度分布を多結晶ｓｔｍの
厚み方向に示した図、同じく第４図は拡散熱処理後の多
結晶５１１ｇ中のＰ＃度分布を示す図である。 １・・・８１基板、 ２・・・絶縁膜、５、５．
７．９．１１−・・・ノンドープ多結晶Ｓｉ膜、４、６
．８．１０・・・ドープ多結晶Ｓｉ膜、１２・・・抵抗
加熱炉、 １３・・・石英ボート、１４・・・半導体
基板、 １５．１６．１７・・・バルブ、 １８・・・真空ボンダ、 １９・・・排気管、２０・
・・石英チューブ、２１・・・Ｓｉ［（４ガス、２２・
・・ドーピングガス。 ２６・・・キャリアガス。 以 上 出願人 株式会社第二精工合 第１図 第２図 第３図 距離（八） 第４図 距離（Δ少
た図。牙２図は本発明による多結晶Ｓｉ膜の製造方法を
示す一例である。矛３図は本発明による多結晶Ｅｔｉｊ
ｌｉｉ（の拡散熱処理前のＰ濃度分布を多結晶ｓｔｍの
厚み方向に示した図、同じく第４図は拡散熱処理後の多
結晶５１１ｇ中のＰ＃度分布を示す図である。 １・・・８１基板、 ２・・・絶縁膜、５、５．
７．９．１１−・・・ノンドープ多結晶Ｓｉ膜、４、６
．８．１０・・・ドープ多結晶Ｓｉ膜、１２・・・抵抗
加熱炉、 １３・・・石英ボート、１４・・・半導体
基板、 １５．１６．１７・・・バルブ、 １８・・・真空ボンダ、 １９・・・排気管、２０・
・・石英チューブ、２１・・・Ｓｉ［（４ガス、２２・
・・ドーピングガス。 ２６・・・キャリアガス。 以 上 出願人 株式会社第二精工合 第１図 第２図 第３図 距離（八） 第４図 距離（Δ少
Claims (1)
- 半導体基板又は絶縁体薄膜の上に不純物原子をドーピン
グしない多結晶シリコンとＮ型またはＰ型の不純物原子
をドーピングしなから成長させた不純物原子をドーピン
グした多結晶シリコンとを交互に積層成長させた多層膜
構造とする工程と、前記不純物原子をドーピングした多
結晶シリコンの領域よシネ鈍物原子をドーピングしない
多結晶シリコンの領域へ不純物原子を拡散する熱処理工
程とからなる半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58013281A JPS59138332A (ja) | 1983-01-28 | 1983-01-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58013281A JPS59138332A (ja) | 1983-01-28 | 1983-01-28 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59138332A true JPS59138332A (ja) | 1984-08-08 |
Family
ID=11828811
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58013281A Pending JPS59138332A (ja) | 1983-01-28 | 1983-01-28 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59138332A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6422026A (en) * | 1987-07-17 | 1989-01-25 | Sony Corp | Manufacture of semiconductor device |
| JPH0234917A (ja) * | 1988-07-25 | 1990-02-05 | Kokusai Electric Co Ltd | 低濃度リンドープポリシリコン膜形成法 |
| JPH03142926A (ja) * | 1989-10-30 | 1991-06-18 | Matsushita Electron Corp | 多結晶シリコン膜の形成方法およびその製造装置 |
| JPH045824A (ja) * | 1990-04-23 | 1992-01-09 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0562904A (ja) * | 1990-07-16 | 1993-03-12 | Applied Materials Inc | 半導体ウエーハの段のある表面にドープされたポリシリコン層を形成する製法 |
| US5310698A (en) * | 1990-12-21 | 1994-05-10 | Siemens Aktiengesellschaft | Process for producing an arsenic-doped smooth polycrystalline silicon layer for very large scale integrated circuits |
| US5332689A (en) * | 1993-02-17 | 1994-07-26 | Micron Technology, Inc. | Method for depositing low bulk resistivity doped films |
| EP0639856A1 (en) * | 1993-08-20 | 1995-02-22 | Texas Instruments Incorporated | Method of doping a polysilicon layer and semiconductor device obtained |
| US5541137A (en) * | 1994-03-24 | 1996-07-30 | Micron Semiconductor Inc. | Method of forming improved contacts from polysilicon to silicon or other polysilicon layers |
| NL2015533B1 (en) * | 2015-09-30 | 2017-04-20 | Tempress Ip B V | Method of manufacturing of a solar cell and solar cell thus obtained. |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5125072A (ja) * | 1974-08-26 | 1976-03-01 | Hitachi Ltd | Taketsushohakumakuheno fujunbutsuno doopinguhoho |
-
1983
- 1983-01-28 JP JP58013281A patent/JPS59138332A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5125072A (ja) * | 1974-08-26 | 1976-03-01 | Hitachi Ltd | Taketsushohakumakuheno fujunbutsuno doopinguhoho |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6422026A (en) * | 1987-07-17 | 1989-01-25 | Sony Corp | Manufacture of semiconductor device |
| JPH0234917A (ja) * | 1988-07-25 | 1990-02-05 | Kokusai Electric Co Ltd | 低濃度リンドープポリシリコン膜形成法 |
| JPH03142926A (ja) * | 1989-10-30 | 1991-06-18 | Matsushita Electron Corp | 多結晶シリコン膜の形成方法およびその製造装置 |
| JPH045824A (ja) * | 1990-04-23 | 1992-01-09 | Toshiba Corp | 半導体装置の製造方法 |
| JPH0562904A (ja) * | 1990-07-16 | 1993-03-12 | Applied Materials Inc | 半導体ウエーハの段のある表面にドープされたポリシリコン層を形成する製法 |
| US5310698A (en) * | 1990-12-21 | 1994-05-10 | Siemens Aktiengesellschaft | Process for producing an arsenic-doped smooth polycrystalline silicon layer for very large scale integrated circuits |
| US5332689A (en) * | 1993-02-17 | 1994-07-26 | Micron Technology, Inc. | Method for depositing low bulk resistivity doped films |
| EP0639856A1 (en) * | 1993-08-20 | 1995-02-22 | Texas Instruments Incorporated | Method of doping a polysilicon layer and semiconductor device obtained |
| US5541137A (en) * | 1994-03-24 | 1996-07-30 | Micron Semiconductor Inc. | Method of forming improved contacts from polysilicon to silicon or other polysilicon layers |
| US5801087A (en) * | 1994-03-24 | 1998-09-01 | Micron Technology, Inc. | Method of forming improved contacts from polysilicon to siliconor other polysilicon layers |
| NL2015533B1 (en) * | 2015-09-30 | 2017-04-20 | Tempress Ip B V | Method of manufacturing of a solar cell and solar cell thus obtained. |
| CN108701727A (zh) * | 2015-09-30 | 2018-10-23 | 泰姆普雷斯艾普公司 | 制造太阳能电池的方法和由此获得的太阳能电池 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI751115B (zh) | 形成矽鍺錫膜的方法 | |
| EP0707344B1 (en) | Semiconductor device using a polysilicium thin film and production thereof | |
| JPWO1993002468A1 (ja) | 化学気相推積装置及び半導体膜形成方法と薄膜半導体装置の製造方法 | |
| JPH01161826A (ja) | 気相エピタキシャル成長法 | |
| JP6702268B2 (ja) | エピタキシャルウェーハの製造方法 | |
| WO2021140763A1 (ja) | エピタキシャルウェーハの製造方法及びエピタキシャルウェーハ | |
| JP2911694B2 (ja) | 半導体基板及びその製造方法 | |
| JP2001110750A5 (ja) | ||
| CN117878138A (zh) | 碳化硅半导体外延片及其制备方法、碳化硅半导体器件 | |
| JP2004281591A (ja) | 半導体エピタキシャルウエハとその製法，半導体装置及びその製法 | |
| JPH01134912A (ja) | 半導体薄膜の製造方法 | |
| JPH06333822A (ja) | 半導体装置 | |
| JPH1116838A (ja) | 多結晶シリコン膜の成長方法およびｃｖｄ装置 | |
| JPS5917529B2 (ja) | 半導体装置の製造方法 | |
| JPH04318921A (ja) | 薄膜トランジスタの製造方法 | |
| JP3112796B2 (ja) | 化学気相成長方法 | |
| JP2026035098A (ja) | シリセン層含有シリコン基板及びその作製方法 | |
| JPH01128515A (ja) | 多結晶シリコン膜の形成方法 | |
| JP3064363B2 (ja) | Ｓｉ薄膜の形成方法 | |
| JP3005253B2 (ja) | 多結晶半導体の形成方法 | |
| WO2026042490A1 (ja) | シリセン層含有シリコン基板及びその作製方法 | |
| JPH04199813A (ja) | 半導体装置の製造方法 | |
| JPH03248417A (ja) | 減圧エピタキシャル成長方法 | |
| JPS62163318A (ja) | 半導体素子及びその製造方法 | |
| JPS5935426A (ja) | 半導体装置の高濃度不純物拡散法 |