JPS5914187A - 微細パタ−ン形成方法 - Google Patents
微細パタ−ン形成方法Info
- Publication number
- JPS5914187A JPS5914187A JP57121649A JP12164982A JPS5914187A JP S5914187 A JPS5914187 A JP S5914187A JP 57121649 A JP57121649 A JP 57121649A JP 12164982 A JP12164982 A JP 12164982A JP S5914187 A JPS5914187 A JP S5914187A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- exposure device
- formation method
- resolution
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は露光装置の分解能風ドの慮細なパターンギャッ
プを有する導体等の微細パターン形成方法に関する。
プを有する導体等の微細パターン形成方法に関する。
（２）技術の背景
例えば磁気バブルメモリにおいては近時の高記憶容量に
併なってバブル転送用パーマロイパターンや制御用導体
パターンは増々微細化し、パターンギャップが１μｍ以
下のパターン形成が必要となっているが、これらパター
ン形成を電子ビーム露光等の装置を用いた場合には製造
コストが上昇し、安価なバブルメモリを提供できない。
併なってバブル転送用パーマロイパターンや制御用導体
パターンは増々微細化し、パターンギャップが１μｍ以
下のパターン形成が必要となっているが、これらパター
ン形成を電子ビーム露光等の装置を用いた場合には製造
コストが上昇し、安価なバブルメモリを提供できない。
このため従来から用いられている化学エツチング法やイ
オンミリング法でそのような微細パターン形成ができる
ことが要望されている。
オンミリング法でそのような微細パターン形成ができる
ことが要望されている。
（３）従来波３術と問題点
従来のイオンミリング法や化学エツチング法を用いたパ
ターン形成技術に於ては露光装置の分＄１１能以丁のパ
ターンギャップを有するパターンは形成できなかった。
ターン形成技術に於ては露光装置の分＄１１能以丁のパ
ターンギャップを有するパターンは形成できなかった。
（４）発明の目的
本発明は上記従来欠点を解決し、露光装置の分子能以丁
の微細パターンを安価に得ることを目的にしている。
の微細パターンを安価に得ることを目的にしている。
（５）発明の構成
本発明は上記目的を達成するため、露光装置の分Ｓ能以
上のパターンギャップのパターンをレジストの露光・現
像およびパターン形成膜のエツチングで形成した後、そ
のパターンにメンキを施して露光装置の分解能以下“の
微細なギャップのパターンを得る方法を特徴にしている
。
上のパターンギャップのパターンをレジストの露光・現
像およびパターン形成膜のエツチングで形成した後、そ
のパターンにメンキを施して露光装置の分解能以下“の
微細なギャップのパターンを得る方法を特徴にしている
。
すなわち、本発明はメッキが等号的に進むことを利用し
、最初に露光装置の分解能以上のパターンギャップ幅の
導体等のパターンを形成後、そのパターンをメッキする
ことにより、パターンは３次示的に太くなる。その結果
パターンギャップ幅が露光装置の分ｌ！Ｉ能以ドとなる
ようにしたものである。
、最初に露光装置の分解能以上のパターンギャップ幅の
導体等のパターンを形成後、そのパターンをメッキする
ことにより、パターンは３次示的に太くなる。その結果
パターンギャップ幅が露光装置の分ｌ！Ｉ能以ドとなる
ようにしたものである。
（６）発明の実施例
不発明の一実施例を第１図〜第３図に示す。
基板ｌの上に成膜されたパターン形成膜である金等から
なる導体膜は露光装置によって露光されたレジストパタ
ーン３をマスクにしてイオンミリングあるいは化学エツ
チング等で第１図のように導体パターン２が形成される
。ここでパターンギャップｇは露光装置の分解能以上と
はならない。次いでレジストパターン３を溶解して第２
図の状態にする。その後導体パターン２を電極Ｖこして
メッキするとメッキは膜厚２幅方向に等方的に進行し、
第３図の如くメッキ被着層４が形成される。この被着１
−４のギャップｇ′はｇより小さいことは自明である。
なる導体膜は露光装置によって露光されたレジストパタ
ーン３をマスクにしてイオンミリングあるいは化学エツ
チング等で第１図のように導体パターン２が形成される
。ここでパターンギャップｇは露光装置の分解能以上と
はならない。次いでレジストパターン３を溶解して第２
図の状態にする。その後導体パターン２を電極Ｖこして
メッキするとメッキは膜厚２幅方向に等方的に進行し、
第３図の如くメッキ被着層４が形成される。この被着１
−４のギャップｇ′はｇより小さいことは自明である。
通ｇのフオトリリで形成できる最小パターン幅は１μｍ
程度でおる。メッキを０２μｍ行なうとｇ′は０６μｍ
となり、フォトリソを使用しても本発明を別間すること
によりサブミクロンパターンギャップが形成できる。
程度でおる。メッキを０２μｍ行なうとｇ′は０６μｍ
となり、フォトリソを使用しても本発明を別間すること
によりサブミクロンパターンギャップが形成できる。
（７）発明の効果
本発明によれば露光装置の分解能以上のギャップ幅のパ
ターンを簡単に且つ安価に形成することができるので、
微細パターンギャップ幅の必安なバブルメモリや論理デ
バイスが実現でき、その効果は者しいものである。
ターンを簡単に且つ安価に形成することができるので、
微細パターンギャップ幅の必安なバブルメモリや論理デ
バイスが実現でき、その効果は者しいものである。
第１図〜第３図は本発明に係る微細パターン形成方法の
各工程を示す側面図である。 〔符号の説明〕 １ ・・・・・基 板 ２・・・・・・・導体ハターン
各工程を示す側面図である。 〔符号の説明〕 １ ・・・・・基 板 ２・・・・・・・導体ハターン
Claims (1)
- 露光装置の分Ｓ能以上のパターンギャップのパターンを
レジストのＡＮＮ光像像よびパターン形成膜のエツチン
グで形成後、そのパターンにメッキを施して露光装置の
分屏能以−ドの微細なギャップのパターンを形成する微
細パターン形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121649A JPS5914187A (ja) | 1982-07-13 | 1982-07-13 | 微細パタ−ン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57121649A JPS5914187A (ja) | 1982-07-13 | 1982-07-13 | 微細パタ−ン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5914187A true JPS5914187A (ja) | 1984-01-25 |
Family
ID=14816475
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57121649A Pending JPS5914187A (ja) | 1982-07-13 | 1982-07-13 | 微細パタ−ン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5914187A (ja) |
-
1982
- 1982-07-13 JP JP57121649A patent/JPS5914187A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3957552A (en) | Method for making multilayer devices using only a single critical masking step | |
| KR910015968A (ko) | 상부 자극 단부의 정렬을 위한 상부 자극 단부 형상을 가지는 박막 자기헤드 및 그 제조방법. | |
| JPS62245509A (ja) | 薄膜磁気ヘツドの製造方法 | |
| US4001061A (en) | Single lithography for multiple-layer bubble domain devices | |
| US4272348A (en) | Bubble device fabrication | |
| US20050011767A1 (en) | Manufacturing method for a magnetic recording medium stamp and manufacturing apparatus for a magnetic recording medium stamp | |
| JPS59155921A (ja) | レジストパタ−ンの形成方法 | |
| JP2567221B2 (ja) | 薄膜磁気ヘツド及びその製造方法 | |
| JPS6233580B2 (ja) | ||
| JPH0462451B2 (ja) | ||
| JPS5960723A (ja) | 薄膜磁気ヘツドのコア形成方法 | |
| JPH03132909A (ja) | レジストパターンの形成方法 | |
| JPH04358309A (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS59113622A (ja) | ステツプアンドリピ−ト方式露光方法 | |
| JPS6147692A (ja) | プリント回路板の製造方法 | |
| JPS61264586A (ja) | 磁気バブルメモリ素子 | |
| JP2862519B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPH048563A (ja) | 画像記録用電極の製造方法 | |
| JPS6328338B2 (ja) | ||
| JPS60107889A (ja) | 配線パタ−ンの形成方法 | |
| JPS59152584A (ja) | 磁気バブルメモリ作製法 | |
| KR19980020615A (ko) | 박막 자기헤드의 평탄화방법 | |
| JPS6275993A (ja) | 磁気バブル転送路の形成方法 | |
| JPS61123083A (ja) | 磁気バブルメモリ素子 | |
| JPH04348034A (ja) | 配線パターンの形成方法 |