JPS61123083A - 磁気バブルメモリ素子 - Google Patents
磁気バブルメモリ素子Info
- Publication number
- JPS61123083A JPS61123083A JP59245703A JP24570384A JPS61123083A JP S61123083 A JPS61123083 A JP S61123083A JP 59245703 A JP59245703 A JP 59245703A JP 24570384 A JP24570384 A JP 24570384A JP S61123083 A JPS61123083 A JP S61123083A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- marker
- magnetic
- ion implantation
- memory element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明にイオン注入形成によるバブル転送パターンとパ
ーマロイ等の磁性体パターンによるバブル転送パターン
が１チツプ内に混成されたノーイブ’Ｊ ノド型の磁気
バブルメモリ素子に係り、特に該素子作成プロセスにお
けるパターン作製時に利用する位置合わせマーカーの構
成に関するものであるＯ 不揮発性メモリであるバブルメモリは可動機構が不必要
でプリント板実装ができ、目一つ信頼性が高く長寿命で
あり、しかも情報の訃込み／読出しアクセスも比較的旨
速であるなど、磁気ディスクやフロッピィディスク等よ
シ優れた特徴を持っている。
ーマロイ等の磁性体パターンによるバブル転送パターン
が１チツプ内に混成されたノーイブ’Ｊ ノド型の磁気
バブルメモリ素子に係り、特に該素子作成プロセスにお
けるパターン作製時に利用する位置合わせマーカーの構
成に関するものであるＯ 不揮発性メモリであるバブルメモリは可動機構が不必要
でプリント板実装ができ、目一つ信頼性が高く長寿命で
あり、しかも情報の訃込み／読出しアクセスも比較的旨
速であるなど、磁気ディスクやフロッピィディスク等よ
シ優れた特徴を持っている。
ところで磁気バブルメモリも他のメモリ媒体と同様に記
憶容Ｉｆ１゛がＩＭｂｉｔから４Ｍｂｉｔと増加の一途
をたどり、それに伴いパターンの一層の微細化が行々わ
れでいるが、このような微細パターンを高精度に形成す
るにはパターン形成時の正確なパターン相互間の（Ｏ１
１合わせ技術が重要となる。
憶容Ｉｆ１゛がＩＭｂｉｔから４Ｍｂｉｔと増加の一途
をたどり、それに伴いパターンの一層の微細化が行々わ
れでいるが、このような微細パターンを高精度に形成す
るにはパターン形成時の正確なパターン相互間の（Ｏ１
１合わせ技術が重要となる。
第５図にハイブリッドバブル素子の従来の作製工程の断
面図を示す。
面図を示す。
図り（おいて１′はウェハー状態のＧＧＧ （ガドリニ
ウム・ガリウムガーネット）基板、２′は磁性薄膜、３
′はイオン注入転送パターン（バブル記憶用の多数のマ
イナー転送路を与える）の形成用マスク、４’ｉｔｓ体
パターン８′の位置合わせマーカー形成用パターン、６
ａ′はイオン注入部、６ｂ′はイオン注入転送パターン
、６Ｃ′は導体パターン８′のマスク位置合わせ用マー
カーパターン、７／ 、１０’。
ウム・ガリウムガーネット）基板、２′は磁性薄膜、３
′はイオン注入転送パターン（バブル記憶用の多数のマ
イナー転送路を与える）の形成用マスク、４’ｉｔｓ体
パターン８′の位置合わせマーカー形成用パターン、６
ａ′はイオン注入部、６ｂ′はイオン注入転送パターン
、６Ｃ′は導体パターン８′のマスク位置合わせ用マー
カーパターン、７／ 、１０’。
１３′は絶縁層、８′はバブル制御用の導体パターン、
９′ハバーマロイパターン１１′の位置合わせ用マーカ
ーパターン、１１′ハメジヤーライン等のバブル転送路
を形成するパーマロイパターン、１２′はパーマロイ用
マーカーパターンである。
９′ハバーマロイパターン１１′の位置合わせ用マーカ
ーパターン、１１′ハメジヤーライン等のバブル転送路
を形成するパーマロイパターン、１２′はパーマロイ用
マーカーパターンである。
捷ず（ａ）の如＜ＧＧＧ基板１′りに液相成長法により
磁性ガーネット等の磁性薄膜２′ヲ形成し、その表面に
転送パターンの形成用マスク３′とパターン４′ヲ同時
にパターン形成する。この際、マスク３′は複数チップ
が形成されるように複数群が磁性薄膜２′のウェハー表
面に形成されるが、パターン４′はチップとして用いな
い領域すなわち該ウェハーの四隅に所定数形成される。
磁性ガーネット等の磁性薄膜２′ヲ形成し、その表面に
転送パターンの形成用マスク３′とパターン４′ヲ同時
にパターン形成する。この際、マスク３′は複数チップ
が形成されるように複数群が磁性薄膜２′のウェハー表
面に形成されるが、パターン４′はチップとして用いな
い領域すなわち該ウェハーの四隅に所定数形成される。
３′、４′のパターン材料は例えばＣｒ−Ａｕ等である
。そしてこの状態から磁性薄膜２′の全表面にＮｅある
いは水素等のイオン全必要に応じて多重注入する。
。そしてこの状態から磁性薄膜２′の全表面にＮｅある
いは水素等のイオン全必要に応じて多重注入する。
次に（ｂ）の如くマスク３′とパターン４′をエツチン
グ除去すると、イオン注入部６ａ’により囲まれたマイ
ナー転送路を形成するコンティギュアス・ディスク状の
イオン注入転送パターン６ｂ’とマーカーパターン６０
′が現われる。この際イオン注入部６ａ’は約数十へ盛
り上がりわずかな段差が形成される。その後（ｃ）の如
＜ Ｓｉｎ、等の絶縁＠７′を被覆１７、その−ヒに導
体パターン８′トマーカーパターン９′ヲマーカーパタ
ーン６ｃ”ｋパターン相互間の位置合わせマーカーとし
て利用し同時にパターン形成する。この時絶縁層７′に
より被覆されたイオン注入部６ａ’の段差部は一層小さ
くなり、マーカーパターン６ｃ’の位置が不鮮明（ホヤ
ケル）となるため転送パターン６ｂ’と導体パターン８
′の位置合わせ精度は悪く、最悪の場合＋０．３μｍと
なる。その後（ｄ）の如＜ ＰＬＯ８（ポリ−・ラダー
・オルガノ・シロキサン）樹脂等からなる絶縁層１０′
の平担化プロセスを行い、その−Ｌにパーマロイバター
／Ｉｌ’、！：バーマロイマーカーパターン１２’にマ
ーカ−パターン９′ヲパターン相互間の位置合わせマー
カーとして利用し同時にパターン形成し、保祷用の絶縁
層１３′ヲ形成してウエノ・−状のバブルメモリ素子を
作製する。この後、該ウェハーを分割することにより多
数のバブルメモリ素子が得られる。
グ除去すると、イオン注入部６ａ’により囲まれたマイ
ナー転送路を形成するコンティギュアス・ディスク状の
イオン注入転送パターン６ｂ’とマーカーパターン６０
′が現われる。この際イオン注入部６ａ’は約数十へ盛
り上がりわずかな段差が形成される。その後（ｃ）の如
＜ Ｓｉｎ、等の絶縁＠７′を被覆１７、その−ヒに導
体パターン８′トマーカーパターン９′ヲマーカーパタ
ーン６ｃ”ｋパターン相互間の位置合わせマーカーとし
て利用し同時にパターン形成する。この時絶縁層７′に
より被覆されたイオン注入部６ａ’の段差部は一層小さ
くなり、マーカーパターン６ｃ’の位置が不鮮明（ホヤ
ケル）となるため転送パターン６ｂ’と導体パターン８
′の位置合わせ精度は悪く、最悪の場合＋０．３μｍと
なる。その後（ｄ）の如＜ ＰＬＯ８（ポリ−・ラダー
・オルガノ・シロキサン）樹脂等からなる絶縁層１０′
の平担化プロセスを行い、その−Ｌにパーマロイバター
／Ｉｌ’、！：バーマロイマーカーパターン１２’にマ
ーカ−パターン９′ヲパターン相互間の位置合わせマー
カーとして利用し同時にパターン形成し、保祷用の絶縁
層１３′ヲ形成してウエノ・−状のバブルメモリ素子を
作製する。この後、該ウェハーを分割することにより多
数のバブルメモリ素子が得られる。
ところで（ｄ＞の工程はパーマロイパターン１１′ト転
送パターン６ｂ’の位置合わせ精度がバブルメモ１１％
５子の特性に大きく影響をおよぼすので重要な工程とな
るが、絶縁１ｍ ７’ 、１０’等により転送パターン
６ｂ’の段差位置は極めて見づらい。
送パターン６ｂ’の位置合わせ精度がバブルメモ１１％
５子の特性に大きく影響をおよぼすので重要な工程とな
るが、絶縁１ｍ ７’ 、１０’等により転送パターン
６ｂ’の段差位置は極めて見づらい。
このため従来では導体マーカーパターン９′とパーマロ
イマーカーパターン１２′とによす位置合わせを行寿っ
て、転送パターン６ｂ’とパーマロイパターン１１′の
位を関係を間接的に合わせているが、こわではマーカー
パターン９′は栖めて大きな形成誤差を含むため高精度
のパターン相互間の位置合わせができない。
イマーカーパターン１２′とによす位置合わせを行寿っ
て、転送パターン６ｂ’とパーマロイパターン１１′の
位を関係を間接的に合わせているが、こわではマーカー
パターン９′は栖めて大きな形成誤差を含むため高精度
のパターン相互間の位置合わせができない。
〔発明が解決しようとする問題点〕
従来ではイオン注入後の転送パターン形成用マスクのエ
ツチング時に位置合わせマーカーもエツチングするため
、イオン注入転送パターンの位置合わせマーカー部が非
常に見づらく々る。しかも該マーカー部はその上に絶縁
層が被覆されるため導体パターン形成用マスクとの位置
合わせが一層不明瞭となり パーマロイパターンの形成
工程においてはほとんど見えなくなる。このため従来で
はイオン注入転送パターンとバーマロイパターンノ位置
合わせは導体マーカーパターンによる間接的位置出しと
せざるを得す、高１１１度のパターン形成ができず、亮
信頼度σ）高密度バブルメモリ素子を得ることができな
かった。
ツチング時に位置合わせマーカーもエツチングするため
、イオン注入転送パターンの位置合わせマーカー部が非
常に見づらく々る。しかも該マーカー部はその上に絶縁
層が被覆されるため導体パターン形成用マスクとの位置
合わせが一層不明瞭となり パーマロイパターンの形成
工程においてはほとんど見えなくなる。このため従来で
はイオン注入転送パターンとバーマロイパターンノ位置
合わせは導体マーカーパターンによる間接的位置出しと
せざるを得す、高１１１度のパターン形成ができず、亮
信頼度σ）高密度バブルメモリ素子を得ることができな
かった。
本発明の目的はｌ−、記問題点を解決することにある０
〔問題点を解決するための手段〕
十記問題点を解決するだめの手段として本発明では、磁
性薄膜にイオン注入によりイオン注入転送パターンが形
成され、目つ該磁性薄膜−ヒに導体パターンと磁性体パ
ターンが絶縁層を被覆１〜て形成される磁気バブルメモ
リ素子において、前記磁性薄膜に前記イオン注入転送パ
ターン或は前記磁性体パターンの少なくとも一方のマス
ク位置合わぜ用マーカーパターンを隆起形状に形成した
ことｆＱ４ｊ徴とする磁父バブルメモリ素子を提供する
。
性薄膜にイオン注入によりイオン注入転送パターンが形
成され、目つ該磁性薄膜−ヒに導体パターンと磁性体パ
ターンが絶縁層を被覆１〜て形成される磁気バブルメモ
リ素子において、前記磁性薄膜に前記イオン注入転送パ
ターン或は前記磁性体パターンの少なくとも一方のマス
ク位置合わぜ用マーカーパターンを隆起形状に形成した
ことｆＱ４ｊ徴とする磁父バブルメモリ素子を提供する
。
この手段では磁性薄膜にパターン相互間の位置合わせマ
ーカーパターンが隆起形状に形成されるため、マーカー
パターンの見づらさという問題が々くなり、高精度のパ
ターン相互間の位置合わせを行々うことができる。
ーカーパターンが隆起形状に形成されるため、マーカー
パターンの見づらさという問題が々くなり、高精度のパ
ターン相互間の位置合わせを行々うことができる。
本発明をハイブリッドバブルメモリ素子の作製を例に説
明する。
明する。
第１図（ａ）〜（ｄ）は本発明の第１実施例によるバイ
ブ’Ｉ ノドバブルメモリ素子の作製工程を示す断面図
、第２図（ａ） ＝ （ｃ）は本発明の他の実施例によ
るハイプリントバブルメモリ素子の作製工程を示す断面
図、第３図は本発明により作製するハイブリッドバブル
メモリ素子の転送路構成図、第４図（ａ）（ｂ）は第３
図のマイナー転送路とメジャー転送路の接合部を示す図
で（ａ）が平面図、（ｂ）が（ａ）図のａ−ａ’間にお
ける矢印方向に見た断面図である。
ブ’Ｉ ノドバブルメモリ素子の作製工程を示す断面図
、第２図（ａ） ＝ （ｃ）は本発明の他の実施例によ
るハイプリントバブルメモリ素子の作製工程を示す断面
図、第３図は本発明により作製するハイブリッドバブル
メモリ素子の転送路構成図、第４図（ａ）（ｂ）は第３
図のマイナー転送路とメジャー転送路の接合部を示す図
で（ａ）が平面図、（ｂ）が（ａ）図のａ−ａ’間にお
ける矢印方向に見た断面図である。
これらの図において１はＧＧＧ（ガドリニウム・ガリウ
ムφガーネット）基板、２１−ｊ：磁性薄膜、３゜１４
はイオン注入転送パターンの形成用マスク、４は導体パ
ターン用マーカーパターン、５はパーマロイパターン用
マーカーパターン、６，１８はイア− オン注入部、？、Ｉｎ、１３は絶縁層、８は導体パター
ン、９は導体パターンのマーカーパターン、１１はパー
マロイパターン、１２はパーマロイパターンのマーカー
パターン、１５．！＝１６Ｈパターン相互間の位置合せ
マーカーパターンの形成用マスク、１５′はパーマロイ
パターン用マーカーパターン、１６′は導体パターン用
マーカーパターン、１７はレジスト、１９はイオン注入
転送パターン、２゜はマーカー部、２０′はエツチング
により形成される溝、２１はバブル発生器、２２は書込
みメジャーライン、２２′は読出しメジャーライン、２
３はトランスファ機能やスワップ機能を果たす書込みゲ
ート、２４はマイナーループ、２５はブロックレプリケ
ート機能を果たす読出しゲート、２６は検出器、２７，
２８．２９はパーマロイパターンである。
ムφガーネット）基板、２１−ｊ：磁性薄膜、３゜１４
はイオン注入転送パターンの形成用マスク、４は導体パ
ターン用マーカーパターン、５はパーマロイパターン用
マーカーパターン、６，１８はイア− オン注入部、？、Ｉｎ、１３は絶縁層、８は導体パター
ン、９は導体パターンのマーカーパターン、１１はパー
マロイパターン、１２はパーマロイパターンのマーカー
パターン、１５．！＝１６Ｈパターン相互間の位置合せ
マーカーパターンの形成用マスク、１５′はパーマロイ
パターン用マーカーパターン、１６′は導体パターン用
マーカーパターン、１７はレジスト、１９はイオン注入
転送パターン、２゜はマーカー部、２０′はエツチング
により形成される溝、２１はバブル発生器、２２は書込
みメジャーライン、２２′は読出しメジャーライン、２
３はトランスファ機能やスワップ機能を果たす書込みゲ
ート、２４はマイナーループ、２５はブロックレプリケ
ート機能を果たす読出しゲート、２６は検出器、２７，
２８．２９はパーマロイパターンである。
まず本発明に係る磁気バブルメモリ素子の全体構成を第
３図、第４図を参照しながら説明する。
３図、第４図を参照しながら説明する。
本磁気バブルメモリ素子は磁性薄膜２土にバブル発生器
２１、メジャーライン２２ 、２２’ 、書込み一８＝ ゲート２３、マイナーループ２４、読出しゲート２５、
検出器２６をパターン形成および積ｆ４形成１７て構成
されている。そして、本磁気バブルメモリ素子は、バブ
ル発生器２１で発生さぜられたバブル情報がメジャーラ
イン２２を転送し、書込みゲート２３によりマイナール
ープ２４にヤ１込１れる。マイナーループ２４内の情報
は胱出しゲート２５によりメジャーライン２２′に読出
され、検出器２６で検出される。
２１、メジャーライン２２ 、２２’ 、書込み一８＝ ゲート２３、マイナーループ２４、読出しゲート２５、
検出器２６をパターン形成および積ｆ４形成１７て構成
されている。そして、本磁気バブルメモリ素子は、バブ
ル発生器２１で発生さぜられたバブル情報がメジャーラ
イン２２を転送し、書込みゲート２３によりマイナール
ープ２４にヤ１込１れる。マイナーループ２４内の情報
は胱出しゲート２５によりメジャーライン２２′に読出
され、検出器２６で検出される。
第３図におけるメジャーラインとマイナーループの接合
部は第４図（ａ）（ｔ＋）に示す如く、磁性薄膜２にイ
オン注入法によって非イオン注入領域のイオン注入転送
パターンからなるマイナーループ２４が形成され、その
上に絶縁層７を被覆してＵ字状の導体パターン８が形成
され、さらにその上に絶縁層ｌＯを被覆してメジャーラ
イン２２（２２’）を構成するパーマロイパターン２７
、２８ 、２９ カ形成されており、ピカノクスバー
マロイパターン２７はマイナーループ２４のカスプと対
向し、導体パターン８は両者を結んだ線上に配置されて
いる。
部は第４図（ａ）（ｔ＋）に示す如く、磁性薄膜２にイ
オン注入法によって非イオン注入領域のイオン注入転送
パターンからなるマイナーループ２４が形成され、その
上に絶縁層７を被覆してＵ字状の導体パターン８が形成
され、さらにその上に絶縁層ｌＯを被覆してメジャーラ
イン２２（２２’）を構成するパーマロイパターン２７
、２８ 、２９ カ形成されており、ピカノクスバー
マロイパターン２７はマイナーループ２４のカスプと対
向し、導体パターン８は両者を結んだ線上に配置されて
いる。
該接合部では導体パターン８に印加する′ｉ（流パルス
によって、バブルがマイナーループ２４からメジャーラ
イン２２（２２’）へ或はメジャーライン２２（２２’
）からマイナーループ２４への転送制御が行なわれる関
係から、特υてマイナーループ２４とパーマロイパター
ン２７の位置関係を正確に形成する必要がある。
によって、バブルがマイナーループ２４からメジャーラ
イン２２（２２’）へ或はメジャーライン２２（２２’
）からマイナーループ２４への転送制御が行なわれる関
係から、特υてマイナーループ２４とパーマロイパター
ン２７の位置関係を正確に形成する必要がある。
次に第１図、第２図により本発明の特徴部分の実輸例ｆ
説明する。
説明する。
第１図（ａ）〜（（１）はパターン００′ｒ置関係が精
度よ〈形成できる本発明の第１実施例であるハイブリ。
度よ〈形成できる本発明の第１実施例であるハイブリ。
ドパプルメモリ素子の作製工程を示す断面図である。
−まず（ａ）の如く磁性ｍ瞳２．１−のＡｌｌやＣｒ−
Ａｕの転送パターンの形Ｔｌｙ用マスク３の形成時に導
体バター／用の位１ｈ′合わせマーカーパターン４な’
＋ Ｕ ＶＣパーマＩＵイパターン用位置合わせマーカ
ーパターン５を同時に形成し、イオン注入を行う。その
後エツチング（ｌ（より転送パターンの形成用マスク３
のみを除去１−７、マーカーパターン４および５けレジ
ストヲ冷布１．ておくことによりエツチングせずにその
捷ま残こｌ〜て隆起形状に形成する。
Ａｕの転送パターンの形Ｔｌｙ用マスク３の形成時に導
体バター／用の位１ｈ′合わせマーカーパターン４な’
＋ Ｕ ＶＣパーマＩＵイパターン用位置合わせマーカ
ーパターン５を同時に形成し、イオン注入を行う。その
後エツチング（ｌ（より転送パターンの形成用マスク３
のみを除去１−７、マーカーパターン４および５けレジ
ストヲ冷布１．ておくことによりエツチングせずにその
捷ま残こｌ〜て隆起形状に形成する。
この＃Ｊ伸力匍）でマーカーパターン４および５け素子
！＋！ｆ（’ＩＶｃ影響をおよぼさ々いウェハー四隅に
形成する。さらに（ｃ）の如く絶縁１？ｉＪ７を被覆し
て導体パターン８およｒドラ−カーパターン９をマーカ
ーパターン４ｆパターンの位置決め（基準）として用い
形成する。この時の位置合わせはマーカーパターン４，
５が存在するため絶縁層７が被覆されてもその隆起ｖｉ
ｆ！１￥明で、位置合わせしや丁くなる。
！＋！ｆ（’ＩＶｃ影響をおよぼさ々いウェハー四隅に
形成する。さらに（ｃ）の如く絶縁１？ｉＪ７を被覆し
て導体パターン８およｒドラ−カーパターン９をマーカ
ーパターン４ｆパターンの位置決め（基準）として用い
形成する。この時の位置合わせはマーカーパターン４，
５が存在するため絶縁層７が被覆されてもその隆起ｖｉ
ｆ！１￥明で、位置合わせしや丁くなる。
そして（ｄ）の如く樹脂の絶縁層］、 ＯＫてブレーナ
化”を行い、その十にパーマロイパターン１１およびマ
ーカーパターン１２をマーカーバター７５ｆパターンの
位置決めとして用い形成する。最後に絶縁層１３を形成
することにより本発明に係るバブルメモリ素子が作製さ
れる。
化”を行い、その十にパーマロイパターン１１およびマ
ーカーパターン１２をマーカーバター７５ｆパターンの
位置決めとして用い形成する。最後に絶縁層１３を形成
することにより本発明に係るバブルメモリ素子が作製さ
れる。
第２図は本発明の曲の実施例を示す図である。
第２犬がｉＨ例においては捷ず、第２図（ａ）の如く転
送パターンの形成用マスク１４、位置合わせマーカーパ
ターン形成用マスク１５．１６を形成し、しかる後、全
面にイオンを注入してイオン注入部１８を形成する。次
に（ｂ）の如くレジスト１７をマーカ’Ｆｉｌ（２０ｋ
除いて転送パターンの形成用マスク１４とその周辺（メ
モリ使用領域）に塗布する。次にイオン注入部１８は非
イオン注入部よりエツチング速度が速いこと全利用して
マーカー部２０のイオン注入部１８をエツチングしてバ
ブル結晶の一部全除去して溝２０′を形成する。その後
（ｃ）の如くレジスト１７々らびに転送パターンの形成
用マスク１４とマスク１５．１６ ｋ除去することによ
り、イオン注入転送パターン１９が形成され、同時に隆
起した導体パターン用どパーマロイパターン用のマスク
位置合せ用マーカーパターン１５′および１６′が形成
される。
送パターンの形成用マスク１４、位置合わせマーカーパ
ターン形成用マスク１５．１６を形成し、しかる後、全
面にイオンを注入してイオン注入部１８を形成する。次
に（ｂ）の如くレジスト１７をマーカ’Ｆｉｌ（２０ｋ
除いて転送パターンの形成用マスク１４とその周辺（メ
モリ使用領域）に塗布する。次にイオン注入部１８は非
イオン注入部よりエツチング速度が速いこと全利用して
マーカー部２０のイオン注入部１８をエツチングしてバ
ブル結晶の一部全除去して溝２０′を形成する。その後
（ｃ）の如くレジスト１７々らびに転送パターンの形成
用マスク１４とマスク１５．１６ ｋ除去することによ
り、イオン注入転送パターン１９が形成され、同時に隆
起した導体パターン用どパーマロイパターン用のマスク
位置合せ用マーカーパターン１５′および１６′が形成
される。
この実施例による第２図（ｃ）の状態Ｆｉ第１図（ｂ）
と等価で、その後は第１図（ｃ）（ｄ）と同様に導体お
よびパーマロイパターン形成が行なわれる。
と等価で、その後は第１図（ｃ）（ｄ）と同様に導体お
よびパーマロイパターン形成が行なわれる。
この実施例では紀１図（ｃｌの絶縁層形成前の洸浄二「
程時にマーカーマスク１４．１５の剥離の恐れがある場
合に特に効果がある。
程時にマーカーマスク１４．１５の剥離の恐れがある場
合に特に効果がある。
本発明の磁気バブルメモリ素子によれば、磁性薄膜にパ
ターン相互間の位置合わせ用のマーカーパターンを隆起
形状に形成したため、該マーカーパターンの見づらさが
なくなるのでパターン相互間の位置合わせ精度が向上し
、素子特性の良好な高密度バブルメモリ素子を再現性良
く製作でき、その実用上の効果は多大である。
ターン相互間の位置合わせ用のマーカーパターンを隆起
形状に形成したため、該マーカーパターンの見づらさが
なくなるのでパターン相互間の位置合わせ精度が向上し
、素子特性の良好な高密度バブルメモリ素子を再現性良
く製作でき、その実用上の効果は多大である。
第１図（ａ）〜（ｄ）は本発明による磁気バブルメモリ
素子作製法の第１実施例を説明するだめの断面図、第２
図は本発明による磁気バブルメモリ素子作製法の他の実
施例を説明するだめの断面図である。 第３図は本発明により作製されるハイブリッドバブルメ
モリ素子のバブル転送路の構成図、第４図（ａ）（ｂｌ
ｎ第３図のマイナーループとパーマロイパターンの接
合部を拡大した平面図と断面図である。 第５図（ａ）〜（ｄ）は従来の磁気バブルメモリ素子の
作製法を説明するための図である。 〔符号のｔ悦明〕 ３．１４ イオン注入転送パターンの形成用マスク、 ４ 、１６’ 導体パターン用のパターン相互間の
位置合せ用マーカーパターン、 ５ 、１５’ パーマロイパターン用のパターン相
互間の位置合せ用マーカーパターン、 ６．１８ イオン注入部、 ８− ・ 導体パターン、 ９ ・ 導体パターンのマーカーパターン、１１・
パーマロイパターン、 １２ パーマロイパターンのマーカーパターン。
素子作製法の第１実施例を説明するだめの断面図、第２
図は本発明による磁気バブルメモリ素子作製法の他の実
施例を説明するだめの断面図である。 第３図は本発明により作製されるハイブリッドバブルメ
モリ素子のバブル転送路の構成図、第４図（ａ）（ｂｌ
ｎ第３図のマイナーループとパーマロイパターンの接
合部を拡大した平面図と断面図である。 第５図（ａ）〜（ｄ）は従来の磁気バブルメモリ素子の
作製法を説明するための図である。 〔符号のｔ悦明〕 ３．１４ イオン注入転送パターンの形成用マスク、 ４ 、１６’ 導体パターン用のパターン相互間の
位置合せ用マーカーパターン、 ５ 、１５’ パーマロイパターン用のパターン相
互間の位置合せ用マーカーパターン、 ６．１８ イオン注入部、 ８− ・ 導体パターン、 ９ ・ 導体パターンのマーカーパターン、１１・
パーマロイパターン、 １２ パーマロイパターンのマーカーパターン。
Claims (4)
- （１）磁性薄膜にイオン注入によりイオン注入転送パタ
ーンが形成され、且つ該磁性薄膜上に導体パターンと磁
性体パターンが絶縁層を被覆して形成される磁気バブル
メモリ素子において、前記磁性薄膜に前記イオン注入転
送パターン或は前記磁性体パターンの少なくとも一方の
マスク位置合わせ用マーカーパターンを隆起形状に形成
したことを特徴とする磁気バブルメモリ素子。 - （２）前記隆起マーカーパターンは、少なくとも導体パ
ターン用と磁性体パターン用の二個を有することを特徴
とする特許請求の範囲第１項記載の磁気バブルメモリ素
子。 - （３）前記隆起マーカーパターンは、前記イオン注入転
送パターンの形成用マスクを形成する時に同時に該マス
ク材にて形成されていることを特徴とする特許請求の範
囲第１項記載の磁気バブルメモリ素子。 - （４）前記隆起マーカーパターンは、前記磁性薄膜にお
けるマーカー部のイオン注入部をエッチング除去して溝
を形成することにより生成されていることを特徴とする
特許請求の範囲第１項記載の磁気バブルメモリ素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59245703A JPS61123083A (ja) | 1984-11-20 | 1984-11-20 | 磁気バブルメモリ素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59245703A JPS61123083A (ja) | 1984-11-20 | 1984-11-20 | 磁気バブルメモリ素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61123083A true JPS61123083A (ja) | 1986-06-10 |
| JPS641876B2 JPS641876B2 (ja) | 1989-01-12 |
Family
ID=17137548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59245703A Granted JPS61123083A (ja) | 1984-11-20 | 1984-11-20 | 磁気バブルメモリ素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61123083A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4936930A (en) * | 1988-01-06 | 1990-06-26 | Siliconix Incorporated | Method for improved alignment for semiconductor devices with buried layers |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720986A (en) * | 1980-07-11 | 1982-02-03 | Hitachi Ltd | Photomask for producing of magnetic bubble memory chip |
| JPS58197810A (ja) * | 1982-05-14 | 1983-11-17 | Hitachi Ltd | 磁気バブルメモリ素子作成用マスク |
| JPS5994293A (ja) * | 1982-11-22 | 1984-05-30 | Nec Corp | 磁気バブル記憶素子 |
-
1984
- 1984-11-20 JP JP59245703A patent/JPS61123083A/ja active Granted
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5720986A (en) * | 1980-07-11 | 1982-02-03 | Hitachi Ltd | Photomask for producing of magnetic bubble memory chip |
| JPS58197810A (ja) * | 1982-05-14 | 1983-11-17 | Hitachi Ltd | 磁気バブルメモリ素子作成用マスク |
| JPS5994293A (ja) * | 1982-11-22 | 1984-05-30 | Nec Corp | 磁気バブル記憶素子 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4936930A (en) * | 1988-01-06 | 1990-06-26 | Siliconix Incorporated | Method for improved alignment for semiconductor devices with buried layers |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS641876B2 (ja) | 1989-01-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW199234B (ja) | ||
| US4321641A (en) | Thin film magnetic recording heads | |
| JPH0130408B2 (ja) | ||
| US4603473A (en) | Method of fabricating integrated semiconductor circuit | |
| JPH01123157A (ja) | 半導体ｌｓｉ検査装置用プローブヘッド及びその製造方法 | |
| US6521335B1 (en) | Method of fabricating a submicron narrow writer pole | |
| JPH0313673B2 (ja) | ||
| US4134801A (en) | Terminal connections on microcircuit chips | |
| JPS6059669B2 (ja) | 高密度バブルメモリ素子 | |
| JPS641876B2 (ja) | ||
| JP3468417B2 (ja) | 薄膜形成方法 | |
| US10615337B2 (en) | Process for creating a high density magnetic tunnel junction array test platform | |
| JPS59185031A (ja) | 磁気デ−タ・パタ−ンの形成方法 | |
| JP2975132B2 (ja) | 薄膜磁気ヘッドおよび薄膜磁気ヘッドへの記号群の付与方法 | |
| JPS59113622A (ja) | ステツプアンドリピ−ト方式露光方法 | |
| US6597597B2 (en) | Low temperature attaching process for MRAM components | |
| JPS62229512A (ja) | 薄膜磁気ヘツド及びその製造方法 | |
| JPH0213392B2 (ja) | ||
| JPS5856193B2 (ja) | 磁気バブルメモリ素子 | |
| Fuller et al. | System and fabrication techniques for a solid-state random-access mass memory | |
| JPS63142585A (ja) | イオン注入転送路形成法 | |
| JPH0346185A (ja) | 磁気記憶素子 | |
| JPS5914187A (ja) | 微細パタ−ン形成方法 | |
| JPS6336069B2 (ja) | ||
| GB1577226A (en) | Terminal connections on microcircuit chips |