JPS591426Y2 - 昇圧回路 - Google Patents
昇圧回路Info
- Publication number
- JPS591426Y2 JPS591426Y2 JP14704178U JP14704178U JPS591426Y2 JP S591426 Y2 JPS591426 Y2 JP S591426Y2 JP 14704178 U JP14704178 U JP 14704178U JP 14704178 U JP14704178 U JP 14704178U JP S591426 Y2 JPS591426 Y2 JP S591426Y2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- core
- capacitor
- voltage
- inductance
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【考案の詳細な説明】
本考案は小型のラジオ受信等に好適な昇圧回路の改良に
関する。
関する。
近年、音響機器等の小型化が著しいが、特にラジオ受信
機などは小型化、軽量化をめざましくいわゆる薄型ラジ
オとして活発化している。
機などは小型化、軽量化をめざましくいわゆる薄型ラジ
オとして活発化している。
これに伴なって乾電池などの電源部も収納容積の縮小な
どによって制限されて動作電源電圧も低電圧化されてい
る。
どによって制限されて動作電源電圧も低電圧化されてい
る。
しかしながら、電源電圧が低く設定されながらも、例え
ば同調用のバリキャップ(可変容量ダイオード)の駆動
回路など比較的高電圧を要する個所が往々にしである。
ば同調用のバリキャップ(可変容量ダイオード)の駆動
回路など比較的高電圧を要する個所が往々にしである。
そこで、低電圧から高電圧に変換する昇圧回路が考えら
れ、また実施されているが、主として発振回路を利用し
て整流する方式が一般である。
れ、また実施されているが、主として発振回路を利用し
て整流する方式が一般である。
ところで、従来の発振回路を利用したものでは回路的に
構成が複雑であす、シかも、構成部分のインダクタンス
を形成するコイル巻きコアは小型化を要求されると共に
磁気シールドを良好にしなければならないが、コアを小
型化すると飽和してしまい充分な昇圧を得ることができ
なかった。
構成が複雑であす、シかも、構成部分のインダクタンス
を形成するコイル巻きコアは小型化を要求されると共に
磁気シールドを良好にしなければならないが、コアを小
型化すると飽和してしまい充分な昇圧を得ることができ
なかった。
本考案は上述した点に鑑み威されたもので、共振回路を
インダクタンスとコンデンサからなる直列共振回路とし
た発振回路の出力を整流平滑して昇圧された直流出力電
圧を得ると共に上記インダクタンスを得るコイル巻きコ
アを予め二分割した中心突出部付きポットコアとして中
間タップを除去し且つ結合した状態で一方の中心突出部
コアと他方の中心突出部コアとのあいだでギャップを有
する如く構成することによって、磁気シールド効果を損
なうことなく昇圧し、しかも回路構成が簡単で充分に小
型化できる昇圧回路を提供するものである。
インダクタンスとコンデンサからなる直列共振回路とし
た発振回路の出力を整流平滑して昇圧された直流出力電
圧を得ると共に上記インダクタンスを得るコイル巻きコ
アを予め二分割した中心突出部付きポットコアとして中
間タップを除去し且つ結合した状態で一方の中心突出部
コアと他方の中心突出部コアとのあいだでギャップを有
する如く構成することによって、磁気シールド効果を損
なうことなく昇圧し、しかも回路構成が簡単で充分に小
型化できる昇圧回路を提供するものである。
以下、本考案による昇圧回路の一実施例を第1図乃至第
6図を参照して詳細に説明する。
6図を参照して詳細に説明する。
まず、第1図を参照して具体的回路構成を説明すると、
NPN形トランジスタTR1及びPNP形トランジスタ
TR2が設けられ、これらのトランジスタTR1,TR
2のエミッタは共通に接続される。
NPN形トランジスタTR1及びPNP形トランジスタ
TR2が設けられ、これらのトランジスタTR1,TR
2のエミッタは共通に接続される。
そしてNPN形トランジスタTR1のコレクタは電源供
給端子の正極測子Bに接続され、PNP形トランジスタ
TR2のコレクタはアース側Eに接続される。
給端子の正極測子Bに接続され、PNP形トランジスタ
TR2のコレクタはアース側Eに接続される。
そして上記NPN形トランジスタTR1のベースと電源
供給端子の正極測子Bの間には抵抗R1が接続され、P
NP形トランジスタTR2のベースとアース側Eの間に
は抵抗R2が接続される。
供給端子の正極測子Bの間には抵抗R1が接続され、P
NP形トランジスタTR2のベースとアース側Eの間に
は抵抗R2が接続される。
さらにNPN形トランジスタTR1のベースとPNP形
トランジスタTR2のベース間に帰還用コンデンサC1
,C2が直列に接続される。
トランジスタTR2のベース間に帰還用コンデンサC1
,C2が直列に接続される。
次に上記NPN形トランジスタTR1とPNP形トラン
ジスタTR2の共通接続されたエミッタと電源供給端子
のアース側Eの間には直列共振回路を構成するインダク
タンスLとコンデンサC3が介挿接続される。
ジスタTR2の共通接続されたエミッタと電源供給端子
のアース側Eの間には直列共振回路を構成するインダク
タンスLとコンデンサC3が介挿接続される。
そして上記インダクタンスLとコンテ゛ンサC3の接続
中点Sは上記帰還用コンデンサC□、C2の接続中点に
接続されると共に整流用ダイオードD1のアノードに接
続される。
中点Sは上記帰還用コンデンサC□、C2の接続中点に
接続されると共に整流用ダイオードD1のアノードに接
続される。
さらにダイオードD1のカソードは出力端子Oに接続さ
れると共に平滑コンテ゛ンサC4を介してアース側Eに
接続される。
れると共に平滑コンテ゛ンサC4を介してアース側Eに
接続される。
また、出力端子Oとアース測長量にはツェナーダイオー
ドZDが接続されている。
ドZDが接続されている。
次に動作を述べると、トランジスタTR1のエミッタに
発生するノイズ電圧は直列共振回路を構成するインダク
タンスL及びコンデンサC3に印加される。
発生するノイズ電圧は直列共振回路を構成するインダク
タンスL及びコンデンサC3に印加される。
この場合、前記インダクタンクタンスL及びコンデンサ
C3の接続中点Sには、ノイズ電圧のQ倍の電圧があら
れれる。
C3の接続中点Sには、ノイズ電圧のQ倍の電圧があら
れれる。
この接続中点の電圧は、プッシュプル構成の一対のトラ
ンジスタTR1,TR2の各ベース(入力端)に、コン
デンサC1,C2によって正帰還される。
ンジスタTR1,TR2の各ベース(入力端)に、コン
デンサC1,C2によって正帰還される。
これが起動となり、トランジスタTR1,TR2及び前
記直列共振回路からなる発振回路は、前記インダクタン
スL及びコンデンサC3の直列共振周波数f。
記直列共振回路からなる発振回路は、前記インダクタン
スL及びコンデンサC3の直列共振周波数f。
(−±πψ7買コ)で振動し発振が持続される。
この状態が続くとトランジスタTR1のエミッタ電位は
、 VCE 1(飽和)〜VB−VCEI(飽和)の範囲で
スウィングすることとなり、そのQ倍が前記接続中点の
発振電圧となる。
、 VCE 1(飽和)〜VB−VCEI(飽和)の範囲で
スウィングすることとなり、そのQ倍が前記接続中点の
発振電圧となる。
なお、VCE2(飽和)とはトランジスタTR2の飽和
時のエミッタ・コレクタ間電圧を、VBは電源電圧を、
VCEl(飽和)はトランジスタTR1の飽和時のエミ
ッタ・コレクタ間電圧を意味する。
時のエミッタ・コレクタ間電圧を、VBは電源電圧を、
VCEl(飽和)はトランジスタTR1の飽和時のエミ
ッタ・コレクタ間電圧を意味する。
前記Qは、次の式で表される。
2πfoL/R
(R=インダクタンスLの実効抵抗+トランジスタTR
1又はTR2の導通時の交流抵抗)そして、前記接続中
点Sに発生する発振電圧ダイオードD1及びコンテ゛ン
サC4により整流平滑しツェナーダイオードZDより定
電圧化して出力端子Oから昇圧された直流電圧を得る。
1又はTR2の導通時の交流抵抗)そして、前記接続中
点Sに発生する発振電圧ダイオードD1及びコンテ゛ン
サC4により整流平滑しツェナーダイオードZDより定
電圧化して出力端子Oから昇圧された直流電圧を得る。
次に、前記昇圧回路における発振回路内のインダクタン
スLを形成するコイル巻きコアについて第2図乃至第5
図を参照して説明する。
スLを形成するコイル巻きコアについて第2図乃至第5
図を参照して説明する。
このコア10はいわゆるポットコアと称されるものであ
るが、特に中心部に突出部を有するものである。
るが、特に中心部に突出部を有するものである。
すなわち、上記ポットコア10は二分割されており、下
部コア11と上部コア12とにより構成される。
部コア11と上部コア12とにより構成される。
そして上記下部コア11の中心の突出部13の頂部まで
の高さが周囲壁部14の頂部までの高さより僅かに低く
形成される。
の高さが周囲壁部14の頂部までの高さより僅かに低く
形成される。
参考までに述べると、本実施例では
の寸法差をもつように形成されている。
次に上部コア12は中心の突出部15の頂部までの高さ
が周囲壁部16の頂部までの高さと同一になるように形
成されている。
が周囲壁部16の頂部までの高さと同一になるように形
成されている。
また上記上部コア12の周囲壁部16の一部には切欠部
17が形成されている。
17が形成されている。
そして、コイル18を収容して上記下部コア11と上部
コア12の周囲壁部14,16の端面19,20を突き
合わせて結合した状態においてギャップ21を有する如
く構成されるものである。
コア12の周囲壁部14,16の端面19,20を突き
合わせて結合した状態においてギャップ21を有する如
く構成されるものである。
なお、上記切欠部17はコイル18の引出線用である。
上述したような構成のポットコア10によれば中心の突
出部13.15のあいだにギャップ21を形成したこと
により、磁気飽和を妨ぐことかでき、且つ周囲壁部14
と16は突き合わせられているので磁気シールド効果は
良好となる。
出部13.15のあいだにギャップ21を形成したこと
により、磁気飽和を妨ぐことかでき、且つ周囲壁部14
と16は突き合わせられているので磁気シールド効果は
良好となる。
従って、従来の如く周囲壁部が密着するとともに中心の
突出部端面も近接し、磁路を最短にする構造に比して磁
気シールド効果を損なうことなく且つ磁気飽和を妨ぐも
のである。
突出部端面も近接し、磁路を最短にする構造に比して磁
気シールド効果を損なうことなく且つ磁気飽和を妨ぐも
のである。
そして上記ポットコア10を用いた本考案による昇圧回
路によれば第6図に示す如き特性が得られる。
路によれば第6図に示す如き特性が得られる。
すなわち、Aは等他回路であるが入力電圧を■R1出力
電圧を■。
電圧を■。
とすると、Bに示すように入力電圧■、と出力電圧■。
が成る入力電圧を過ぎると従来のポットコアを使用した
例では出力電圧Vcが飽和していく状態となり、これは
直列共振における実効抵抗が増加したこととなりQ倍の
出力電圧■。
例では出力電圧Vcが飽和していく状態となり、これは
直列共振における実効抵抗が増加したこととなりQ倍の
出力電圧■。
が図中、実線で示す本考案によるギャップを形成したポ
ットコアを用いた場合より図中、点線で示すように低下
するものである。
ットコアを用いた場合より図中、点線で示すように低下
するものである。
次に本考案による昇圧回路の他の実施例を述べると第7
図に示すように、第1図に示したような発振回路30の
出力端にコンデンサC5を介してダイオードD1のアノ
ードを接続すると共にダイオードD1のカソードが出力
端子Oに接続される。
図に示すように、第1図に示したような発振回路30の
出力端にコンデンサC5を介してダイオードD1のアノ
ードを接続すると共にダイオードD1のカソードが出力
端子Oに接続される。
そして上記ダイオードD1のアノードにはダイオードD
2のカソードが接続されダイオードD2のアノードはア
ース側Eに接続される。
2のカソードが接続されダイオードD2のアノードはア
ース側Eに接続される。
また、上記ダイオードD1のカソードとアース側Eの間
にはコンテ゛ンサC4及びツェナーダイオードZDが介
挿接続されるものである。
にはコンテ゛ンサC4及びツェナーダイオードZDが介
挿接続されるものである。
この実施例によれば前述したような作用効果が得られる
と共に上記コンデンサC5により直流を阻止し、コンテ
゛ンサC4が充電される迄の間発振回路30のQがダイ
オードD1及び出力端子Oに接続される負荷に流れる直
流電源により低下するのを防止できるので発振起動を容
易に戊し得るものである。
と共に上記コンデンサC5により直流を阻止し、コンテ
゛ンサC4が充電される迄の間発振回路30のQがダイ
オードD1及び出力端子Oに接続される負荷に流れる直
流電源により低下するのを防止できるので発振起動を容
易に戊し得るものである。
上述したような本考案による昇圧回路によれば共振回路
をインダクタンスとコンデンサからなる直列共振回路と
した発振回路の出力を整流平滑して昇圧された直流出力
電圧を得ると共に上記インダクタンスを形成するコイル
巻きコアを予め二分割した中心突出部付きポットコアと
して中間タップを除去し且つ結合した状態で一方の中心
突出部コアと他方の中心突出部コアとのあいだでギャッ
プを有する如く構成することによって、磁気シールド効
果を損なうことなく昇圧し、しかも回路構成が簡単で充
分に小型化し得るものである。
をインダクタンスとコンデンサからなる直列共振回路と
した発振回路の出力を整流平滑して昇圧された直流出力
電圧を得ると共に上記インダクタンスを形成するコイル
巻きコアを予め二分割した中心突出部付きポットコアと
して中間タップを除去し且つ結合した状態で一方の中心
突出部コアと他方の中心突出部コアとのあいだでギャッ
プを有する如く構成することによって、磁気シールド効
果を損なうことなく昇圧し、しかも回路構成が簡単で充
分に小型化し得るものである。
従って低電圧電源を使用する小型ラジオなどに好適する
ものである。
ものである。
第1図は、本考案による昇圧回路の一実施例を示す回路
構成図、第2図は同上昇圧回路の中のインダクタンスを
形成するポットコアの実施例を示す分解斜視図、第3図
Aは第2図の下部コアを示す平面図、BはAをa −a
’線に沿って半分を切断して示した単側断面図、第4
図Aは第2図の上部コアを示す底面図、BはAをb−b
’線に沿って半分を切断して示した単側断面図、第5図
は第2図のポットコアが結合された状態を示す単個断面
図で、第6図は第2図に示したポットコア使用による昇
圧回路の入出力電圧の特性を示す等価回路及び特性図、
第7図は昇圧回路の他の実施例を示す回路構成図である
。 図中、TR工、TR2・・・・・・プッシュプル接続の
NPN、PNP形トランジスタ、L・・・・・・インダ
クタンス、C3・・・・・・コンデンサ、Dl・・・・
・・整流用ダイオード、C4・・・・・・コンデンサ、
10・・・・・・中心突出部付きポットコア、11・・
・・・・下部コア、12・・・・・・上部コア、13゜
15・・・・・・中心の突出部コア、18・・・・・・
コイル、21・・・・・・ギャップ部。
構成図、第2図は同上昇圧回路の中のインダクタンスを
形成するポットコアの実施例を示す分解斜視図、第3図
Aは第2図の下部コアを示す平面図、BはAをa −a
’線に沿って半分を切断して示した単側断面図、第4
図Aは第2図の上部コアを示す底面図、BはAをb−b
’線に沿って半分を切断して示した単側断面図、第5図
は第2図のポットコアが結合された状態を示す単個断面
図で、第6図は第2図に示したポットコア使用による昇
圧回路の入出力電圧の特性を示す等価回路及び特性図、
第7図は昇圧回路の他の実施例を示す回路構成図である
。 図中、TR工、TR2・・・・・・プッシュプル接続の
NPN、PNP形トランジスタ、L・・・・・・インダ
クタンス、C3・・・・・・コンデンサ、Dl・・・・
・・整流用ダイオード、C4・・・・・・コンデンサ、
10・・・・・・中心突出部付きポットコア、11・・
・・・・下部コア、12・・・・・・上部コア、13゜
15・・・・・・中心の突出部コア、18・・・・・・
コイル、21・・・・・・ギャップ部。
Claims (1)
- プッシュプル構成の一対のトランジスタからなる増幅回
路の負荷端に接続されるインダクタンス及びコンデンサ
からなる直列共振回路を設け、前記インダクタンス及び
コンデンサの接続点に一端が接続された帰還用コンデン
サを介して前記増幅回路の各トランジスタのベースに正
帰還をかけて形成される発振回路と、前記直列共振回路
のコンデンサの両端に接続されて直流出力電圧を得る整
流回路とを具備したことを特徴とする昇圧回路において
、前記インダクタンスを得る手段としてコイル巻回され
るコアを予め二分割した中心突出部付きポットコアとし
且つ結合した状態で一方の中心突出部コアと他方の中心
突出部コアとのあいだでギャップを有する如く形成した
ポットコアを用いたことを特徴とする昇圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14704178U JPS591426Y2 (ja) | 1978-10-27 | 1978-10-27 | 昇圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14704178U JPS591426Y2 (ja) | 1978-10-27 | 1978-10-27 | 昇圧回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5564889U JPS5564889U (ja) | 1980-05-02 |
| JPS591426Y2 true JPS591426Y2 (ja) | 1984-01-14 |
Family
ID=29128126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14704178U Expired JPS591426Y2 (ja) | 1978-10-27 | 1978-10-27 | 昇圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS591426Y2 (ja) |
-
1978
- 1978-10-27 JP JP14704178U patent/JPS591426Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5564889U (ja) | 1980-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS591426Y2 (ja) | 昇圧回路 | |
| JPS604676B2 (ja) | 電源装置 | |
| JPH0516875Y2 (ja) | ||
| JPH03214714A (ja) | チョークコイル | |
| JPH021686Y2 (ja) | ||
| JPH01129919U (ja) | ||
| JP2598259Y2 (ja) | スイッチング電源 | |
| JP3384014B2 (ja) | スイッチング電源装置 | |
| JPH0374190U (ja) | ||
| JPH0117888Y2 (ja) | ||
| JPS5910839Y2 (ja) | テレビジヨン受信機における画質劣化防止装置 | |
| JPS5938727Y2 (ja) | 局部発振回路 | |
| JPS60167413U (ja) | Yig発振器 | |
| JPS60151296U (ja) | 直流安定化電源回路 | |
| JPS6226976U (ja) | ||
| JPS5883990U (ja) | 電流スイツチング形d級発振器の過負荷時保護回路 | |
| JPH0811059Y2 (ja) | リンギングチョークコンバータ方式の電源装置 | |
| JPS58114609U (ja) | バイアス発振回路 | |
| JPS609363A (ja) | 電源回路 | |
| JPS6252556B2 (ja) | ||
| JPS6232701B2 (ja) | ||
| JPS6022526B2 (ja) | 発振回路 | |
| JPS6089790U (ja) | Dc−dcコンバ−タ | |
| JPH0457979U (ja) | ||
| JPS6423111U (ja) |