JPS59145565A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS59145565A JPS59145565A JP58020045A JP2004583A JPS59145565A JP S59145565 A JPS59145565 A JP S59145565A JP 58020045 A JP58020045 A JP 58020045A JP 2004583 A JP2004583 A JP 2004583A JP S59145565 A JPS59145565 A JP S59145565A
- Authority
- JP
- Japan
- Prior art keywords
- injector
- circuit section
- electrode
- iil
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 239000000523 sample Substances 0.000 claims abstract description 13
- 238000010586 diagram Methods 0.000 description 3
- 230000003247 decreasing effect Effects 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000003795 chemical substances by application Substances 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
- H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
- H03K19/082—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using bipolar transistors
- H03K19/091—Integrated injection logic or merged transistor logic
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体装置に係り、詳しくは、ＩＩＬフ
（Ｉｎｔｅｇｒａｔｅｄ Ｉｎｊｅｃｔ、ｉｏｎ Ｌｏ
ａｉｃ）回路部とリニア回路部とが、同一のチップ内に
集積化され、ＮＩＬ回路部のインジェクタ端子とリニア
回路部の電源端子とが供用されてなる半導体装置に関す
る。
ａｉｃ）回路部とリニア回路部とが、同一のチップ内に
集積化され、ＮＩＬ回路部のインジェクタ端子とリニア
回路部の電源端子とが供用されてなる半導体装置に関す
る。
従来例の構成とその問題点
ＩＩＬ回路は、高集積度、低消費電力のバイポーラ型の
論理回路であって、リニア回路と共に同一のチップ内に
集積化できる特長を有することはよく知られたところで
ある。このＩＩＬ回路は、電流注入用のインジェクタ端
子を設け、前記インジェクタ電極端子から電流を供給し
て論理回路を動作させる回路である。
論理回路であって、リニア回路と共に同一のチップ内に
集積化できる特長を有することはよく知られたところで
ある。このＩＩＬ回路は、電流注入用のインジェクタ端
子を設け、前記インジェクタ電極端子から電流を供給し
て論理回路を動作させる回路である。
ところで、ＩＩＬ回路部とリニア回路部を同一チップ内
に集積化させる場合は、ＩＩＬ回路部のインジェクタ電
極端子とリニア回路部の電源端子とは各別に設置するこ
とが好ましい。即ち、インジェクタ電流はＩＩＬ回路の
電気的特性を定めるところから、インジェクタ電流を外
部から自在に設定できることに依拠する。しかしながら
、半導体装置に配置される外部リード端子の数には限度
があって、その制約上、インジェクタ電極端子とリニア
回路部の電源端子とを〕↓、川しなければならないこと
が生じる。上記の場合には、・インジェクタ電極とリニ
ア回路部の電源端子との間に抵抗又は電流源供給回路を
設けて、インジェクタ電流を供給する方法をとらなけれ
ばならないことになる。
に集積化させる場合は、ＩＩＬ回路部のインジェクタ電
極端子とリニア回路部の電源端子とは各別に設置するこ
とが好ましい。即ち、インジェクタ電流はＩＩＬ回路の
電気的特性を定めるところから、インジェクタ電流を外
部から自在に設定できることに依拠する。しかしながら
、半導体装置に配置される外部リード端子の数には限度
があって、その制約上、インジェクタ電極端子とリニア
回路部の電源端子とを〕↓、川しなければならないこと
が生じる。上記の場合には、・インジェクタ電極とリニ
ア回路部の電源端子との間に抵抗又は電流源供給回路を
設けて、インジェクタ電流を供給する方法をとらなけれ
ばならないことになる。
ところで、ＩＩＬ回路部の検査を行う場合には、通常使
用時のインジェクタ電流の３分の１や４分の１程度に設
定して行うことが好捷しい このこ２ とは、ＩＩＬ回
路部の温度特性や信頼性の点からみて、ＩＩＬ回路部に
内在する不良モードを予め除去できることに基づく。
用時のインジェクタ電流の３分の１や４分の１程度に設
定して行うことが好捷しい このこ２ とは、ＩＩＬ回
路部の温度特性や信頼性の点からみて、ＩＩＬ回路部に
内在する不良モードを予め除去できることに基づく。
しかしながら、第１図に示される従来例のように、ＩＩ
Ｌ回路部１のインジェクタ端子２に対してのインジェク
タ電流を定めるインジェクタ電流設定用抵抗３が、ＩＩ
Ｌ回路部１の中に作り込まれてあって、インジェクタ電
流がｌＪニア回路部８０電源端子１０の電圧値によって
一義的に定められ、さらにバッファ７によって、ＩＩＬ
回路部１とリニア回路部８が接続されかつ、ＩＩＬＩＴ
Ｔｊ路部１の出力が、リニア回路部８を介して信号出力
端子９に取り出される構成においては、電源端子１０の
電圧値を低くして、インジェクタ電流を減少させようと
すると、ＩＩＬ回路部１の機能が停止する前に、リニア
回路部８が遮断されて、工ＩＬ１０路部１の機能を検査
することができない不都合を生じる。
Ｌ回路部１のインジェクタ端子２に対してのインジェク
タ電流を定めるインジェクタ電流設定用抵抗３が、ＩＩ
Ｌ回路部１の中に作り込まれてあって、インジェクタ電
流がｌＪニア回路部８０電源端子１０の電圧値によって
一義的に定められ、さらにバッファ７によって、ＩＩＬ
回路部１とリニア回路部８が接続されかつ、ＩＩＬＩＴ
Ｔｊ路部１の出力が、リニア回路部８を介して信号出力
端子９に取り出される構成においては、電源端子１０の
電圧値を低くして、インジェクタ電流を減少させようと
すると、ＩＩＬ回路部１の機能が停止する前に、リニア
回路部８が遮断されて、工ＩＬ１０路部１の機能を検査
することができない不都合を生じる。
なお第１図において、２はインジェクタ電極、４．５は
ＩＩＬ回路で構成されたインノ（−夕、６は前記インバ
ータ５の入力端子である。ここで、インパーク４，６は
ＩＩＬ回路の基本的な等価回路を示すものであって、実
際の論理回路においては、前記インバータで構成されだ
ＮＡＮＤ回路や種々のフリップフロップが複数個存在す
るものである。
ＩＩＬ回路で構成されたインノ（−夕、６は前記インバ
ータ５の入力端子である。ここで、インパーク４，６は
ＩＩＬ回路の基本的な等価回路を示すものであって、実
際の論理回路においては、前記インバータで構成されだ
ＮＡＮＤ回路や種々のフリップフロップが複数個存在す
るものである。
発明の目的
本発明は、上記の不都合を排除するためになされたもの
であって、リニア回路部の′屯源′ｊシ圧を変えずとも
、ＩＩＬ回路部のインジェクタ″１ＬＬ流か、単独に可
変可能な単導体装置を提供する。
であって、リニア回路部の′屯源′ｊシ圧を変えずとも
、ＩＩＬ回路部のインジェクタ″１ＬＬ流か、単独に可
変可能な単導体装置を提供する。
発明の構成
本発明は、ＩＩＬ回路部とｌＪニア回路部とが同一のチ
ップ内に集積化され、前記ＩＩＬ回路部のインジェクタ
電極と前記リニア回路部の′電源端子とが共用されてな
り、前記リニア回路の電源端子と前記ＩＩＬ回路部のイ
ンジェクタ電極間に少くとも２個の抵抗の直列接続体が
接続されζ前記抵抗の直列接続体の接続点に設けられた
プローブ接触用電極をそなえた半導体装置であって、こ
れによれば、接地間若しくは前記電源端子間に、前記Ｉ
ＩＬ回路部に供給するインジェクタ電源を可変せしめる
に充分な抵抗を接続して、前記ＩＩＬ回路部の検査を行
い、ＩＩＬ回路部に内在する不良モードをウェハ検査時
に除去できる。
ップ内に集積化され、前記ＩＩＬ回路部のインジェクタ
電極と前記リニア回路部の′電源端子とが共用されてな
り、前記リニア回路の電源端子と前記ＩＩＬ回路部のイ
ンジェクタ電極間に少くとも２個の抵抗の直列接続体が
接続されζ前記抵抗の直列接続体の接続点に設けられた
プローブ接触用電極をそなえた半導体装置であって、こ
れによれば、接地間若しくは前記電源端子間に、前記Ｉ
ＩＬ回路部に供給するインジェクタ電源を可変せしめる
に充分な抵抗を接続して、前記ＩＩＬ回路部の検査を行
い、ＩＩＬ回路部に内在する不良モードをウェハ検査時
に除去できる。
実施例の説明
第２図は本発明の半導体装置の一実施例回路構成である
。従来例の第１図に対応するものは同じ番号を付した。
。従来例の第１図に対応するものは同じ番号を付した。
１ず、本発明を達成するには、インジェクタ電極端子２
と電源端子１０との間に、インジェクタ電流設定用抵抗
１１と同１２が接続されなければならない。さらに前記
抵抗１１と抵抗１２との接続点にはプローブ接触用電極
１３が配設されている。半導体装置のウェハ検査時には
、プローブ接触用電極１３は、プローブが接触するに充
分であればよく、たとえば８０ ×６０ 程度の大きさ
であればよい。さらにプローブ接触用電極１３は半導体
装置の外に設けられた抵抗１５又は抵抗１６に接続され
て、インジェクタ端子２に流れるインジェクタ電流か制
御される。ここで、スイッチ１４がイ側に接続されたな
らばインジェクタ電（箭２に流れるインジェクタ電流は
減少せられ、逆に口側に接続されるならば増加する。
と電源端子１０との間に、インジェクタ電流設定用抵抗
１１と同１２が接続されなければならない。さらに前記
抵抗１１と抵抗１２との接続点にはプローブ接触用電極
１３が配設されている。半導体装置のウェハ検査時には
、プローブ接触用電極１３は、プローブが接触するに充
分であればよく、たとえば８０ ×６０ 程度の大きさ
であればよい。さらにプローブ接触用電極１３は半導体
装置の外に設けられた抵抗１５又は抵抗１６に接続され
て、インジェクタ端子２に流れるインジェクタ電流か制
御される。ここで、スイッチ１４がイ側に接続されたな
らばインジェクタ電（箭２に流れるインジェクタ電流は
減少せられ、逆に口側に接続されるならば増加する。
ところで、一般的にＩＩＬ回路が動作上問題になるのは
、インジェクタ電流か少い場合が多い。
、インジェクタ電流か少い場合が多い。
しだがって、ここでは、インジェクタ電流を減少させた
場合についてさらに説明を加える。即ち、スイッチ１４
をイ側に接続したときである。
場合についてさらに説明を加える。即ち、スイッチ１４
をイ側に接続したときである。
第２図において、インジェクタ電極２に流れるインジェ
クク電流工１は次式で表わされる。
クク電流工１は次式で表わされる。
Ｒａ１＋（Ｒｒ＋・Ｒａ６）／Ｒ１２Ａ−Ｒ１６（１）
式において、Ｖｃｃは電源端子１０の電圧値、Ｖｄはイ
ンノく一夕４のエミッタ・ベース間の電圧、Ｒに数字を
付したものはその数字に相当する抵抗の抵抗値を示す。
式において、Ｖｃｃは電源端子１０の電圧値、Ｖｄはイ
ンノく一夕４のエミッタ・ベース間の電圧、Ｒに数字を
付したものはその数字に相当する抵抗の抵抗値を示す。
ここで一実施例として、第１式に、ＲＩｊ＝Ｑ・４Ｋ
Ω、Ｒ＋２＝ Ｏ−３６Ｋ Ｑ、Ｖｃｃ＝１２Ｖ、Ｖｄ
＝：０・８ｖとして、Ｒ１６をパラメータにして、Ｒ１
６かオープン状態のインジェクタ電流に対する比率αを
表わすと、第３図のようになる。α＝１は、Ｒ１６がオ
ープン状態時のインジェクタ電流となる。
Ω、Ｒ＋２＝ Ｏ−３６Ｋ Ｑ、Ｖｃｃ＝１２Ｖ、Ｖｄ
＝：０・８ｖとして、Ｒ１６をパラメータにして、Ｒ１
６かオープン状態のインジェクタ電流に対する比率αを
表わすと、第３図のようになる。α＝１は、Ｒ１６がオ
ープン状態時のインジェクタ電流となる。
第３図から明らかなように、たとえばα＝０・３、即ち
通常使用時のインジェクタ電流の３Ｑ％に設定するには
、Ｒ１６−０・１２にΩ程度に選へばよいことが理解で
きよう。
通常使用時のインジェクタ電流の３Ｑ％に設定するには
、Ｒ１６−０・１２にΩ程度に選へばよいことが理解で
きよう。
発明の効果
以」二に述べたように、ＩＩＬ回路部のインジェクタの
外部取出端子が単独に具えられない半導体装置であって
も、ＩＩＬ回路部のインジェクタ電極とリニア回路部の
電源端子間に少くとも２個の抵抗の直列接続体と、この
直列接続体間に設けたプローブ接触用電極を設けること
により、インジェクタ電流の大幅な可変が可能となると
ころから、ＩＩＬ回路部とリニア回路部とが同一のチッ
プ内に集積化されかつＩＩＬ回路部の信号がリニア回路
部に取り出される構成であっても、ＩＩＬ回路部の検査
を単独に行うことができしかもＩＩＬ回路に内在する不
良モードをウェハ検査時に除去できる効果を有する。
外部取出端子が単独に具えられない半導体装置であって
も、ＩＩＬ回路部のインジェクタ電極とリニア回路部の
電源端子間に少くとも２個の抵抗の直列接続体と、この
直列接続体間に設けたプローブ接触用電極を設けること
により、インジェクタ電流の大幅な可変が可能となると
ころから、ＩＩＬ回路部とリニア回路部とが同一のチッ
プ内に集積化されかつＩＩＬ回路部の信号がリニア回路
部に取り出される構成であっても、ＩＩＬ回路部の検査
を単独に行うことができしかもＩＩＬ回路に内在する不
良モードをウェハ検査時に除去できる効果を有する。
第１図は従来の半導体装置を余す図、第２図は本発明の
半導体装置の一実施例図、第３図は本発明のインジェク
タ電流の可変状態を示す図である。 １・・・・ＩＩＬ回路部、２・・インジェクタ電極、３
．１１．１２・・・・インジェクタ電流設定用抵抗、４
．５・・・・・・インバータ、６・・・・・入力端子、
７・・・・・バッファ、８・・・・・リニア回路部、９
・・・・出力端子、１０・・・・電源端子、１３・・・
・・プローブ接触用電極、１４・・・・・ヌイッチ、１
５．１６・・・外（１抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 ２ 図 第３図 Ｒｔｅ ＜Ｋｎ、ン
半導体装置の一実施例図、第３図は本発明のインジェク
タ電流の可変状態を示す図である。 １・・・・ＩＩＬ回路部、２・・インジェクタ電極、３
．１１．１２・・・・インジェクタ電流設定用抵抗、４
．５・・・・・・インバータ、６・・・・・入力端子、
７・・・・・バッファ、８・・・・・リニア回路部、９
・・・・出力端子、１０・・・・電源端子、１３・・・
・・プローブ接触用電極、１４・・・・・ヌイッチ、１
５．１６・・・外（１抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第 ２ 図 第３図 Ｒｔｅ ＜Ｋｎ、ン
Claims (1)
- 【特許請求の範囲】 フ Ｉ Ｉ Ｌ （Ｉｎｔｅｇｒａｔｅｄ Ｉｎｊｅｃｔｉ
ｏｎ Ｌｏｇｉｃ ） 回路部とリニア回路部とが同
一のチップ内に集積化され、前記ＩＩＬ回路部のインジ
ェクタ電極と前記リニア回路部の電源端子と共用されて
なシ、前記リニア回路部の電源端子と前記ＩＩＬ回路部
のインジェクタ電極間に少くとも２個の抵抗の直列接続
体が接続され、前記抵抗の直列接続体の接続点に設けら
れたプローブ接触用電極をそなえた半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58020045A JPS59145565A (ja) | 1983-02-09 | 1983-02-09 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58020045A JPS59145565A (ja) | 1983-02-09 | 1983-02-09 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59145565A true JPS59145565A (ja) | 1984-08-21 |
| JPH0425713B2 JPH0425713B2 (ja) | 1992-05-01 |
Family
ID=12016084
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58020045A Granted JPS59145565A (ja) | 1983-02-09 | 1983-02-09 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59145565A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0237768A (ja) * | 1988-07-27 | 1990-02-07 | Nec Corp | 半導体集積回路装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56119530A (en) * | 1980-02-26 | 1981-09-19 | Fujitsu Ltd | Semiconductor integrated circuit |
| JPS57153464A (en) * | 1981-03-18 | 1982-09-22 | Toshiba Corp | Injection type semiconductor integrated logic circuit |
-
1983
- 1983-02-09 JP JP58020045A patent/JPS59145565A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56119530A (en) * | 1980-02-26 | 1981-09-19 | Fujitsu Ltd | Semiconductor integrated circuit |
| JPS57153464A (en) * | 1981-03-18 | 1982-09-22 | Toshiba Corp | Injection type semiconductor integrated logic circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0237768A (ja) * | 1988-07-27 | 1990-02-07 | Nec Corp | 半導体集積回路装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0425713B2 (ja) | 1992-05-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3922707A (en) | DC testing of integrated circuits and a novel integrated circuit structure to facilitate such testing | |
| US4385243A (en) | Automatic reset circuit | |
| US4800418A (en) | Integrated circuit with improved monitoring function by use of built-in elements | |
| JPH1139898A5 (ja) | ||
| US4837505A (en) | Test mode activation circuit | |
| EP0129553A1 (en) | Comparator circuit having reduced input bias current | |
| JPS59145565A (ja) | 半導体装置 | |
| US4723081A (en) | CMOS integrated circuit protected from latch-up phenomenon | |
| CN101946412B (zh) | 用于限制非镜像电流的方法及其电路 | |
| JPH0318346B2 (ja) | ||
| TW497243B (en) | Integrated circuit with a test driver and test facility for testing an integrated circuit | |
| JPS5863870A (ja) | 検査システム | |
| US5298785A (en) | Semiconductor device | |
| JPH04152277A (ja) | 半導体装置 | |
| EP0246371B1 (en) | Integrated injection logic output circuit | |
| CN211264191U (zh) | 磁控电路 | |
| JPS6115418A (ja) | 電気回路装置 | |
| JPH04113715A (ja) | Ｉｉｌ回路の低温動作保証回路 | |
| JPH06334123A (ja) | 半導体集積回路装置 | |
| CN118889356A (zh) | 负电失效保护电路、电路系统和负电失效测试保护方法 | |
| JPH01152378A (ja) | 半導体装置 | |
| JPS6159766A (ja) | 半導体装置 | |
| JP2935317B2 (ja) | 半導体集積回路装置 | |
| JPS5911677A (ja) | モノリシツク集積回路 | |
| JPH06244915A (ja) | 保守用端末装置 |