JPH01152378A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に複数のトランジスタに
よって回路が構成される半導体装置に関する。

〔従来の技術〕

近年、半導体装置の技術革新はめざましく、ダイオード
、トランジスタなどの個別半導体のみならず多数の素子
を１つのシリコン基板上に集積した集積回路（以下、Ｉ
Ｃと称す）の分野では、高集積化の傾向が顕著でありそ
れに伴い拡散における微細プロセス化が進められている
。プロセスの微細化によって生じる問題は種々あるが、
そのひとつとして素子のリークの問題がある。

とりわけ、トランジスタのリークの問題は無視できず、
リーク量大の場合は当然のことながらトランジスタ本来
の動作にも影響を及ぼすが、トランジスタの動作に影響
を及ぼさない程度の微少なリークの場合にも、非常に多
くのトランジスタを集積しているＩＣでは電力消費の面
において不都合な点が生じる。

第３図は従来の半導体装置の一例の回路図で、−船釣な
バイポーラ型トランジスタで構成されるＤＴＬインバー
タ回路を示す。

第３図において、Ｑｌ、Ｑ２はＮＰＮ型のトランジスタ
、ＤＩ、Ｄ２はダイオード、Ｒ１゜Ｒ２，Ｒ３は抵抗、
ＶＣＣは電源電圧、ＩＮ及びＯＵＴはそれぞれこの回路
の入力端子及び出力端子を示す。なお、ここでは、出力
端子ＯＵＴが外部端子として外に取り出されている場合
について説明する。′ 第３図の回路では、入力端子ＩＮに印加される電圧をし
きい値（ダイオードＤ１の順方向導通電圧を０．８■と
仮定すると、この回路の場合１．６Ｖ）より高い電圧、
例えば３Ｖ、とするとトランジスタＱ１．Ｑ２とも導通
状態となり出力端子０．ＵＴは低レベル（約０．２Ｖ）
となり、入力端子ＩＮに印加される電圧をしきい値以下
、例えばＯＶ、とすると、トランジスタＱｌ、Ｑ２とも
非導通状態となり出力端子０ｔＪＴは高レベルとなるよ
うな動作を行う。

ここで、入力端子ＩＮに印加される電圧をしきい値以下
の電圧とし、出力端子ＯＵＴを高レベルにするような動
作について考える。このとき、トランジスタＱ２のコレ
クタ・エミッタ間に何らかの理由で抵抗成分が存在し、
リーク電流が流れるようであれば、出力端子ＯＵＴから
容易にチエツクできる。しかし、トランジスタＱ１のコ
レクタ・エミッタ間に上記のような抵抗性のリークが存
在した場合、抵抗値が小さくリーク電流がある程度大き
ければトランジスタＱ２にベース電流が供給されること
により、トランジスタＱ２は導通状　−態となり、出力
端子ＯＵＴは低レベルとなるから出力端子での特性の異
常をチエツクできるが、抵抗値が大きく微少なリーク電
流しか流れないような場合には、トランジスタＱ２が導
通状態にならないから当然出力端子からのチエツクは不
可能となる。

更に、微少リークの場合、電源電圧と接地間の特性をみ
ても、第３図において、電源電圧ＶＣＣ−抵抗Ｒ抵抗ト
ランジスタＱ１のベース−エミッターダイオードＤ２−
抵抗Ｒ２−接地の電流パスがリーク電流に比べ非常に大
きいため、トランジスタＱｌのコレクタ・エミッタ間の
微少リーク電流は測定できない。いずれにしても、上述
したような微少リーク電流は入力端子ＩＮ、出力端子Ｏ
ＵＴ、電源電圧ＶＣＣと接地間の特性では何ら異常は検
出できず、ＩＣ内の多数のトランジスタに流れる微少リ
ーク電流はたとえそれが誤動作につながらなくても、電
力消費等の面から見て好ましいとはいえない。

〔発明が解決しようとする問題点〕

上述した従来の半導体装置では、トランジスタＱ１のコ
レクタ・エミッタ間に微少リーク電流が流れていても、
いずれの特性を測定してもリーク電流の検出ができない
という欠点がある。

〔問題点を解決するための手段〕

本発明の半導体装置は、複数のトランジスタによって回
路が構成される半導体装置において、前記トランジスタ
のエミッタ電極と外端端子との間に直列接続されたダイ
オードを備えるリーク電流測定回路を有している。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の第１の実施例の回路図である。

第１図に示すように、カソードが入力端子ＩＮに接続さ
れるダイオードＤ、と、一端が電源電圧ＶＣＣの電源端
子に接続され他端がダイオードＤ。

のアノードに接続される抵抗Ｒ，と、ベースがダイオー
ドＤ１のアノードに接続されるＮＰＮ型のトランジスタ
Ｑ１と、一端が電源端子に接続され他端がトランジスタ
Ｑｌのコレクタに接続される抵抗Ｒ３と、アノードがト
ランジスタＱ１のエミッタに接続されるダイオードＤ２
と、ベースがダイオードＤ２のカソードに接続されコレ
クタが出力端子０ｔＪＴに接続されエミッタが接地端子
に接続されるＮＰＮ型のトランジスタＱ２と、一端がト
ランジスタＱ２のベースに接続され他端が接地端子に接
続される抵抗Ｒ２と、アノードがトランジスタＱｌのエ
ミッタに接続されカソードが外部端子ＥＸＴに接続され
るリーク電流測定回路ＣＴとを含んで構成される。

第１図において、外部端子Ｆ、ＸＴを接地して電源電圧
ＶＣＣを電源端子に印加した場合、トランジスタＱ＋の
コレクター・エミッタ間に何らかの抵抗成分が存在すれ
ば電源電圧ＶＣＣの電源端子−抵抗Ｒ３）’ランジスタ
Ｑ、のコレクターエミッターダイオードＤ、−ＥＸＴ端
子の径路で電流が流れるから、ＥＸＴ端子にて電流測定
が可能となる。

このとき、トランジスタＱ＋のコレクタ・エミッタ間に
存在する抵抗成分が比較的小さい場合はもちろん、高抵
抗が存在するため微少なリーク電流しか流れないような
場合も、ＥＸＴ端子からリーク電流の測定が可能である
。

なお、実使用状態においては、ＥＸＴ端子を開放するか
又はダイオードＤ３の逆耐圧（通常７〜８Ｖ）以下の電
圧を印加しておけば（例えば、電源端子に接続する等）
、ダイオードＤ、を通じての電流の出し入れは起らない
ので回路が誤動作することはない。

第２図は本発明の第２の実施例の回路図である。

第２図に示すように、第２の実施例ではリーク電流測定
回路ＣＴ１は、上述した第１図の第１の実施例のダイオ
ードＤ３と外部端子ＥＸＴの間に、ＮＰＮ型のトランジ
スタＱ３と抵抗Ｒ４及びＲ５とダイオードＤ４とを接続
している。

第２図において、外部端子ＥＸＴにダイオードＤ４の逆
耐圧（約７〜８Ｖ）以上の高電圧、例えば、１２Ｖ、を
印加すると電流制限用の抵抗Ｒ５を通じてトランジスタ
Ｑ３のベース電流が供給され、抵抗Ｒ３を適当な値に設
定しておけばトランジスタＱｓは導通状態となる。この
とき、電源電圧ＶＣＣを電源端子に印加した場合、トラ
ンジスタＱ１のコレクタ・エミッタ間に何らかの抵抗成
分が存在すれば、電源端子−抵抗Ｒ１−トランジスタＱ
ＩのコレクターエミッターダイオードＤ−４−トランジ
スタＱ３のコレクターエミッター接地端子の径路で電流
が流れるから、電源電圧ＶＣＣの電圧値を変化させるこ
とによりリーク電流の測定が可能となる。

第２の実施例では、ダイオードＤ４の逆耐圧以下の電圧
が外部端子ＥＸＴに印加されても、トランジスタＱ３は
導通状態とならないので、外部端子ＥＸＴを論理電圧域
（ＴＴＬ回路の場合、−船釣には０〜５Ｖ）を入力電圧
とするような入力端子と兼用することができる利点があ
る。

〔発明の効果〕

以上説明したように本発明の半導体装置は、トランジス
タのコレクタ・エミッタ間に比較的高い抵抗成分を有し
微少なリーク電流が発生しても、外部端子により容易に
そのリーク電流を検出できる効果がある。更に、外部端
子を他の入力端子と兼用できるという効果も得られる。

【図面の簡単な説明】

第１図は本発明の第１の実施例の回路図、第２図は本発
明の第２の実施例の回路図、第３図は従来の半導体装置
の一例の回路図である。 ＣＴ、ＣＴ、・・・リーク電流測定回路、Ｄｌ。 Ｄｌ、ＤＳ、Ｄ４・・・ダイオード、ＥＸＴ・・・外部
端子、ＩＮ・・・入力端子、ＯＵＴ・・・出力端子、Ｑ
ｌ。 Ｑ２．Ｑ９・・・ＮＰＮ型のトランジスタ、Ｒ１゜Ｒ２
、Ｒｑ　、Ｒ４、Ｒ＜　・・・抵抗、ｖｃｃ・・・電源
電圧。 代理人　弁理士　　内　原　　　音 素　１　図 第　２　図

Claims (1)

【特許請求の範囲】
1. 　複数のトランジスタによって回路が構成される半導体
   装置において、前記トランジスタのエミッタ電極と外端
   端子との間に直列接続されたダイオードを備えるリーク
   電流測定回路を有することを特徴とする半導体装置。