JPH0346855B2 - - Google Patents
Info
- Publication number
- JPH0346855B2 JPH0346855B2 JP58057037A JP5703783A JPH0346855B2 JP H0346855 B2 JPH0346855 B2 JP H0346855B2 JP 58057037 A JP58057037 A JP 58057037A JP 5703783 A JP5703783 A JP 5703783A JP H0346855 B2 JPH0346855 B2 JP H0346855B2
- Authority
- JP
- Japan
- Prior art keywords
- mpu
- microprocessor
- direct memory
- memory access
- mem
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
- G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
- G06F11/073—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment in a memory management context, e.g. virtual memory or cache management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
- Bus Control (AREA)
Description
本発明は、マイクロプロセツサ・システム等を
複数個設け、相互にデータを転送するシステムに
おいて、そのデータ転送する手段としてダイレク
ト・メモリ・アクセスを用いる情報処理システム
における障害監視方式に関するものである。 ダイレクト・メモリ・アクセス（DMA）によ
る情報の転送は、図１に示すように、ダイレク
ト・メモリ・アクセス・コントローラDMACが
用いられ、データ・バスDB及びアドレス・バス
の使用要求、使用許可という確認がマイクロプロ
セツサMPUとダイレクト・メモリ・アクセス・
コントローラDMACの間でなされる。この確認
の後、マイクロプロセツサMPUのデータ・バス
とアドレス・バスは切り離されてしまい、ダイレ
クト・メモリ・アクセス・コントローラDMAC
の制御下でＩ／Ｏポート等とメモリMEMの間の
情報転送動作がなされる。ダイレクト・メモリ・
アクセス・コントローラDMACは転送を扱うも
のであり、アドレスの生成を行うためにアドレ
ス・バスは、図３に示すように、マイクロプロセ
ツサMPUとの間で切り換えがなされる。又、ダ
イレクト・メモリ・アクセス・コントローラ
DMACは転送を扱うものであるから、データの
生成は行なわない。従つて、図４に示すようにデ
ータ・バスDBを切り離すかどうかのみのスイツ
チングとなる。 次に、データ・バスDBのスイツチングを、図
５に示すように、アドレス・バスと同様に切り代
るという形のスイツチングに拡大し、ダイレク
ト・メモリ・アクセス・コントローラDMACが
支配しているDMAモードの時にのみ生きるデー
タ・バスDB及びＩ／Ｏ等を図２のように設けて
いるものもある。 さらに、図１，図２の例の応用例として、図６
の構成が得られる。すなわち、互いに独立して処
理を行うマイクロプロセツサMPU0，MPU1が存
在し、かつ、これらの間に情報の転送を要するシ
ステムである。これは次のように動作する。 マイクロプロセツサMPU0（MPU1）がダイ
レクト・メモリ・アクセス・リクエストDMA
RQTをダイレクト・メモリ・アクセス・コン
トローラDMACに出力する。この場合、メモ
リMEM0又はMEM1のスタート番地、ストツ
プ番地又は転送バイト数等をダイレクト・メモ
リ・アクセス・コントローラDMACに入力す
ることも当然行なわれる。 ダイレクト・メモリ・アクセス・コントロー
ラDMACは、これを受けマイクロプロセツサ
MPU1（MPU0）に明瞭に伝える。 マイクロプロセツサMPU1（MPU0）がよけ
れば、グラントGNTを返す。 ダイレクト・メモリ・アクセス・コントロー
ラDMACは、これも明瞭にマイクロプロセツ
サMPU0（MPU1）に伝える。 ここでバス・スイツチBSが動作する。 ダイレクト・メモリ・アクセス・コントロー
ラDMACは、ダイレクト・メモリ・アクセ
ス・アドレスDMAA0，DMAA1を生成し出力
する。 メモリMEM0，MEM1相互間の情報転送が
なされる。 以上のように図６の例は、プロセツサ間通信を
メモリ間のダイレクト・メモリ・アクセス転送で
行う一つの方式である。 図６の点線で囲んで示す部分は、おのおの図７
の様に構成されており、マイクロプロセツサ
MPUが使用するメモリMEM空間全てが使用出
来なくなる。すなわち、メモリMEMに入るアド
レス及びデータのラインが全てスイツチングされ
るからである。この様な構成がメモリMEM0，
MEM1についてなされたシステムは、情報の転
送がなされている間マイクロプロセツサMPU0，
MPU1の双方とも不動作であり、システム動作は
もちろんのこと監視の動作も完全に停止せざるを
得ず、この間になんらかの理由によりダイレク
ト・メモリ・アクセス・コントローラDMACに
障害が発生し、マイクロプロセツサMPU0，
MPU1の動作、すなわちシステムの動作に戻れな
いという事態に対する対策は第３のプロセツサ等
を導入する構成しか存在しない。 本発明は、最小のハードウエアの追加により、
上記のような障害監視を行うことのできる障害監
視方式を提供するものである。 以下本発明を詳細に説明する。 本発明では、図８に示すように、マイクロプロ
セツサMPU0（MPU1）の各メモリMEM0
（MEM1）を、ダイレクト・メモリ・アドレス
転送としてマイクロプロセツサMPU0（MPU1）
のメモリ空間から切り離されるメモリ空間
MEMaと、常にマイクロプロセツサMPU0
（MPU1）のメモリ空間に残るメモリ空間MEMb
の２つに分ける。のメモリMEMbのアドレス
及びデータはマイクロプロセツサMPU0（MPU1）
と常に直結させる。一方、のメモリMEMaは
アドレスおよびデータがスイツチングされた後に
接続される。 実際のDMA転送の動作は、図９に示す状態監
視フローに従つてダイレクト・メモリ・アクセ
ス・コントローラDMACが監視を行い、次の状
態に移るまでの時間だけ監視を行つて規定時間内
に次の状態に移らなかつた時には、“ERROR”
となり、そのERROR情報をマイクロプロセツサ
MPU0（MPU1）に通報することができる。 マイクロプロセツサMPU0（MPU1）では、メ
モリMEMb内のプログラムによりそのERROR情
報を読み取り、プログラムによりDMA転送のや
り直し命令をダイレクト・メモリ・アクセス・コ
ントローラDMACに対して発出する。 一般に、DMA転送を始めてしまうと、指定し
た転送ブロツクMEMaの動作が終了するまでは、
プログラムは何ら関与できない。 二つのマイクロプロセツサMPU0，MPU1でメ
モリ間のデータ転送をする場合、マイクロプロセ
ツサMPU0からDMA転送し、マイクロプロセツ
サMPU1がそのデータを受け取る場合に一つの転
送ブロツクの動作が完全に終了するまで、マイク
ロプロセツサMPU0，MPU1は待つことになる。 このような方式を採用すれば、マイクロプロセ
ツサMPU0がDMA転送を実行した場合、マイク
ロプロセツサMPU0はメモリMEMb内のプログラ
ムによりDMA転送中の状態を監視し、ERROR
の発生時に、再度DMA転送を行うか、中止する
かを判断することができる。 ダイレクト・メモリ・アドレス・コントローラ
DMACの動作中にマイクロプロセツサMPU0
（MPU1）側で監視できる状態フラグは、状態遷
移を示す表１内の図６に示されたRQT
（REQUEST）、GNT（GRANT）、及びSTART
１，START２，DMA転送中の計５個のフラグ
がある。DMA転送中の正常な動作は、状態１乃
至状態６のシースケンスにて終了する。このフラ
グの状態を図９に示す状態監視フローチヤートの
如く、状態毎に任意の規定時間内に状態が変化す
るか否かを監視することができる。
複数個設け、相互にデータを転送するシステムに
おいて、そのデータ転送する手段としてダイレク
ト・メモリ・アクセスを用いる情報処理システム
における障害監視方式に関するものである。 ダイレクト・メモリ・アクセス（DMA）によ
る情報の転送は、図１に示すように、ダイレク
ト・メモリ・アクセス・コントローラDMACが
用いられ、データ・バスDB及びアドレス・バス
の使用要求、使用許可という確認がマイクロプロ
セツサMPUとダイレクト・メモリ・アクセス・
コントローラDMACの間でなされる。この確認
の後、マイクロプロセツサMPUのデータ・バス
とアドレス・バスは切り離されてしまい、ダイレ
クト・メモリ・アクセス・コントローラDMAC
の制御下でＩ／Ｏポート等とメモリMEMの間の
情報転送動作がなされる。ダイレクト・メモリ・
アクセス・コントローラDMACは転送を扱うも
のであり、アドレスの生成を行うためにアドレ
ス・バスは、図３に示すように、マイクロプロセ
ツサMPUとの間で切り換えがなされる。又、ダ
イレクト・メモリ・アクセス・コントローラ
DMACは転送を扱うものであるから、データの
生成は行なわない。従つて、図４に示すようにデ
ータ・バスDBを切り離すかどうかのみのスイツ
チングとなる。 次に、データ・バスDBのスイツチングを、図
５に示すように、アドレス・バスと同様に切り代
るという形のスイツチングに拡大し、ダイレク
ト・メモリ・アクセス・コントローラDMACが
支配しているDMAモードの時にのみ生きるデー
タ・バスDB及びＩ／Ｏ等を図２のように設けて
いるものもある。 さらに、図１，図２の例の応用例として、図６
の構成が得られる。すなわち、互いに独立して処
理を行うマイクロプロセツサMPU0，MPU1が存
在し、かつ、これらの間に情報の転送を要するシ
ステムである。これは次のように動作する。 マイクロプロセツサMPU0（MPU1）がダイ
レクト・メモリ・アクセス・リクエストDMA
RQTをダイレクト・メモリ・アクセス・コン
トローラDMACに出力する。この場合、メモ
リMEM0又はMEM1のスタート番地、ストツ
プ番地又は転送バイト数等をダイレクト・メモ
リ・アクセス・コントローラDMACに入力す
ることも当然行なわれる。 ダイレクト・メモリ・アクセス・コントロー
ラDMACは、これを受けマイクロプロセツサ
MPU1（MPU0）に明瞭に伝える。 マイクロプロセツサMPU1（MPU0）がよけ
れば、グラントGNTを返す。 ダイレクト・メモリ・アクセス・コントロー
ラDMACは、これも明瞭にマイクロプロセツ
サMPU0（MPU1）に伝える。 ここでバス・スイツチBSが動作する。 ダイレクト・メモリ・アクセス・コントロー
ラDMACは、ダイレクト・メモリ・アクセ
ス・アドレスDMAA0，DMAA1を生成し出力
する。 メモリMEM0，MEM1相互間の情報転送が
なされる。 以上のように図６の例は、プロセツサ間通信を
メモリ間のダイレクト・メモリ・アクセス転送で
行う一つの方式である。 図６の点線で囲んで示す部分は、おのおの図７
の様に構成されており、マイクロプロセツサ
MPUが使用するメモリMEM空間全てが使用出
来なくなる。すなわち、メモリMEMに入るアド
レス及びデータのラインが全てスイツチングされ
るからである。この様な構成がメモリMEM0，
MEM1についてなされたシステムは、情報の転
送がなされている間マイクロプロセツサMPU0，
MPU1の双方とも不動作であり、システム動作は
もちろんのこと監視の動作も完全に停止せざるを
得ず、この間になんらかの理由によりダイレク
ト・メモリ・アクセス・コントローラDMACに
障害が発生し、マイクロプロセツサMPU0，
MPU1の動作、すなわちシステムの動作に戻れな
いという事態に対する対策は第３のプロセツサ等
を導入する構成しか存在しない。 本発明は、最小のハードウエアの追加により、
上記のような障害監視を行うことのできる障害監
視方式を提供するものである。 以下本発明を詳細に説明する。 本発明では、図８に示すように、マイクロプロ
セツサMPU0（MPU1）の各メモリMEM0
（MEM1）を、ダイレクト・メモリ・アドレス
転送としてマイクロプロセツサMPU0（MPU1）
のメモリ空間から切り離されるメモリ空間
MEMaと、常にマイクロプロセツサMPU0
（MPU1）のメモリ空間に残るメモリ空間MEMb
の２つに分ける。のメモリMEMbのアドレス
及びデータはマイクロプロセツサMPU0（MPU1）
と常に直結させる。一方、のメモリMEMaは
アドレスおよびデータがスイツチングされた後に
接続される。 実際のDMA転送の動作は、図９に示す状態監
視フローに従つてダイレクト・メモリ・アクセ
ス・コントローラDMACが監視を行い、次の状
態に移るまでの時間だけ監視を行つて規定時間内
に次の状態に移らなかつた時には、“ERROR”
となり、そのERROR情報をマイクロプロセツサ
MPU0（MPU1）に通報することができる。 マイクロプロセツサMPU0（MPU1）では、メ
モリMEMb内のプログラムによりそのERROR情
報を読み取り、プログラムによりDMA転送のや
り直し命令をダイレクト・メモリ・アクセス・コ
ントローラDMACに対して発出する。 一般に、DMA転送を始めてしまうと、指定し
た転送ブロツクMEMaの動作が終了するまでは、
プログラムは何ら関与できない。 二つのマイクロプロセツサMPU0，MPU1でメ
モリ間のデータ転送をする場合、マイクロプロセ
ツサMPU0からDMA転送し、マイクロプロセツ
サMPU1がそのデータを受け取る場合に一つの転
送ブロツクの動作が完全に終了するまで、マイク
ロプロセツサMPU0，MPU1は待つことになる。 このような方式を採用すれば、マイクロプロセ
ツサMPU0がDMA転送を実行した場合、マイク
ロプロセツサMPU0はメモリMEMb内のプログラ
ムによりDMA転送中の状態を監視し、ERROR
の発生時に、再度DMA転送を行うか、中止する
かを判断することができる。 ダイレクト・メモリ・アドレス・コントローラ
DMACの動作中にマイクロプロセツサMPU0
（MPU1）側で監視できる状態フラグは、状態遷
移を示す表１内の図６に示されたRQT
（REQUEST）、GNT（GRANT）、及びSTART
１，START２，DMA転送中の計５個のフラグ
がある。DMA転送中の正常な動作は、状態１乃
至状態６のシースケンスにて終了する。このフラ
グの状態を図９に示す状態監視フローチヤートの
如く、状態毎に任意の規定時間内に状態が変化す
るか否かを監視することができる。
【表】
以上のように、本発明ではグレイト・メモリ・
アクセス・コントローラ（DMAC）とマイクロ
プロセツサ（MPU）との間で表１に示すフラグ
をマイクロプロセツサMPU1（MPU0）で監視す
ることができるように構成されており、それらの
フラグをマイクロプロセツサ（MPU）の管轄す
るメモリの群に記憶されているプログラムによ
り、監視を行なつている。このように監視のため
の機能をソフトウエアにより行なわせ、ハードウ
エアの増加を最小限にとどめることができる。 以上は、メモリを共用する２つのマイクロプロ
セツサ間でのDMA転送について述べたが、本発
明は、さらに、メモリを上記の２つの群に分ける
という手段はDMA転送時にもマイクロプロセツ
サを動作させるシステム全ての応用出来る手段と
言える。
アクセス・コントローラ（DMAC）とマイクロ
プロセツサ（MPU）との間で表１に示すフラグ
をマイクロプロセツサMPU1（MPU0）で監視す
ることができるように構成されており、それらの
フラグをマイクロプロセツサ（MPU）の管轄す
るメモリの群に記憶されているプログラムによ
り、監視を行なつている。このように監視のため
の機能をソフトウエアにより行なわせ、ハードウ
エアの増加を最小限にとどめることができる。 以上は、メモリを共用する２つのマイクロプロ
セツサ間でのDMA転送について述べたが、本発
明は、さらに、メモリを上記の２つの群に分ける
という手段はDMA転送時にもマイクロプロセツ
サを動作させるシステム全ての応用出来る手段と
言える。
図１，図６は従来のダイレクト・メモリ・アク
セスによる情報転送の例を示すブロツク図、図２
は図１の例の変形例を示すブロツク図、図３，図
４，図５は図１の例における一部変形例を示すブ
ロツク図、図７は図６の例に用いられる一部回路
の具体例を示すブロツク図、図８は本発明方式の
実施例の主要部を示すブロツク図、図９は本発明
方式の動作を説明するための動作フローチヤート
である。 DMAC……ダイレクト・メモリ・アクセス・
コントローラ、DMAA……ダイレクト・メモ
リ・アクセス・アドレス、DB……データ、バ
ス、MPU，MPU0，MPU1……マイクロプロセ
ツサ、DEC……デコーダ、MEM，MEM0，
MEM1……メモリ、BS……バス・スイツチ、
ACB……アドレス／コントロール・バス、Ｄ…
…データ、Ａ……アドレス、CS……チツプ・セ
レクト、DMAD……ダイレクト・メモリ・アク
セス・データ・バス、Ｒ／Ｗ……リード／ライ
ト、Ｓ……スイツチ。
セスによる情報転送の例を示すブロツク図、図２
は図１の例の変形例を示すブロツク図、図３，図
４，図５は図１の例における一部変形例を示すブ
ロツク図、図７は図６の例に用いられる一部回路
の具体例を示すブロツク図、図８は本発明方式の
実施例の主要部を示すブロツク図、図９は本発明
方式の動作を説明するための動作フローチヤート
である。 DMAC……ダイレクト・メモリ・アクセス・
コントローラ、DMAA……ダイレクト・メモ
リ・アクセス・アドレス、DB……データ、バ
ス、MPU，MPU0，MPU1……マイクロプロセ
ツサ、DEC……デコーダ、MEM，MEM0，
MEM1……メモリ、BS……バス・スイツチ、
ACB……アドレス／コントロール・バス、Ｄ…
…データ、Ａ……アドレス、CS……チツプ・セ
レクト、DMAD……ダイレクト・メモリ・アク
セス・データ・バス、Ｒ／Ｗ……リード／ライ
ト、Ｓ……スイツチ。
Claims (1)
- １ 複数のマイクロプロセツサと該複数のマイク
ロプロセツサにそれぞれ対応する複数のメモリと
を有し前記複数のマイクロプロセツサ間の情報伝
達手段には前記複数のメモリ相互間のダイレク
ト・メモリ・アクセス転送を用いる情報処理シス
テムにおいて、前記複数のメモリの各々は二つの
群に分けられ、一方の群は該メモリを管轄する前
記マイクロプロセツサにより制御し、該メモリに
は前記ダイレクト・メモリ・アクセス転送を監視
するプログラムを記憶させて該監視を行い、他方
の群は前記複数のメモリ間での情報転送を行う領
域として前記情報伝達手段により管轄する如く構
成して、前記マイクロプロセツサにより前記情報
伝達手段を監視することを特徴とする情報処理シ
ステムにおける障害監視方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58057037A JPS59183447A (ja) | 1983-04-01 | 1983-04-01 | 障害監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58057037A JPS59183447A (ja) | 1983-04-01 | 1983-04-01 | 障害監視方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS59183447A JPS59183447A (ja) | 1984-10-18 |
| JPH0346855B2 true JPH0346855B2 (ja) | 1991-07-17 |
Family
ID=13044241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58057037A Granted JPS59183447A (ja) | 1983-04-01 | 1983-04-01 | 障害監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59183447A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0746318B2 (ja) * | 1987-01-23 | 1995-05-17 | 日本電気株式会社 | マイクロコンピユ−タ開発支援装置 |
| JP2579003B2 (ja) * | 1989-11-30 | 1997-02-05 | 松下電送株式会社 | メモリ間データ転送装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55116124A (en) * | 1979-03-01 | 1980-09-06 | Nippon Telegr & Teleph Corp <Ntt> | Information processor |
| JPS5671129A (en) * | 1979-11-15 | 1981-06-13 | Fujitsu Ltd | Data processing system |
| DE3104903C2 (de) * | 1981-02-11 | 1986-05-15 | Siemens AG, 1000 Berlin und 8000 München | Anordnung zum Datenaustausch zwischen parallel arbeitenden Mikrorechnern |
-
1983
- 1983-04-01 JP JP58057037A patent/JPS59183447A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS59183447A (ja) | 1984-10-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2661733B2 (ja) | データ処理システム | |
| JP2886856B2 (ja) | 二重化バス接続方式 | |
| JPS63255759A (ja) | 制御システム | |
| JPS6334494B2 (ja) | ||
| JPH0346855B2 (ja) | ||
| JPS59214397A (ja) | 呼情報救済方式 | |
| JPS638500B2 (ja) | ||
| JPS60173602A (ja) | 分散型プロセス制御装置 | |
| JP3393737B2 (ja) | 情報処理システムのコマンド送受信方法 | |
| JP2705955B2 (ja) | 並列情報処理装置 | |
| JPS59146362A (ja) | インタフエ−ス切換え制御方式 | |
| JPS60134352A (ja) | 二重化バス制御装置 | |
| JPH01283657A (ja) | クロスコール機能を有する入出力制御システム及びそのシステムにおける動的構成変更方法 | |
| JPS61271555A (ja) | ダイレクトメモリアクセス転送方式 | |
| JP2985188B2 (ja) | 二重化計算機システム | |
| JPH11259325A (ja) | 二重化システム及び二重化システムにおける情報処理方法 | |
| JPS62103756A (ja) | 複合計算機システム | |
| JPH0827761B2 (ja) | 二重化メモリの両系同時書込方法 | |
| JPS58217060A (ja) | 分散形計算機システムにおけるバツクアツプ方式 | |
| JPH08320842A (ja) | データ転送制御システム | |
| JPH05175980A (ja) | 系間交絡通信制御方式 | |
| JPH01142962A (ja) | データ転送制御方式 | |
| JP3012402B2 (ja) | 情報処理システム | |
| JPS62179044A (ja) | 複合計算機システム | |
| JPH0236016B2 (ja) |