JPS59147355U - Ｈｄｌｃ伝送路のデ−タ解析装置 - Google Patents

Ｈｄｌｃ伝送路のデ−タ解析装置

Info

Publication number
JPS59147355U
JPS59147355U JP1983041707U JP4170783U JPS59147355U JP S59147355 U JPS59147355 U JP S59147355U JP 1983041707 U JP1983041707 U JP 1983041707U JP 4170783 U JP4170783 U JP 4170783U JP S59147355 U JPS59147355 U JP S59147355U
Authority
JP
Japan
Prior art keywords
hdlc
transmission line
data
analysis device
data analysis
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1983041707U
Other languages
English (en)
Inventor
坪田　文仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Meidensha Corp
Original Assignee
Meidensha Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Meidensha Corp filed Critical Meidensha Corp
Priority to JP1983041707U priority Critical patent/JPS59147355U/ja
Publication of JPS59147355U publication Critical patent/JPS59147355U/ja
Pending legal-status Critical Current

Links

Landscapes

  • Maintenance And Management Of Digital Transmission (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【図面の簡単な説明】
第１図は、本考案の一実施例を示した構成図、第２図は
、本考案を説明するためのフローチャート、第３図は、
本考案を説明するためのタイムチャート図、第４図は、
本考案を説明するためのメモリマツプ図、第５図は、Ｈ
ＤＬＣのフレーム構成図である。 １１〜１３はＨＤＬＣインターフェース、２はＨＤＬＣ
伝送路、３はＣＰＵ、　４はメモリ、５は表示装置、Ｓ
Ｄはサンプリングデータブロック、ＢＦＩ、ＢＦ２．Ｂ
Ｆ３はバッファ、５１．５６はフラグシーケンス、５２
はアドレスフィールド、５３は制御フィールド、５４は
情報フィールド、　　　１５５はＣＲＣ０ ＋１ 璽ば Ｌ−１−ｊ　　　　　　　　　　　、」−ｍ−Δ 第３図 Ｊ−一 第４図 、ＢＦＩ　　　ｆ７Ｆ２　　８７３ 、　　　第５図

Claims (1)

    【実用新案登録請求の範囲】
  1. ＨＤＬＣ伝送路を介してＨＤＬＣデータ伝送を行なうも
    のにおいて、前記ＨＤＬＣ伝送路よりｎ倍高いボーレイ
    トでＨＤＬＣ伝送路からＨＤＬＣインタフェースを介し
    てサンプリングしたデータをメモリに格納する手段、格
    納したサンプリングデータをｍ分割し、分割したデータ
    にノイズを除去するとともに伝送路上と同じ２値データ
    列にして順次バッファに格納し、全サンプリングデータ
    について行なう手段、このバッファに格納した２値デー
    タ列をフレームに対応した等価のデータ列に変換する手
    段、との等価のデータ列によりＣＲＣの正誤判断を行な
    い結果を表示装置に表示する手段とを備えたことを特徴
    とするＨＤＬＣ伝送路のデータ解析装置。
JP1983041707U 1983-03-23 1983-03-23 Ｈｄｌｃ伝送路のデ−タ解析装置 Pending JPS59147355U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1983041707U JPS59147355U (ja) 1983-03-23 1983-03-23 Ｈｄｌｃ伝送路のデ−タ解析装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1983041707U JPS59147355U (ja) 1983-03-23 1983-03-23 Ｈｄｌｃ伝送路のデ−タ解析装置

Publications (1)

Publication Number Publication Date
JPS59147355U true JPS59147355U (ja) 1984-10-02

Family

ID=30172279

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1983041707U Pending JPS59147355U (ja) 1983-03-23 1983-03-23 Ｈｄｌｃ伝送路のデ−タ解析装置

Country Status (1)

Country Link
JP (1) JPS59147355U (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4997559A (ja) * 1973-01-18 1974-09-14

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4997559A (ja) * 1973-01-18 1974-09-14

Similar Documents

Publication Publication Date Title
JPH09259033A5 (ja)
JPH11275177A (ja) 伝送装置のログ記録方式
JPS59147355U (ja) Ｈｄｌｃ伝送路のデ−タ解析装置
JPS61246839A (ja) プログラム図生成装置
JPS61239754A (ja) デ−タ伝送方式
JPH0324618A (ja) レコード昇順追加装置
JPS6360428B2 (ja)
JPS59160347U (ja) 音声出力装置
JPH0326416B2 (ja)
JPS6022420Y2 (ja) 住所情報入力装置
JPH01298439A (ja) リスト解析装置
CN116013264A (zh) 用于获得语音训练数据的方法、装置、电子设备、介质
JPS62169858U (ja)
JPS6286432A (ja) デ−タ高速検索回路
JPH02100752A (ja) 通信バッファ制御方式
JPS5850483A (ja) レ−ダ情報表示装置
JPH03173293A (ja) ボタン電話装置のシステムデータ登録方式
JPS60640U (ja) Ｄｍａ処理とプログラム計測モ−ドの並行処理システム
JPS5914825B2 (ja) メモリ制御方式
JPS61270954A (ja) 回線監視装置
JPS634742A (ja) デ−タ通信装置
JPS59142844U (ja) バ−コ−ド処理装置
JPH0989934A (ja) 波形解析装置
JPS60638U (ja) プログラム修正装置
JPH0482749U (ja)