JPH0326416B2 - - Google Patents
Info
- Publication number
- JPH0326416B2 JPH0326416B2 JP58181363A JP18136383A JPH0326416B2 JP H0326416 B2 JPH0326416 B2 JP H0326416B2 JP 58181363 A JP58181363 A JP 58181363A JP 18136383 A JP18136383 A JP 18136383A JP H0326416 B2 JPH0326416 B2 JP H0326416B2
- Authority
- JP
- Japan
- Prior art keywords
- jump
- instruction
- address
- program
- trace
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Prevention of errors by analysis, debugging or testing of software
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は中央処理装置が実行するプログラムを
トレースするプログラム・トレース装置に係り、
特にジヤンプ命令についてそのジヤンプ元とジヤ
ンプ先の両方をトレースするものに関する。
トレースするプログラム・トレース装置に係り、
特にジヤンプ命令についてそのジヤンプ元とジヤ
ンプ先の両方をトレースするものに関する。
データ処理装置では中央処理装置がデータ処理
演算を遂行する場合、メモリに格納されたプログ
ラムにもとづきデータ処理を実行する。このよう
なデータ処理装置において、プログラムをデバグ
する場合、プログラムの走行状態をトレースして
プログラムがどのような流れでどのような状態で
動作しているかチエツクすることが必要となる。
演算を遂行する場合、メモリに格納されたプログ
ラムにもとづきデータ処理を実行する。このよう
なデータ処理装置において、プログラムをデバグ
する場合、プログラムの走行状態をトレースして
プログラムがどのような流れでどのような状態で
動作しているかチエツクすることが必要となる。
従来、このようなプログラムをトレースする場
合、ジヤンプ命令については当該ジヤンプ命令が
格納されている番地（ジヤンプ元番地）を記録す
る方式又は当該ジヤンプ命令によりジヤンプする
ジヤンプ先番地を記録する方式のいずれかである
ため、ジヤンプ命令の流れをチエツクする必要の
あるプログラムの動きをトレースする情報として
は不充分であつた。しかも従来の方式ではプログ
ラム内で発生したジヤンプ命令の全番地をトレー
スするため、ある領域のみ着目したトレース動作
ができなかつた。このためプログラムの動きを詳
細にチエツクする場合、不充分な情報しか得るこ
とができなかつた。
合、ジヤンプ命令については当該ジヤンプ命令が
格納されている番地（ジヤンプ元番地）を記録す
る方式又は当該ジヤンプ命令によりジヤンプする
ジヤンプ先番地を記録する方式のいずれかである
ため、ジヤンプ命令の流れをチエツクする必要の
あるプログラムの動きをトレースする情報として
は不充分であつた。しかも従来の方式ではプログ
ラム内で発生したジヤンプ命令の全番地をトレー
スするため、ある領域のみ着目したトレース動作
ができなかつた。このためプログラムの動きを詳
細にチエツクする場合、不充分な情報しか得るこ
とができなかつた。
本発明の目的は、このような問題を改善して、
ある領域内におけるプログラムの動きを詳細にチ
エツク可能とするため、該領域内におけるプログ
ラムの動作をジヤンプ命令に着目してそのジヤン
プ元番地およびジヤンプ先番地を記録することに
より、プログラムの動作を詳細にトレースしたプ
ログラム・トレース装置を提供することである。
ある領域内におけるプログラムの動きを詳細にチ
エツク可能とするため、該領域内におけるプログ
ラムの動作をジヤンプ命令に着目してそのジヤン
プ元番地およびジヤンプ先番地を記録することに
より、プログラムの動作を詳細にトレースしたプ
ログラム・トレース装置を提供することである。
この目的を達成するため、本発明のプログラ
ム・トレース装置では、プログラムを格納するメ
モリ装置と、該プログラムを格納するメモリ装置
と、該プログラムを遂次読出して実行する中央処
理装置と、該メモリ装置と該中央処理装置を接続
するメモリ・バスを具備するデータ処理システム
にて、前記中央処理装置が前記メモリ装置より命
令を読出しプログラムを実行する動作を記録する
プログラム・トレース装置において、前記プログ
ラムのチエツク領域を指示する領域指示制御手段
と、ジヤンプ命令が発生したときこれを検出する
ジヤンプ命令発生検出制御手段と、ジヤンプ元又
はジヤンプの先の少なくとも一方がチエツク領域
内か否かを判定する領域判定手段と、ジヤンプ命
令の直前の命令実行番地を記録するジヤンプ元ア
ドレス・トレース用記録部と、ジヤンプ命令ジヤ
ンプ元番地を記録するジヤンプ先アドレス・トレ
ース用記録部を設け、上記ジヤンプ命令のジヤン
プ元番地またはジヤンプ先番地の少くともいずれ
か一方が前記チエツク領域内であるとき当該ジヤ
ンプ命令のジヤンプ元番地とジヤンプ先番地をそ
れぞれ記録するように構成したことを特徴とす
る。
ム・トレース装置では、プログラムを格納するメ
モリ装置と、該プログラムを格納するメモリ装置
と、該プログラムを遂次読出して実行する中央処
理装置と、該メモリ装置と該中央処理装置を接続
するメモリ・バスを具備するデータ処理システム
にて、前記中央処理装置が前記メモリ装置より命
令を読出しプログラムを実行する動作を記録する
プログラム・トレース装置において、前記プログ
ラムのチエツク領域を指示する領域指示制御手段
と、ジヤンプ命令が発生したときこれを検出する
ジヤンプ命令発生検出制御手段と、ジヤンプ元又
はジヤンプの先の少なくとも一方がチエツク領域
内か否かを判定する領域判定手段と、ジヤンプ命
令の直前の命令実行番地を記録するジヤンプ元ア
ドレス・トレース用記録部と、ジヤンプ命令ジヤ
ンプ元番地を記録するジヤンプ先アドレス・トレ
ース用記録部を設け、上記ジヤンプ命令のジヤン
プ元番地またはジヤンプ先番地の少くともいずれ
か一方が前記チエツク領域内であるとき当該ジヤ
ンプ命令のジヤンプ元番地とジヤンプ先番地をそ
れぞれ記録するように構成したことを特徴とす
る。
本発明の一実施例を第１図〜第４図にもとづき
説明する。
説明する。
第１図は本発明の概略構成図、第２図はそのプ
ログラムトレース装置の詳細図、第３図は命令の
実行順序説明図、第４図は本発明によるトレース
結果の説明図である。
ログラムトレース装置の詳細図、第３図は命令の
実行順序説明図、第４図は本発明によるトレース
結果の説明図である。
第１図において、１は中央処理装置であつて第
１主記憶装置−２、第２主記憶装置−３等に格納
されたプログラムにもとづきデータ処理を行うも
のであり、プログラム・トレース装置４によりそ
のプログラムのうち特定範囲におけるジヤンプ命
令についてそのジヤンプ元番地とジヤンプ先番地
が記録される。そして中央処理装置１、第１主記
憶装置２、第２主記憶装置３およびプログラム・
トレース装置４等はメモリ・バス（アドレス・バ
スとデータ・バス）により接続されている。
１主記憶装置−２、第２主記憶装置−３等に格納
されたプログラムにもとづきデータ処理を行うも
のであり、プログラム・トレース装置４によりそ
のプログラムのうち特定範囲におけるジヤンプ命
令についてそのジヤンプ元番地とジヤンプ先番地
が記録される。そして中央処理装置１、第１主記
憶装置２、第２主記憶装置３およびプログラム・
トレース装置４等はメモリ・バス（アドレス・バ
スとデータ・バス）により接続されている。
次にプログラム・トレース装置４の詳細を第２
図により説明する。
図により説明する。
１０は第１制御回路であつて、ジヤンプ命令を
トレースすべきプログラムの領域範囲を出力する
もの、１１は領域判定回路であつて実行される命
令が第１制御回路１０より指定された範囲内のも
のか否かを判定するものであり、ジヤンプ命令は
ジヤンプ元かジヤンプ先の少くとも一方が範囲内
か否かを判定するもの、１２はトレース条件判定
回路であつて、命令が指定範囲のものであつてし
かもジヤンプ命令であるとき、そのジヤンプ元番
地とジヤンプ先番地を記録するように制御信号を
出力するもの、１３は第２制御回路であつて命令
がジヤンプ命令かどうかをチエツクし、そのチエ
ツク結果をトレース条件判定回路１２に出力する
もの、１４はジヤンプ先アドレス・トレース用メ
モリ、１５はジヤンプ元アドレス・トレース用メ
モリ、１６は第１バツフア・レジスタ、１７は第
２バツフア・レジスタ、１８はトレース・メモリ
制御回路であつて、ジヤンプ先アドレス・トレー
ス用メモリ１４及びジヤンプ元アドレス・トレー
ス用メモリ１５にアドレスを格納する制御信号を
出力するものである。
トレースすべきプログラムの領域範囲を出力する
もの、１１は領域判定回路であつて実行される命
令が第１制御回路１０より指定された範囲内のも
のか否かを判定するものであり、ジヤンプ命令は
ジヤンプ元かジヤンプ先の少くとも一方が範囲内
か否かを判定するもの、１２はトレース条件判定
回路であつて、命令が指定範囲のものであつてし
かもジヤンプ命令であるとき、そのジヤンプ元番
地とジヤンプ先番地を記録するように制御信号を
出力するもの、１３は第２制御回路であつて命令
がジヤンプ命令かどうかをチエツクし、そのチエ
ツク結果をトレース条件判定回路１２に出力する
もの、１４はジヤンプ先アドレス・トレース用メ
モリ、１５はジヤンプ元アドレス・トレース用メ
モリ、１６は第１バツフア・レジスタ、１７は第
２バツフア・レジスタ、１８はトレース・メモリ
制御回路であつて、ジヤンプ先アドレス・トレー
ス用メモリ１４及びジヤンプ元アドレス・トレー
ス用メモリ１５にアドレスを格納する制御信号を
出力するものである。
次に第２図の動作について説明する。
まずプログラムのチエツクすべき範囲を監視者
が第１制御回路１０に設定する。通常プログラム
の命令はアドレスを順次＋１することにより順次
出力されるものでメモリバスから命令の読出とア
ドレスすなわち格納アドレスが領域判定回路１１
および第１バツフア・レジスタ１６に伝達されて
いる。
が第１制御回路１０に設定する。通常プログラム
の命令はアドレスを順次＋１することにより順次
出力されるものでメモリバスから命令の読出とア
ドレスすなわち格納アドレスが領域判定回路１１
および第１バツフア・レジスタ１６に伝達されて
いる。
一方メモリバス５からその命令がトレース条件
判定回路１２を経由して第２制御回路１３に伝達
され、その命令がジヤンプ命令か否かがチエツク
される。したがつて命令がジヤンプ命令でなけれ
ば第２制御回路１３はジヤンプ命令でないことを
トレース条件判定回路１２に報告するので、該ト
レース条件判定回路１２はトレースメモリ制御回
路１８にアドレス格納を指示する格納指示信号を
出力しない。
判定回路１２を経由して第２制御回路１３に伝達
され、その命令がジヤンプ命令か否かがチエツク
される。したがつて命令がジヤンプ命令でなけれ
ば第２制御回路１３はジヤンプ命令でないことを
トレース条件判定回路１２に報告するので、該ト
レース条件判定回路１２はトレースメモリ制御回
路１８にアドレス格納を指示する格納指示信号を
出力しない。
しかしながら命令がジヤンプ命令の場合には、
第２制御回路１３がこれを判別してトレース条件
判定回路１２に報告する。このときジヤンプ元ア
ドレスあるいはジヤンプ先アドレスが第１制御回
路１０に設定されたトレース範囲内であれば、領
域判定回路１１がこれをトレース条件設定回路１
２に出力する。したがつてトレース条件判定回路
１２は第２制御回路１３から出力されたジヤンプ
命令判別信号と領域判定回路１１から出力された
領域内判定信号にもとづきトレースメモリ制御回
路１８に格納指示信号を出力し、これに応じてト
レースメモリ制御回路１８はジヤンプ先アドレ
ス・トレース用メモリ１４に第１バツフア・レジ
スタ１６に保持されているジヤンプ先アドレスを
格納し、また第２バツフア・レジスタ１７に保持
されているジヤンプ元アドレスを格納する。そし
てこれらの格納の終了したことをトレース条件判
定回路１２に報告する。このようにしてジヤンプ
先アドレス・トレース用メモリ１４にはジヤンプ
命令のジヤンプ先アドレスが格納され、ジヤンプ
元アドレス・トレース用メモリ１５にはジヤンプ
元アドレスが格納されるので、あとでこれらを簡
単に判読することができる。
第２制御回路１３がこれを判別してトレース条件
判定回路１２に報告する。このときジヤンプ元ア
ドレスあるいはジヤンプ先アドレスが第１制御回
路１０に設定されたトレース範囲内であれば、領
域判定回路１１がこれをトレース条件設定回路１
２に出力する。したがつてトレース条件判定回路
１２は第２制御回路１３から出力されたジヤンプ
命令判別信号と領域判定回路１１から出力された
領域内判定信号にもとづきトレースメモリ制御回
路１８に格納指示信号を出力し、これに応じてト
レースメモリ制御回路１８はジヤンプ先アドレ
ス・トレース用メモリ１４に第１バツフア・レジ
スタ１６に保持されているジヤンプ先アドレスを
格納し、また第２バツフア・レジスタ１７に保持
されているジヤンプ元アドレスを格納する。そし
てこれらの格納の終了したことをトレース条件判
定回路１２に報告する。このようにしてジヤンプ
先アドレス・トレース用メモリ１４にはジヤンプ
命令のジヤンプ先アドレスが格納され、ジヤンプ
元アドレス・トレース用メモリ１５にはジヤンプ
元アドレスが格納されるので、あとでこれらを簡
単に判読することができる。
第３図および第４図に命令の実行状態と本発明
によるプログラム・トレース結果について説明す
る。これらの図において、ステツプ〜ステツプ
までが第１制御回路に設定されたトレース範囲
内アドレスである。
によるプログラム・トレース結果について説明す
る。これらの図において、ステツプ〜ステツプ
までが第１制御回路に設定されたトレース範囲
内アドレスである。
第３図においてプログラムのステツプ〜ステ
ツプまではジヤンプ命令以外の命令が実行され
ており、＋１アドレスステツプで順次命令が読出
される。そしてステツプにおいてアドレスＨ番
地の命令が読出されたとき、これがＪ番地にジヤ
ンプするジヤンプ命令であり、このＪ番地がトレ
ース範囲内のアドレスであるので、このときジヤ
ンプ元アドレスＨ番地がジヤンプ元アドレス・ト
レース用メモリ１５に格納され、またジヤンプ先
アドレスＪ番地がジヤンプ先アドレス・トレース
用メモリ１４に格納される。そしてステツプに
おいてジヤンプ先アドレスＪ番地の命令がこれま
たジヤンプ命令であり、Ｋ番地にジヤンプしてい
るので、このステツプにおけるジヤンプ命令に
関するジヤンプ元アドレスＪ番地とジヤンプ先ア
ドレスＫ番地がそれぞれジヤンプ元アドレス・ト
レース用メモリ１５およびジヤンプ先アドレス・
トレース用メモリ１４に格納される。ステツプ
からステツプまでは再び＋１アドレスステツプ
でメモリから命令が読出され、ステツプのＭ番
地の命令を読出したときこれがトレース範囲外の
Ｑ番地にジヤンプするジヤンプ命令であるので、
そのジヤンプ元アドレスＭ番地とジヤンプ先アド
レスＱ番地がそれぞれジヤンプ元アドレス・トレ
ース用メモリ１５およびジヤンプ先アドレス・ト
レース用メモリ１４に格納されることになる。ス
テツプにおいて上記ジヤンプ先のアドレスＱ番
地からは再び＋１アドレスステツプで順次命令が
読出され、ステツプでＪ番地の命令を読出した
ときこれがジヤンプ命令であるが、このジヤンプ
命令はジヤンプ元アドレスもジヤンプ先アドレス
もトレース範囲外なので、このジヤンプ命令に関
するトレースデータはジヤンプ元アドレス・トレ
ース範囲外なので、このジヤンプ命令に関するト
レースデータはジヤンプ元アドレス・トレース用
メモリ１５にもジヤンプ先アドレス・トレース用
メモリ１４にも格納されない。
ツプまではジヤンプ命令以外の命令が実行され
ており、＋１アドレスステツプで順次命令が読出
される。そしてステツプにおいてアドレスＨ番
地の命令が読出されたとき、これがＪ番地にジヤ
ンプするジヤンプ命令であり、このＪ番地がトレ
ース範囲内のアドレスであるので、このときジヤ
ンプ元アドレスＨ番地がジヤンプ元アドレス・ト
レース用メモリ１５に格納され、またジヤンプ先
アドレスＪ番地がジヤンプ先アドレス・トレース
用メモリ１４に格納される。そしてステツプに
おいてジヤンプ先アドレスＪ番地の命令がこれま
たジヤンプ命令であり、Ｋ番地にジヤンプしてい
るので、このステツプにおけるジヤンプ命令に
関するジヤンプ元アドレスＪ番地とジヤンプ先ア
ドレスＫ番地がそれぞれジヤンプ元アドレス・ト
レース用メモリ１５およびジヤンプ先アドレス・
トレース用メモリ１４に格納される。ステツプ
からステツプまでは再び＋１アドレスステツプ
でメモリから命令が読出され、ステツプのＭ番
地の命令を読出したときこれがトレース範囲外の
Ｑ番地にジヤンプするジヤンプ命令であるので、
そのジヤンプ元アドレスＭ番地とジヤンプ先アド
レスＱ番地がそれぞれジヤンプ元アドレス・トレ
ース用メモリ１５およびジヤンプ先アドレス・ト
レース用メモリ１４に格納されることになる。ス
テツプにおいて上記ジヤンプ先のアドレスＱ番
地からは再び＋１アドレスステツプで順次命令が
読出され、ステツプでＪ番地の命令を読出した
ときこれがジヤンプ命令であるが、このジヤンプ
命令はジヤンプ元アドレスもジヤンプ先アドレス
もトレース範囲外なので、このジヤンプ命令に関
するトレースデータはジヤンプ元アドレス・トレ
ース範囲外なので、このジヤンプ命令に関するト
レースデータはジヤンプ元アドレス・トレース用
メモリ１５にもジヤンプ先アドレス・トレース用
メモリ１４にも格納されない。
このようにして本発明では、通常中央処理装置
が命令を実行したとき次に実行する命令は、当該
命令がジヤンプ命令以外の場合、実行された番地
の次の番地のものであるという条件を利用して、
プログラムのトレースをジヤンプ命令に着目し、
設定した領域内に関連してジヤンプ命令が発生し
たとき、そのジヤンプ元アドレス及びジヤンプ先
アドレスを記録するので、全体のデータ量を増大
することなく、着目する領域での概略的なプログ
ラムの動きをトレースすることができる。
が命令を実行したとき次に実行する命令は、当該
命令がジヤンプ命令以外の場合、実行された番地
の次の番地のものであるという条件を利用して、
プログラムのトレースをジヤンプ命令に着目し、
設定した領域内に関連してジヤンプ命令が発生し
たとき、そのジヤンプ元アドレス及びジヤンプ先
アドレスを記録するので、全体のデータ量を増大
することなく、着目する領域での概略的なプログ
ラムの動きをトレースすることができる。
本発明によれば、プログラムの特定の範囲にお
けるジヤンプ命令のジヤンプ元アドレスとジヤン
プ先アドレスを記録することができるので、デー
タ量を増大することなくジヤンプ命令を正確にト
レースすることができる。それ故、プログラムの
テバグ等に非常に効果的なトレース装置を提供す
ることができる。
けるジヤンプ命令のジヤンプ元アドレスとジヤン
プ先アドレスを記録することができるので、デー
タ量を増大することなくジヤンプ命令を正確にト
レースすることができる。それ故、プログラムの
テバグ等に非常に効果的なトレース装置を提供す
ることができる。
第１図は本発明の概略構成図、第２図は本発明
のプログラム・トレース装置の一実施例構成図、
第３図は命令の実行順序の１例説明図、第４図は
第３図によるトレース結果の説明図である。 図中、１は中央処理装置、２は第１主記憶装
置、３は第２主記憶装置、４はプログラム・トレ
ース装置、１０は第１制御回路、１１は領域判定
回路、１２はトレース条件判定回路、１３は第２
制御回路、１４はジヤンプ先アドレス・トレース
用メモリ、１５はジヤンプ元アドレス・トレース
用メモリ、１６は第１バツフア・レジスタ、１７
は第２バツフア・レジスタ、１８はトレース・メ
モリ制御回路を示す。
のプログラム・トレース装置の一実施例構成図、
第３図は命令の実行順序の１例説明図、第４図は
第３図によるトレース結果の説明図である。 図中、１は中央処理装置、２は第１主記憶装
置、３は第２主記憶装置、４はプログラム・トレ
ース装置、１０は第１制御回路、１１は領域判定
回路、１２はトレース条件判定回路、１３は第２
制御回路、１４はジヤンプ先アドレス・トレース
用メモリ、１５はジヤンプ元アドレス・トレース
用メモリ、１６は第１バツフア・レジスタ、１７
は第２バツフア・レジスタ、１８はトレース・メ
モリ制御回路を示す。
Claims (1)
- １ プログラムを格納するメモリ装置と、該プロ
グラムを逐次読出して実行する中央処理装置と、
該メモリ装置と該中央処理装置を接続するメモ
リ・バスを具備するデータ処理システムにて、前
記中央処理装置が前記メモリ装置より命令を読出
しプログラムを実行する動作を記録するプログラ
ム・トレース装置において、前記プログラムのチ
エツク領域を指示する領域指示制御手段と、ジヤ
ンプ命令が発生したときこれを検出するジヤンプ
命令発生検出制御手段と、ジヤンプ元又はジヤン
プ先の少なくとも一方がチエツク領域内か否かを
判定する領域判定手段と、ジヤンプ命令の直前の
命令実行番地を記録するジヤンプ元アドレス・ト
レース用記録部と、ジヤンプ命令ジヤンプ先番地
を記録するジヤンプ先アドレス・トレース用記録
部を設け、上記ジヤンプ命令のジヤンプ元番地ま
たはジヤンプ先番地の少なくともいずれか一方が
前記チエツク領域内であるとき当該ジヤンプ命令
のジヤンプ元番地とジヤンプ先番地をそれぞれ記
録するように構成したことを特徴とするプログラ
ム・トレース装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181363A JPS6073756A (ja) | 1983-09-29 | 1983-09-29 | プログラム・トレ−ス装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58181363A JPS6073756A (ja) | 1983-09-29 | 1983-09-29 | プログラム・トレ−ス装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6073756A JPS6073756A (ja) | 1985-04-25 |
| JPH0326416B2 true JPH0326416B2 (ja) | 1991-04-10 |
Family
ID=16099410
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58181363A Granted JPS6073756A (ja) | 1983-09-29 | 1983-09-29 | プログラム・トレ−ス装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6073756A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000250779A (ja) * | 1999-02-25 | 2000-09-14 | Toshiba Corp | プログラマブルコントローラ |
| JP3892873B2 (ja) * | 2005-01-11 | 2007-03-14 | 株式会社東芝 | プログラマブルコントローラ |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5131176A (ja) * | 1974-09-11 | 1976-03-17 | Nippon Electric Co | Pataankeiseihoho |
| JPS5829057A (ja) * | 1981-08-14 | 1983-02-21 | Nippon Signal Co Ltd:The | レジスタのトレ−ス装置 |
-
1983
- 1983-09-29 JP JP58181363A patent/JPS6073756A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6073756A (ja) | 1985-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS648382B2 (ja) | ||
| JPH0326416B2 (ja) | ||
| JPH0713806A (ja) | マイクロプロセッサのバストレース装置 | |
| JPH0553929A (ja) | 障害情報保存機能付き中央処理装置 | |
| JPS59161747A (ja) | プログラムアナライザ | |
| JPH04242455A (ja) | プロセッサ間通信トレース回路 | |
| JPS5991558A (ja) | プログラム試験方式 | |
| JPS60147849A (ja) | マイクロプログラムのデバツグを行う方式 | |
| JPH05197596A (ja) | トレーサ | |
| JPH01166143A (ja) | ファームウェア・プログラムのデバッグ方式 | |
| JPH0250740A (ja) | アドレストレーサ | |
| JPS60147853A (ja) | マイクロプロセツサ走行状態履歴格納方式 | |
| JPS605355A (ja) | プログラムル−ト記録装置 | |
| JPH04120644A (ja) | 記憶装置 | |
| KR890008681A (ko) | 프로세서 제어 장치 | |
| JPH05289908A (ja) | プログラムトレーサ | |
| JPS61123942A (ja) | マイクロプロセツサ用デバツク装置 | |
| JPH0883200A (ja) | プログラマブルコントローラ | |
| JPH01311335A (ja) | プログラム網羅率測定システム | |
| JPH01166144A (ja) | ファームウェア・プログラムのデバッグ方式 | |
| JPS59154696A (ja) | 記憶装置のエラ−自動検証方式 | |
| JPH0221618B2 (ja) | ||
| JPS6341950A (ja) | 分岐命令実行測定制御方式 | |
| JPS626270B2 (ja) | ||
| JPH06250879A (ja) | プログラムアクセストレース装置 |