JPS5914810B2 - 再生装置 - Google Patents
再生装置Info
- Publication number
- JPS5914810B2 JPS5914810B2 JP6077875A JP6077875A JPS5914810B2 JP S5914810 B2 JPS5914810 B2 JP S5914810B2 JP 6077875 A JP6077875 A JP 6077875A JP 6077875 A JP6077875 A JP 6077875A JP S5914810 B2 JPS5914810 B2 JP S5914810B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- pulse
- output
- counter
- pulses
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000000630 rising effect Effects 0.000 claims description 9
- 238000010586 diagram Methods 0.000 description 5
- 230000003111 delayed effect Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Signal Processing For Digital Recording And Reproducing (AREA)
Description
【発明の詳細な説明】
本発明は磁気テープ等に記録されたＦＭ信号からＲＺ信
号を再生する装置に関するものであり、ドロップアウト
、ノイズなどによつて起きるクカク０ ツクパルス、ゲ
ート信号のずれをなくし、正しいＲＺ信号を再生するこ
とを目的とするものである。
号を再生する装置に関するものであり、ドロップアウト
、ノイズなどによつて起きるクカク０ ツクパルス、ゲ
ート信号のずれをなくし、正しいＲＺ信号を再生するこ
とを目的とするものである。
ＦＭ信号から、ＲＺ信号を再生する従来の再生装置の一
実施例を第２図に示す。第２図において、１は遅延線、
２は排他的ＯＲ回路、３は単安定マグ５ ルチバイブレ
ータ、４はＡＮＤ回路である。なお第２図のＡ、ａ、Ｂ
、Ｃ、Ｄに流れる信号は第１図、第３図に示してある。
ＦＭ信号はＡ点から遅延線１、排他的ＯＲ回路２とでで
きた回路をとおりＢ点に伝わる。
実施例を第２図に示す。第２図において、１は遅延線、
２は排他的ＯＲ回路、３は単安定マグ５ ルチバイブレ
ータ、４はＡＮＤ回路である。なお第２図のＡ、ａ、Ｂ
、Ｃ、Ｄに流れる信号は第１図、第３図に示してある。
ＦＭ信号はＡ点から遅延線１、排他的ＯＲ回路２とでで
きた回路をとおりＢ点に伝わる。
このと３０きの信号変化は第３図に示すようになりＢ点
にはＦＭ信号の立上り、立下りでパルスが出てくること
になる。Ｂ点の信号は、マルチバイブレータ３のトリガ
信号となる。マルチバイブレータ３を入力信号の立下り
でトリガされるようにし、準安定３５時間をビット間隔
の３／４としておくと、Ｃ点の信号は第１図Ｃのような
波形になる。Ｃ点の信号はクロック信号、ゲート信号と
して使われる。ここで信号Ｃをゲート信号として信号Ｂ
をＡＮＤ回路４によりゲートすれば、Ｄ点にはＲＺ信号
が出てくる。ところが、磁気テープ，デイスク等に記録
されたＦＭ信号を読み出す場合、ドロツプアウト，ノイ
ズなどによりＡ点に、第１図Ａ′のようなパルスのかけ
た部分のある信号が出てくるときがある。こういう信号
がＡ点に出てくると、Ｃ点の信号波形は第１図Ｃ′のよ
うに誤つたゲート信号が出てくることになり、再生され
たＲＺ信号は第１図Ｄ′のようなまちがつたものとなる
。第１図のｄがまちがつている部分である。本発明は、
このようなまちがつた信号が再生されないように工夫し
たものであり、以下本発明の一実施例について図面とと
もに説明する。
にはＦＭ信号の立上り、立下りでパルスが出てくること
になる。Ｂ点の信号は、マルチバイブレータ３のトリガ
信号となる。マルチバイブレータ３を入力信号の立下り
でトリガされるようにし、準安定３５時間をビット間隔
の３／４としておくと、Ｃ点の信号は第１図Ｃのような
波形になる。Ｃ点の信号はクロック信号、ゲート信号と
して使われる。ここで信号Ｃをゲート信号として信号Ｂ
をＡＮＤ回路４によりゲートすれば、Ｄ点にはＲＺ信号
が出てくる。ところが、磁気テープ，デイスク等に記録
されたＦＭ信号を読み出す場合、ドロツプアウト，ノイ
ズなどによりＡ点に、第１図Ａ′のようなパルスのかけ
た部分のある信号が出てくるときがある。こういう信号
がＡ点に出てくると、Ｃ点の信号波形は第１図Ｃ′のよ
うに誤つたゲート信号が出てくることになり、再生され
たＲＺ信号は第１図Ｄ′のようなまちがつたものとなる
。第１図のｄがまちがつている部分である。本発明は、
このようなまちがつた信号が再生されないように工夫し
たものであり、以下本発明の一実施例について図面とと
もに説明する。
第４図において、２３は遅延線、２４は排他的０Ｒ回路
、２５，２６，５，６はフエイズロツクループであつて
、２５は位相検出器、２６はローパスフイルタ、６は直
流増幅器、６は電圧制御発信器である。
、２５，２６，５，６はフエイズロツクループであつて
、２５は位相検出器、２６はローパスフイルタ、６は直
流増幅器、６は電圧制御発信器である。
フエイズロツクループは位相検出器の入力と出力の位相
差を検出し、その位相関係を一定に保つ一種のサーボ回
路である。フエイズロツクループには入力パルスを入れ
ると、そのパルスが途中で少しとぎれても電圧制御発振
器６の出力にはパルスが連続してあられれるという性質
がある。フエイズロツクループ入力と電圧制御発信器６
の出力の信号波形を第６図に示してある。ａは入力、ｂ
は出力である。この実施例では、ロツク時は位相検出器
２５の両入力の立上り部が一致するように動作するもの
としている。続けて第４図の構成を説明すると、７はフ
リツプフロツプ、８，９は単安定マルチバイブレータ、
１０，１フ，１８，１９，２２はＡＮＤ回路、１２，１
３はカウンタ、１４，１５はインバータ、１６，１７は
ＮＡＮＤ回路、２０は０Ｒ回路、２１は遅延線である。
差を検出し、その位相関係を一定に保つ一種のサーボ回
路である。フエイズロツクループには入力パルスを入れ
ると、そのパルスが途中で少しとぎれても電圧制御発振
器６の出力にはパルスが連続してあられれるという性質
がある。フエイズロツクループ入力と電圧制御発信器６
の出力の信号波形を第６図に示してある。ａは入力、ｂ
は出力である。この実施例では、ロツク時は位相検出器
２５の両入力の立上り部が一致するように動作するもの
としている。続けて第４図の構成を説明すると、７はフ
リツプフロツプ、８，９は単安定マルチバイブレータ、
１０，１フ，１８，１９，２２はＡＮＤ回路、１２，１
３はカウンタ、１４，１５はインバータ、１６，１７は
ＮＡＮＤ回路、２０は０Ｒ回路、２１は遅延線である。
なお、第４図のＡ−１は、第５図のＡ〜Ｉと対応させて
ある〇ＦＭ信号はＡ点から遅延線２３と排他的０Ｒ回路
２４による回路を通りＢ点に伝わる。
ある〇ＦＭ信号はＡ点から遅延線２３と排他的０Ｒ回路
２４による回路を通りＢ点に伝わる。
信号をテープ等から読み出すとき、ノイズなどの原因で
Ａ点に第５図Ａのようなパルスのかけた部分のある信号
が出てきたとする。フエイズロツクループは先に説明し
たようにパルスのかけた部分にも出力が出るため、Ｂ点
からフエイズロツクループをとおリブリップフロップに
はいつた信号は、フリツプフロツプ７のＱ，Ｑに第５図
Ｑｌ，ｑ２のような波形となつてあられれる。このｑ１
の信号を、適当な位相にするために遅延させＢ点の信号
とＡＮＤをとると、その出力には第５図１のようなＲＺ
信号が出てくる。しかしフリツプフロツプ７の出力のＱ
，σにはＱｌ，ｑ２のどちらかの信号が出ているかわか
らないため、ゲート信号として何れを選ぶか不定である
。これを選ぶのがこれから説明する回路である。８，９
の単安定マルチバイブレータは共に入力パルスの立上り
でトリガされる。
Ａ点に第５図Ａのようなパルスのかけた部分のある信号
が出てきたとする。フエイズロツクループは先に説明し
たようにパルスのかけた部分にも出力が出るため、Ｂ点
からフエイズロツクループをとおリブリップフロップに
はいつた信号は、フリツプフロツプ７のＱ，Ｑに第５図
Ｑｌ，ｑ２のような波形となつてあられれる。このｑ１
の信号を、適当な位相にするために遅延させＢ点の信号
とＡＮＤをとると、その出力には第５図１のようなＲＺ
信号が出てくる。しかしフリツプフロツプ７の出力のＱ
，σにはＱｌ，ｑ２のどちらかの信号が出ているかわか
らないため、ゲート信号として何れを選ぶか不定である
。これを選ぶのがこれから説明する回路である。８，９
の単安定マルチバイブレータは共に入力パルスの立上り
でトリガされる。
第５図Ｃ，Ｄはそれぞれ単安定マルチバイブレータ８，
９の出力である。単安定マルチバイブレータ９の出力で
ある。単安定マルチバイブレータ９の出力はビツト間隔
の３／４である。このＤ点の信号はビツトの境界をあら
れすパルスであるはずだが、Ａ点の信号が第５図Ａのよ
うなパルスのかけた部分のある信号のため第５図Ｄ（７
）ｄのようにまちがつた部分が出てくる。ここでＤ点の
信号とフリツプフロツプ７の出力Ｑ，ＱとのＡＮＤをそ
れぞれとる。するとその出力Ｅ点、Ｆ点には次の信号が
出てくる。ｑ１の信号が出ていた方のフリツプフロツプ
７の出力とＡＮＤをとつた方には第５図ｅ１の信号が、
Ｑ２の信号が出ていた方とＡＮＤをとつた方には第５図
ｅ１の信号がそれぞれ出てくる。もしＦ点の方にｅ１の
信号が出たとすればフリツプフロツプ７のＱの方にｑ１
の信号が出ていたということになる。ここで第４図のカ
ウンタ部を説明する。
９の出力である。単安定マルチバイブレータ９の出力で
ある。単安定マルチバイブレータ９の出力はビツト間隔
の３／４である。このＤ点の信号はビツトの境界をあら
れすパルスであるはずだが、Ａ点の信号が第５図Ａのよ
うなパルスのかけた部分のある信号のため第５図Ｄ（７
）ｄのようにまちがつた部分が出てくる。ここでＤ点の
信号とフリツプフロツプ７の出力Ｑ，ＱとのＡＮＤをそ
れぞれとる。するとその出力Ｅ点、Ｆ点には次の信号が
出てくる。ｑ１の信号が出ていた方のフリツプフロツプ
７の出力とＡＮＤをとつた方には第５図ｅ１の信号が、
Ｑ２の信号が出ていた方とＡＮＤをとつた方には第５図
ｅ１の信号がそれぞれ出てくる。もしＦ点の方にｅ１の
信号が出たとすればフリツプフロツプ７のＱの方にｑ１
の信号が出ていたということになる。ここで第４図のカ
ウンタ部を説明する。
これらのカウンタはｎ進カウンタであるとする。今、か
りにＥ点のみにパルス信号があられれたとする。りセツ
トされた状態からパルスをｎ−１個数えるとカウンタ１
２のキヤリ一ＣＡがゞ１″になりＰにへＯ〃がはいる。
端子Ｐはクロツクに対するゲート信号を与えるものであ
つてＰが′Ｏ″になると、カウンタは次からのパルスを
数えなくなり、カウンタ内部の状態はとまつたままにな
る。ｎ個めのパルスがはいるとＮＡＮＤ回録１７の出力
がＳＯ″となりカウンタ１３をりセツトする。またカウ
ンタ１２のＰはゞ０″になつたままのため、その状態は
とまつたままである。もしＥ点のパルスがとぎれた場合
、次のパルスが出てくるまでにＦ点（カウンタ１３の入
力）にｎ個以上のパルスがはいるとＮＡＮＤ回路１６の
出力が０となり、カウンタ１２はりセツトされＣＡがＯ
になる。この回路にＥｌ，ｅ２の信号がはいるわけであ
るがＥｌ，ｅ２の信号を見てみると、ｅ１はＤ点の信号
の正しい部分（ビツトの境界）のパルスのみが、またＥ
２はＤ点の信号の誤つている部分のパルスのみが出てい
る状態となつている。
りにＥ点のみにパルス信号があられれたとする。りセツ
トされた状態からパルスをｎ−１個数えるとカウンタ１
２のキヤリ一ＣＡがゞ１″になりＰにへＯ〃がはいる。
端子Ｐはクロツクに対するゲート信号を与えるものであ
つてＰが′Ｏ″になると、カウンタは次からのパルスを
数えなくなり、カウンタ内部の状態はとまつたままにな
る。ｎ個めのパルスがはいるとＮＡＮＤ回録１７の出力
がＳＯ″となりカウンタ１３をりセツトする。またカウ
ンタ１２のＰはゞ０″になつたままのため、その状態は
とまつたままである。もしＥ点のパルスがとぎれた場合
、次のパルスが出てくるまでにＦ点（カウンタ１３の入
力）にｎ個以上のパルスがはいるとＮＡＮＤ回路１６の
出力が０となり、カウンタ１２はりセツトされＣＡがＯ
になる。この回路にＥｌ，ｅ２の信号がはいるわけであ
るがＥｌ，ｅ２の信号を見てみると、ｅ１はＤ点の信号
の正しい部分（ビツトの境界）のパルスのみが、またＥ
２はＤ点の信号の誤つている部分のパルスのみが出てい
る状態となつている。
ということはｅ１のパルスの方がＥ２のパルスの数より
もかなり多く、しかもＥ２のパルス（まちがつている部
分のパルス）がｎ−１個以上続くということはまず考え
られないということになる。そのためｅ、１の信号がは
いつた方のカウンタのＣＡにはゞ１″Ｅ２の信号がはい
つた方のカウンタのＣＡにはゞ０″が出ることになる。
フリツプフロツプ７の出力との関係をみてみるとｑ１の
信号が出ていた方のフリツプフロツプの出力とつながつ
ているカウンタのＣＡにゞビ、Ｑ２の信号が出ていた方
のフリツプフロツプの出力とつながつているカウンタの
ＣＡＩＩＣゞＯ″が出てくることになる。ここで『フリ
ツプフロツプの出力Ｑ』と『カウンタ１２のＣＡ』、お
よび『Ｑ』と『カウンタＢのＣＡ」とのＡＮＤをとり、
その出力どうしで０ＲをとるとＧ点にｑ１の信号が出て
くる。その信号を適当な位相にするため遅延させＢ点の
信号とＡＮＤをとると第５図ののようにＲＺ信号があら
れれる。図面は、信号が各回路をとおるさいの時間の遅
れをゼロとして書いているので、実際に回路を組むさい
には、遅延線等を使い理論どうりに動くように調整する
必要がある。以上の通り本発明は２値デジタル信号の伝
送手段としてゞ１″（あるいはＳＯ″）およびビツトの
境界で状態の反転を行ないゞ０″（あるいはゞビ）のと
きは状態の反転を行なわないように変換したＦＭ信号か
らもとの２値情報であるＲＺ信号を得るに当り、ＦＭ信
号の立上りおよび立下りで幅の細いパルスを作り、この
パルスよりビツト繰返し周波数の２倍の周波数の信号を
得、この信号を分周して一の周波数の互いに位相が１８
０度異なる２種の信号を作り、この２種の信号の一方を
選択するためにＦＭ信号の立上り、立下りで作つた幅の
細いパルスの立上りでパルス幅がビツト間隔ののパルス
を得る第１の手段と、この第１の手段で得たパルスの立
上りで幅の細いパルスを得る第２の手段で得たパルスと
それぞれＡＮＤをとる第３の手段と、この第３の手段の
２種の出力信号を比べそのパルス数が多い方のＡＮＤ回
路のゲート信号となつた方の信号を適切とする第４の手
段とを備え、この第４の手段にはｎ進カウンタを２個用
い、前記第３の手段の出力信号をそれぞれのクロツク入
力として一方のカウンタのキヤリ一出力がゞ１″となつ
たときそのカウンタの次のクロツクで他方のカウンタが
りセツトされ、そのキヤリ一出力にはゞＯ″が生じるよ
うに構成し、何れのカウンタのキヤリ一出力がＳ１！！
であるかによつて前記２種の信号の一方を選択する手段
を備え、このようにして選択された信号からゲート信号
を生成し、ＦＭ信号の立上り、立下りで作つた幅の細い
パルスをゲートし、もとの２値情報に対応したＲＺ信号
を得ることを特徴とする再生装置であり、再生されたＲ
Ｚ信号はＡ点の信号にパルスのかけた部分があるにもか
かわらず正しい再生が行なわれている。
もかなり多く、しかもＥ２のパルス（まちがつている部
分のパルス）がｎ−１個以上続くということはまず考え
られないということになる。そのためｅ、１の信号がは
いつた方のカウンタのＣＡにはゞ１″Ｅ２の信号がはい
つた方のカウンタのＣＡにはゞ０″が出ることになる。
フリツプフロツプ７の出力との関係をみてみるとｑ１の
信号が出ていた方のフリツプフロツプの出力とつながつ
ているカウンタのＣＡにゞビ、Ｑ２の信号が出ていた方
のフリツプフロツプの出力とつながつているカウンタの
ＣＡＩＩＣゞＯ″が出てくることになる。ここで『フリ
ツプフロツプの出力Ｑ』と『カウンタ１２のＣＡ』、お
よび『Ｑ』と『カウンタＢのＣＡ」とのＡＮＤをとり、
その出力どうしで０ＲをとるとＧ点にｑ１の信号が出て
くる。その信号を適当な位相にするため遅延させＢ点の
信号とＡＮＤをとると第５図ののようにＲＺ信号があら
れれる。図面は、信号が各回路をとおるさいの時間の遅
れをゼロとして書いているので、実際に回路を組むさい
には、遅延線等を使い理論どうりに動くように調整する
必要がある。以上の通り本発明は２値デジタル信号の伝
送手段としてゞ１″（あるいはＳＯ″）およびビツトの
境界で状態の反転を行ないゞ０″（あるいはゞビ）のと
きは状態の反転を行なわないように変換したＦＭ信号か
らもとの２値情報であるＲＺ信号を得るに当り、ＦＭ信
号の立上りおよび立下りで幅の細いパルスを作り、この
パルスよりビツト繰返し周波数の２倍の周波数の信号を
得、この信号を分周して一の周波数の互いに位相が１８
０度異なる２種の信号を作り、この２種の信号の一方を
選択するためにＦＭ信号の立上り、立下りで作つた幅の
細いパルスの立上りでパルス幅がビツト間隔ののパルス
を得る第１の手段と、この第１の手段で得たパルスの立
上りで幅の細いパルスを得る第２の手段で得たパルスと
それぞれＡＮＤをとる第３の手段と、この第３の手段の
２種の出力信号を比べそのパルス数が多い方のＡＮＤ回
路のゲート信号となつた方の信号を適切とする第４の手
段とを備え、この第４の手段にはｎ進カウンタを２個用
い、前記第３の手段の出力信号をそれぞれのクロツク入
力として一方のカウンタのキヤリ一出力がゞ１″となつ
たときそのカウンタの次のクロツクで他方のカウンタが
りセツトされ、そのキヤリ一出力にはゞＯ″が生じるよ
うに構成し、何れのカウンタのキヤリ一出力がＳ１！！
であるかによつて前記２種の信号の一方を選択する手段
を備え、このようにして選択された信号からゲート信号
を生成し、ＦＭ信号の立上り、立下りで作つた幅の細い
パルスをゲートし、もとの２値情報に対応したＲＺ信号
を得ることを特徴とする再生装置であり、再生されたＲ
Ｚ信号はＡ点の信号にパルスのかけた部分があるにもか
かわらず正しい再生が行なわれている。
すなわち、この回路を用いることによつて、ノイズ等の
原因によるゲートパルス，クロツクパルスのずれがなく
なり従来のものより正確なＲＺ信号が得られるものであ
る。
原因によるゲートパルス，クロツクパルスのずれがなく
なり従来のものより正確なＲＺ信号が得られるものであ
る。
第１図Ａ，Ｂ，Ｃ，Ｄ，Ｎ，Ｂ′，Ｃ′，Ｄ′は従来の
再生装置の動作を説明するための波形図、第２図は従来
の再生装置のプロツク線図、第３図Ａ，ａ，Ｂは同装置
説明のための波形図、第４図は本発明の一実施例におけ
る再生装置のプロツク線図、第５図ＡラＢラｑ１｝Ｑ２
ラｃ？Ｄ９ｅｌｙｅ２９ＧＦＨアＩおよび第６図Ａ，ｂ
は同装置の動作説明のための波形図である。 ２３・・・・・・遅延線、２４・・・・・・盤他的０Ｒ
回路、２５・・・・・・位相検出器、２６・・・・・・
ローパスフイルタ、５・・・・・・直流増幅器、６・・
・・・・電圧制・卸発信器、７・・・・・・フリツプフ
ロツプ、８，９・・・・・・単安定マルチバイブレータ
、１０，１１，１８，１９，２２・・・・・・ＡＮＤ回
路、１２，１３・・・・・・カウンタ、１４，１５・・
・・・・インバータ、１６，１７・・・・・・ＮＡＮＤ
回路、２０・・・・・・０Ｒ回路、２１・・・・・・遅
延線。
再生装置の動作を説明するための波形図、第２図は従来
の再生装置のプロツク線図、第３図Ａ，ａ，Ｂは同装置
説明のための波形図、第４図は本発明の一実施例におけ
る再生装置のプロツク線図、第５図ＡラＢラｑ１｝Ｑ２
ラｃ？Ｄ９ｅｌｙｅ２９ＧＦＨアＩおよび第６図Ａ，ｂ
は同装置の動作説明のための波形図である。 ２３・・・・・・遅延線、２４・・・・・・盤他的０Ｒ
回路、２５・・・・・・位相検出器、２６・・・・・・
ローパスフイルタ、５・・・・・・直流増幅器、６・・
・・・・電圧制・卸発信器、７・・・・・・フリツプフ
ロツプ、８，９・・・・・・単安定マルチバイブレータ
、１０，１１，１８，１９，２２・・・・・・ＡＮＤ回
路、１２，１３・・・・・・カウンタ、１４，１５・・
・・・・インバータ、１６，１７・・・・・・ＮＡＮＤ
回路、２０・・・・・・０Ｒ回路、２１・・・・・・遅
延線。
Claims (1)
- １ ２値デジタル信号の伝送手段として“１”（あるい
は“０”）およびビットの境界で状態の反転を行ない“
０”（あるいは“１”）のときは状態の反転を行なわな
いように変換したＦＭ信号からもとの２値情報あるＲＺ
信号を得るに当り、ＦＭ信号の立上りおよび立下りで幅
の細いパルスを作り、このパルスよりビット繰返し周波
数の２倍の周波数の信号を得、この信号を分周して１／
２の周波数の互いに位相が１８０度異なる２種の信号を
作り、この２種の信号の一方を選択するためにＦＭ信号
の立上り、立下りで作つた幅の細いパルスの立上りでパ
ルス幅がビット間隔の３／４のパルスを得る第１の手段
と、この第１の手段で得たパルスの立上りで幅の細いパ
ルスを得る第２の手段と、前記の１８０度位相の異つた
２種の信号をそれぞれゲート信号とし前記第２の手段で
得たパルスとそれぞれＡＮＤをとる第３の手段と、この
第３の手段の２種の出力信号を比べそのパルスの数が多
い方のＡＮＤ回路のゲート信号となつた方の信号を適切
とする第４の手段とを備え、この第４の手段にはｎ進カ
ウンタを２個用い、前記第３の手段の出力信号をそれぞ
れのクロック入力として一方のカウンタのキャリー出力
が“１”となつたときそのカウンタの次のクロックで他
方のカウンがリセットされ、そのキャリー出力には“０
”が生じるように構成し、何れのカウンタのキャリー出
力が“１”であるかによつて前記２種の信号の一方を選
択する手段を備え、このようにして選択された信号から
ゲート信号を生成し、ＦＭ信号の立上り、立下りで作つ
た幅の細いパルスをゲートし、もとの２値情報に対応し
たＲＺ信号を得ることを特徴とする再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6077875A JPS5914810B2 (ja) | 1975-05-20 | 1975-05-20 | 再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6077875A JPS5914810B2 (ja) | 1975-05-20 | 1975-05-20 | 再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS51135626A JPS51135626A (en) | 1976-11-24 |
| JPS5914810B2 true JPS5914810B2 (ja) | 1984-04-06 |
Family
ID=13152076
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6077875A Expired JPS5914810B2 (ja) | 1975-05-20 | 1975-05-20 | 再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5914810B2 (ja) |
-
1975
- 1975-05-20 JP JP6077875A patent/JPS5914810B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS51135626A (en) | 1976-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4617679A (en) | Digital phase lock loop circuit | |
| US4308500A (en) | Incremental encoder for measuring positions of objects such as rotating shafts | |
| JPS6238791B2 (ja) | ||
| US3414894A (en) | Magnetic recording and reproducing of digital information | |
| US4472686A (en) | Circuit for reproducing and demodulating modulated digital signals | |
| US4646167A (en) | Time code decoder | |
| GB2104349A (en) | Data reading apparatus for data transmission | |
| US4617526A (en) | Sync responsive clock generator for digital demodulators | |
| US4157573A (en) | Digital data encoding and reconstruction circuit | |
| JPS6249737A (ja) | クロツク信号再生配置 | |
| US3656149A (en) | Three frequency data separator | |
| US3683288A (en) | Frequency modulation demodulator | |
| JPS5914810B2 (ja) | 再生装置 | |
| US3731208A (en) | Apparatus for and method of integration detection | |
| US3493962A (en) | Converter for self-clocking digital signals | |
| US3349389A (en) | Detection system for binary data | |
| US3323115A (en) | Reproducing system for phase modulated magnetically recorded data | |
| JPS5943860B2 (ja) | フレ−ム同期信号検出回路 | |
| JP2638812B2 (ja) | Ｐｌｌ回路 | |
| JPH0827311B2 (ja) | デユ−テイ判別装置 | |
| JPH0719440B2 (ja) | Ｐｌｌ回路 | |
| US3428904A (en) | Data detector for magnetic storage device | |
| SU1304071A1 (ru) | Устройство дл декодировани сигнала воспроизведени магнитной записи | |
| US3363182A (en) | Single oscillator clock circuit | |
| JPS5847525Y2 (ja) | ３周波数デ−タ復号装置 |