JPS5914823B2 - 磁気カ−ドリ−ダ−装置 - Google Patents
磁気カ−ドリ−ダ−装置Info
- Publication number
- JPS5914823B2 JPS5914823B2 JP51153153A JP15315376A JPS5914823B2 JP S5914823 B2 JPS5914823 B2 JP S5914823B2 JP 51153153 A JP51153153 A JP 51153153A JP 15315376 A JP15315376 A JP 15315376A JP S5914823 B2 JPS5914823 B2 JP S5914823B2
- Authority
- JP
- Japan
- Prior art keywords
- magnetic card
- clock signal
- information
- data
- card reader
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
Description
【発明の詳細な説明】
本発明は磁気カードに情報を有効に書込みまた読出しに
おいて所望の情報群についてのみ簡単に読出しができる
磁気カードリーダー装置を提供す、るものである。
おいて所望の情報群についてのみ簡単に読出しができる
磁気カードリーダー装置を提供す、るものである。
従来の磁気カードリーダーは計算機よりのプログラムダ
ンプ（磁気カードにプログラムを書込む作業）また逆に
計算機に対するプログラムロード（磁気カードに書込ま
れたプログラムを計算機に０格納する作業）、プログラ
ムベリファイそして磁気カードリーダーに対する書込み
命令や読出し命◆の際、常に磁気カードの最初から開始
する方式となつてι）る。
ンプ（磁気カードにプログラムを書込む作業）また逆に
計算機に対するプログラムロード（磁気カードに書込ま
れたプログラムを計算機に０格納する作業）、プログラ
ムベリファイそして磁気カードリーダーに対する書込み
命令や読出し命◆の際、常に磁気カードの最初から開始
する方式となつてι）る。
これは１枚の磁気カードには１種類のプログラ５ ム群
或はデータ群しか記憶できず、磁気カードの先頭から記
憶させていたためであつた。
或はデータ群しか記憶できず、磁気カードの先頭から記
憶させていたためであつた。
従つて、磁気カードに書込む情報が少ない場合には該カ
ードの送り方向である前記書込まれた情報群の後に余白
部分が残ることになり、非常に無ノ０ 駄であるという
欠点を有していた。
ードの送り方向である前記書込まれた情報群の後に余白
部分が残ることになり、非常に無ノ０ 駄であるという
欠点を有していた。
本発明は上記の従来欠点を除去するものであり、磁気カ
ードに複数種のプログラム或はデータ群を情報ブロック
としてブロック毎に区画できるように書込ませてカード
の送り方向に順次情報ブロック５ クを書込ませること
で磁気カードを有効に使用しまた任意の指定する情報ブ
ロックについて読出しができる機能を有した磁気カード
リーダー装置としたものである。
ードに複数種のプログラム或はデータ群を情報ブロック
としてブロック毎に区画できるように書込ませてカード
の送り方向に順次情報ブロック５ クを書込ませること
で磁気カードを有効に使用しまた任意の指定する情報ブ
ロックについて読出しができる機能を有した磁気カード
リーダー装置としたものである。
以下本発明について図面と共に説明すると、第３０１図
において１はメモリーを含む計算機（ＣＰＵ）、２は磁
気カードリーダー、３は磁気カードリーダーの増幅回路
を含んだデータ制御部、４はクロック信号発生部、５は
カウンター回路、Ｃ及びＤは磁気カードリーダー２より
読出されたデータ或は３５計算機１より磁気カードリー
ダー２へ書込むデータの通路、Ｅはデータの書込み時に
計算機１よりクロック信号発生部４へクロック発生開始
指示を行う信号線、Ｆはクロツク信号発生部４から磁気
カードリーダー２へクロツク信号を送つたり或は磁気カ
ードリーダー２より読出されたクロツク信号をカウンタ
回路５へ送るための信号線、Ｇは前記クロツク信号発生
部４からのクロツク信号及び磁気カードリーダー２より
読出されたクロツク信号を信号線Ｆ１クロツク発生部４
を介してカウンタ回路５へ導入する信号線である。
において１はメモリーを含む計算機（ＣＰＵ）、２は磁
気カードリーダー、３は磁気カードリーダーの増幅回路
を含んだデータ制御部、４はクロック信号発生部、５は
カウンター回路、Ｃ及びＤは磁気カードリーダー２より
読出されたデータ或は３５計算機１より磁気カードリー
ダー２へ書込むデータの通路、Ｅはデータの書込み時に
計算機１よりクロック信号発生部４へクロック発生開始
指示を行う信号線、Ｆはクロツク信号発生部４から磁気
カードリーダー２へクロツク信号を送つたり或は磁気カ
ードリーダー２より読出されたクロツク信号をカウンタ
回路５へ送るための信号線、Ｇは前記クロツク信号発生
部４からのクロツク信号及び磁気カードリーダー２より
読出されたクロツク信号を信号線Ｆ１クロツク発生部４
を介してカウンタ回路５へ導入する信号線である。
従つて、磁気カードへ情報を書込む場合に、計算機１か
らクロツク信号発生部４へクロツク発生開始指示を行い
、データ通路Ｄ１データ制御部３、データ通路Ｃを介し
てデータを磁気カードリーダー２に転送し、磁気カード
リーダー２はデータをクロツク信号と共に書込む。
らクロツク信号発生部４へクロツク発生開始指示を行い
、データ通路Ｄ１データ制御部３、データ通路Ｃを介し
てデータを磁気カードリーダー２に転送し、磁気カード
リーダー２はデータをクロツク信号と共に書込む。
各データはクロツク信号によつて番地ずけされ、またク
ロツク信号はカウンタ回路５へ送られ、カウンタの内容
を表示することにより操作者に各ゼータ群の番地が分る
ものとなる。このため、複数種類のデータを順次磁気カ
ードに書込んでいつても各データ群間はカウンタ回路５
によるアドレスによつて区画でき、データを複数のデー
タプロツクとして分けることができるものである。
ロツク信号はカウンタ回路５へ送られ、カウンタの内容
を表示することにより操作者に各ゼータ群の番地が分る
ものとなる。このため、複数種類のデータを順次磁気カ
ードに書込んでいつても各データ群間はカウンタ回路５
によるアドレスによつて区画でき、データを複数のデー
タプロツクとして分けることができるものである。
再び第１図において、６は上記書込んだデータの香地指
定を行うため指定査地情報が記憶される目的査地用バツ
フアであり、計算機１からラインＡをして情報が導入さ
れる。
定を行うため指定査地情報が記憶される目的査地用バツ
フアであり、計算機１からラインＡをして情報が導入さ
れる。
７はカウンタ回路５の内容と前記バツフア６の内容との
一致検出を行う一致検出回路であり、この一致検出信号
をラインＢから計算機１へ送つて計算機１に読出し或は
書込み開始指示を与える。
一致検出を行う一致検出回路であり、この一致検出信号
をラインＢから計算機１へ送つて計算機１に読出し或は
書込み開始指示を与える。
従つて、操作者が例えば読出したい情報プロツクがあつ
た場合にその情報プロツクの先頭番地を指定するとその
情報がラインＡからバツフア６に導入される。
た場合にその情報プロツクの先頭番地を指定するとその
情報がラインＡからバツフア６に導入される。
そして磁気カードが送行されて磁気カードリーダー２か
らクロツク信号が順次カウンタ回路５に導入され且つこ
のカウンタ回路５の内容とバツフア６の内容が順次一致
検出回路７で一致検出され、然る後この一致を検出する
と計算機１へー致信号を送つて読出し動作を開始させる
ものである。他方、前に書込まれた情報プロツクの後に
書込ませる場合にも同様に前のプロツク最終番地を指定
してやり、一致検出回路７が一致検出するとこの−致信
号を計算機１へ送つて次のステツプから書込み動作を開
始させるものである。
らクロツク信号が順次カウンタ回路５に導入され且つこ
のカウンタ回路５の内容とバツフア６の内容が順次一致
検出回路７で一致検出され、然る後この一致を検出する
と計算機１へー致信号を送つて読出し動作を開始させる
ものである。他方、前に書込まれた情報プロツクの後に
書込ませる場合にも同様に前のプロツク最終番地を指定
してやり、一致検出回路７が一致検出するとこの−致信
号を計算機１へ送つて次のステツプから書込み動作を開
始させるものである。
第２図は他の実施例を示す構成図であり、この第２図に
ついて説明すると２１は計算機（ＣＰＵ）、２２は磁気
カードリーダー、２３はデータ制御回路、２４はクロツ
ク制御回路、Ｃ及びＤはデータ通路、Ｅ，Ｆは計算機２
１からのクロツク信号又は磁気カードリーダー２２から
読出されるクロツク信号の信号線である。
ついて説明すると２１は計算機（ＣＰＵ）、２２は磁気
カードリーダー、２３はデータ制御回路、２４はクロツ
ク制御回路、Ｃ及びＤはデータ通路、Ｅ，Ｆは計算機２
１からのクロツク信号又は磁気カードリーダー２２から
読出されるクロツク信号の信号線である。
この場合、磁気カードへ情報を書込む時に計算機１から
クロツク信号とデータが磁気カードリーダー２２へ送ら
れ、クロツク信号と同期させてデーターと共にクロツク
信号を書込む。
クロツク信号とデータが磁気カードリーダー２２へ送ら
れ、クロツク信号と同期させてデーターと共にクロツク
信号を書込む。
そしてタロツク信号制御回路２４はあるデータ群と次の
データ群との間にクロツク信号巾以上の空間部を取るよ
うにクロツク信号を制御する。従つて、磁気カードには
あるデータ群と次のデータ群との間に空白部が設けられ
てデータを複数のデータプロツクに区画して書込むもの
となる。
データ群との間にクロツク信号巾以上の空間部を取るよ
うにクロツク信号を制御する。従つて、磁気カードには
あるデータ群と次のデータ群との間に空白部が設けられ
てデータを複数のデータプロツクに区画して書込むもの
となる。
再び第２図において、２５は信号線Ｃをして磁気カード
リーダー２２からのクロツク信号を検出して情報プロツ
クを検出するプロツク検出回路、２６は前記プロツク検
出回路２５がプロツクを検出する毎に出力される検出信
号が信号線Ｈをして到来する毎に「月づつカウントアツ
プされるカウンタ回路、２７は上記書込んだデータプロ
ツクのプロツク指定情報が記憶されるバツフアであり計
算機２１からラインＡをしてその情報が導入される。２
８はカウンタ回路２６の内容とバツフア２７の内容との
一致検出を行う一致検出回路であり、この一致信号をラ
インＢから計算機２１へ送つて計算機２１に読出し或は
書込み開始指示を与える。
リーダー２２からのクロツク信号を検出して情報プロツ
クを検出するプロツク検出回路、２６は前記プロツク検
出回路２５がプロツクを検出する毎に出力される検出信
号が信号線Ｈをして到来する毎に「月づつカウントアツ
プされるカウンタ回路、２７は上記書込んだデータプロ
ツクのプロツク指定情報が記憶されるバツフアであり計
算機２１からラインＡをしてその情報が導入される。２
８はカウンタ回路２６の内容とバツフア２７の内容との
一致検出を行う一致検出回路であり、この一致信号をラ
インＢから計算機２１へ送つて計算機２１に読出し或は
書込み開始指示を与える。
なお、計算機２１からプロツク検出回路２５への信号線
１は磁気カードに最初からデータを書込む場合に、プロ
ツタ検出回路２５からカウンタ回路２６への出力を停止
させる信号を送るものである。
１は磁気カードに最初からデータを書込む場合に、プロ
ツタ検出回路２５からカウンタ回路２６への出力を停止
させる信号を送るものである。
従つて、例えば読出したい情報プロツクがあつた場合に
その情報プロツクが何番目かを指定やると即ち先頭から
２つ目の情報プロツクを読出したいときにテンキ一等を
操作して「１」を導入する。
その情報プロツクが何番目かを指定やると即ち先頭から
２つ目の情報プロツクを読出したいときにテンキ一等を
操作して「１」を導入する。
するとこの数値情報が計算機２１からラインＡをしてバ
ツフア２７に導入記憶される。そして磁気カードリーダ
ー２２によつてクロツク信号を順次読出して情報プロツ
クの検出動作を開始させる。
ツフア２７に導入記憶される。そして磁気カードリーダ
ー２２によつてクロツク信号を順次読出して情報プロツ
クの検出動作を開始させる。
前記磁気カードリーダー２２によつて磁気カードより読
出されたクロツク信号は信号線Ｆ，Ｅ及びＧを介してプ
ロツタ検出回路２５に導入され、該回路２５はクロツク
信号が一定時間内に到来するか否かを検出し、一定時間
内にクロツク信号が到来しないと１つの情報プロツクで
あると認識して信号線Ｈをしてカウンタ回路２６に信号
を出力し、「１」カウントアツブさせる。
出されたクロツク信号は信号線Ｆ，Ｅ及びＧを介してプ
ロツタ検出回路２５に導入され、該回路２５はクロツク
信号が一定時間内に到来するか否かを検出し、一定時間
内にクロツク信号が到来しないと１つの情報プロツクで
あると認識して信号線Ｈをしてカウンタ回路２６に信号
を出力し、「１」カウントアツブさせる。
これは上記した様に書込み′こおいて情報プロツク間に
一定の空白部を設けているからである。このカウンタ回
路２６の内容とバツフア２７の内容は一致検出回路２８
により一致検出され、今カウンタ回路２６の内容が［１
」またバツフア２７の内容が「１」であることからこの
一致を検出してこの−致信号を信号線Ｂから計算機２１
へ送り読出し開始を行わせる。
一定の空白部を設けているからである。このカウンタ回
路２６の内容とバツフア２７の内容は一致検出回路２８
により一致検出され、今カウンタ回路２６の内容が［１
」またバツフア２７の内容が「１」であることからこの
一致を検出してこの−致信号を信号線Ｂから計算機２１
へ送り読出し開始を行わせる。
このため指定された２番旧の情報プロツクの先頭から読
出しが行われる。他方、前に書込まれた情報プロツクの
後に書込ませる場合（こも同様に何香目の情報プロツク
目かを指定してやり、一致検出回路２８が一致検出する
とこの一致信号を計算機２１へ送つて書込み動作を開始
させるものである。
出しが行われる。他方、前に書込まれた情報プロツクの
後に書込ませる場合（こも同様に何香目の情報プロツク
目かを指定してやり、一致検出回路２８が一致検出する
とこの一致信号を計算機２１へ送つて書込み動作を開始
させるものである。
上記したーフ狛ツク検出回路２５の具体的構成を第３図
に示しており、３１は信号線Ｇをして導入されるクロツ
ク信号ＣＬと後述するフリツプフロツプ３３のりセツト
信号が導入されたアンドゲート、３２は前記アンドゲ゛
一ト３１のゲ゛一ト出力によつてセツトされクロツク信
号ＣＬの巾Ｔより長い時間セツトする（第４図参照）り
トリガ−モノマルチ、３３はこのクロツク端子Ｃに前記
モノマルチ３２の出力が入力されこのモノマルチ３２の
立下りでセツトされるＤ形フリツプフロツブ、３４は前
記フリツプフロツプ３３のセツト出力と第２図における
信号線からの信号が導入されたアンドゲ゛一トであり、
このゲ゛一ト出力がカウンタ回路２６へのプロツク検出
信号となつている。
に示しており、３１は信号線Ｇをして導入されるクロツ
ク信号ＣＬと後述するフリツプフロツプ３３のりセツト
信号が導入されたアンドゲート、３２は前記アンドゲ゛
一ト３１のゲ゛一ト出力によつてセツトされクロツク信
号ＣＬの巾Ｔより長い時間セツトする（第４図参照）り
トリガ−モノマルチ、３３はこのクロツク端子Ｃに前記
モノマルチ３２の出力が入力されこのモノマルチ３２の
立下りでセツトされるＤ形フリツプフロツブ、３４は前
記フリツプフロツプ３３のセツト出力と第２図における
信号線からの信号が導入されたアンドゲ゛一トであり、
このゲ゛一ト出力がカウンタ回路２６へのプロツク検出
信号となつている。
第４図は上記したクロツク信号ＣＬｌモノマルチ３２、
フリツプフロツプ３３の信号を示すタイムチヤートであ
る。これ（１般初にクロツク信号ＣＬが到来するとこの
時にフリツブフロツプ３３がりセツト状態にあるのでア
ンドゲート３２が導通し、このゲート出力がモノマルチ
３２に入力されて該モノマルチ３２はセツトされる。
フリツプフロツプ３３の信号を示すタイムチヤートであ
る。これ（１般初にクロツク信号ＣＬが到来するとこの
時にフリツブフロツプ３３がりセツト状態にあるのでア
ンドゲート３２が導通し、このゲート出力がモノマルチ
３２に入力されて該モノマルチ３２はセツトされる。
このモノマルチ３２はクロツク信号ＣＬより長い時間セ
ツトするのでクロツタ信号ＣＬが到来する間はセツト状
態を維持する。而してクロツク信号ＣＬが−定時間以上
到来しない状態になるとモノマルチ３２が立下り、これ
に応答してフリツプフロツプ３３がセツトされる。この
フリツプフロツプ３３の出力はアンドゲ゛一ト３４を介
してカウンタ回路へ導入される。前記フリツプフロツプ
３３のりセツト信号は指定の情報プロツタに対してのリ
ード又はライトが終了した時ｌこ出力される。
ツトするのでクロツタ信号ＣＬが到来する間はセツト状
態を維持する。而してクロツク信号ＣＬが−定時間以上
到来しない状態になるとモノマルチ３２が立下り、これ
に応答してフリツプフロツプ３３がセツトされる。この
フリツプフロツプ３３の出力はアンドゲ゛一ト３４を介
してカウンタ回路へ導入される。前記フリツプフロツプ
３３のりセツト信号は指定の情報プロツタに対してのリ
ード又はライトが終了した時ｌこ出力される。
また、アンドゲート３４のＩはこの検出出力を停止させ
る場合に「１」となつてゲートを非導通となし、通常の
検出時ｌこは「Ｏ」となつてゲート３４を有効とするも
のである。この様に本発明は、磁気カードのカード送り
方向に複数の情報を、情報プロツクとして一列に順次書
込みかつ前記情報プロツタを単位として読取ることので
きる磁気カードリーダー装置において、計算機より送ら
れる前記磁気カードに書込むデータとクロツク信号を同
期させて前記データ及びクロツク信号を磁気カードに記
録させると共に、１つのデータのプロツクと次のデータ
プロツクを区画するためのクロツク信号制御回路を備え
て該回路により前記プロツク間に対応してクロツク信号
を少くとも該クロツク信号巾以上の空間部を取つて記録
させ、他方、前記磁気カードの送り方向に配列された複
数の情報フ狛ツクの検索時に、，前記磁気カードから読
出されるクロツク信号の空間部を検知する手段を備えて
該クロツク信号の空間部の検出（こより各情報プロツク
の先頭位置を検出させるようにしたものであり、前記カ
ード送り方向の情報プロツク検索が上記クロツク信号の
空間部から容易にできると共に前記クロツタ信号の制闘
及び空間部の検知も容易にできてこの制御系も簡単な構
成で実現できるという特徴を有する。
る場合に「１」となつてゲートを非導通となし、通常の
検出時ｌこは「Ｏ」となつてゲート３４を有効とするも
のである。この様に本発明は、磁気カードのカード送り
方向に複数の情報を、情報プロツクとして一列に順次書
込みかつ前記情報プロツタを単位として読取ることので
きる磁気カードリーダー装置において、計算機より送ら
れる前記磁気カードに書込むデータとクロツク信号を同
期させて前記データ及びクロツク信号を磁気カードに記
録させると共に、１つのデータのプロツクと次のデータ
プロツクを区画するためのクロツク信号制御回路を備え
て該回路により前記プロツク間に対応してクロツク信号
を少くとも該クロツク信号巾以上の空間部を取つて記録
させ、他方、前記磁気カードの送り方向に配列された複
数の情報フ狛ツクの検索時に、，前記磁気カードから読
出されるクロツク信号の空間部を検知する手段を備えて
該クロツク信号の空間部の検出（こより各情報プロツク
の先頭位置を検出させるようにしたものであり、前記カ
ード送り方向の情報プロツク検索が上記クロツク信号の
空間部から容易にできると共に前記クロツタ信号の制闘
及び空間部の検知も容易にできてこの制御系も簡単な構
成で実現できるという特徴を有する。
第１図は本発明の磁気カードリーダー装置の構成を示す
プロツタ図、第２図は本発明の他の実施例を示すフ吊ツ
ク図、第３図は第２図におけるプロツタ検出回路の具体
的構成を示す回路図、第４図は第３図における各種信号
のタイムチヤートである０１及び２１・・・・・・計算
機（ＣＰＵ），２及び２２・・・・・・磁気カードリー
ダー、３及び２３・・・・・データ制御部、４・・・・
・・クロツク信号発生部、５及び２６・・・・・・カウ
ンタ回路、６及び２７・・・・・・バツフア、７及び２
８・・・・・・一致検出回路、２４・・・・・・クロツ
ク制御回路、２５・・・・・・プロツク検出回路。
プロツタ図、第２図は本発明の他の実施例を示すフ吊ツ
ク図、第３図は第２図におけるプロツタ検出回路の具体
的構成を示す回路図、第４図は第３図における各種信号
のタイムチヤートである０１及び２１・・・・・・計算
機（ＣＰＵ），２及び２２・・・・・・磁気カードリー
ダー、３及び２３・・・・・データ制御部、４・・・・
・・クロツク信号発生部、５及び２６・・・・・・カウ
ンタ回路、６及び２７・・・・・・バツフア、７及び２
８・・・・・・一致検出回路、２４・・・・・・クロツ
ク制御回路、２５・・・・・・プロツク検出回路。
Claims (1)
- １ 磁気カードのカード送り方向に複数の情報を、情報
ブロックとして一列に順次書込みかつ前記情報ブロック
を単位として読取ることのできる磁気カードリーダー装
置において、計算機より送られる前記磁気カードに書込
むデータとクロック信号を同期させて前記データ及びク
ロック信号を磁気カードに記録させると共に、１つのデ
ータのブロックと次のデータブロックを区画するための
クロック信号制御回路を備えて該回路により前記ブロツ
ク間に対応してクロック信号を少くとも該クロック信号
巾以上の空間部を取つて記録させ、他方、前記磁気カー
ドの送り方向に配列された複数の情報ブロックの検索時
に、前記磁気カードから読出されるクロック信号の空間
部を検知する手段を備えて該クロック信号の空間部の検
出により各情報ブロックの先頭位置を検出させるように
したことを特徴とする磁気カードリーダー装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51153153A JPS5914823B2 (ja) | 1976-12-15 | 1976-12-15 | 磁気カ−ドリ−ダ−装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51153153A JPS5914823B2 (ja) | 1976-12-15 | 1976-12-15 | 磁気カ−ドリ−ダ−装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5375909A JPS5375909A (en) | 1978-07-05 |
| JPS5914823B2 true JPS5914823B2 (ja) | 1984-04-06 |
Family
ID=15556172
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51153153A Expired JPS5914823B2 (ja) | 1976-12-15 | 1976-12-15 | 磁気カ−ドリ−ダ−装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5914823B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0739116Y2 (ja) * | 1987-07-20 | 1995-09-06 | 日本信号株式会社 | 磁気記録媒体のデ−タ読取装置 |
-
1976
- 1976-12-15 JP JP51153153A patent/JPS5914823B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5375909A (en) | 1978-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4658349A (en) | Direct memory access control circuit and data processing system using said circuit | |
| WO1995006284B1 (en) | Ata interface architecture employing state machines | |
| EP0440243A2 (en) | Memory controller for sub-memory unit such as disk drives | |
| JPS6217876Y2 (ja) | ||
| US3490013A (en) | Apparatus for detecting and eliminating noise records during a data transfer operation | |
| JPS5843777B2 (ja) | 回転形磁気記憶装置 | |
| US4480277A (en) | Information processing system | |
| GB1179613A (en) | Data Transfer System | |
| EP0140696A2 (en) | Data filing system | |
| JP2666182B2 (ja) | Ｉｃカード | |
| EP0080878A2 (en) | Cache memory and method of control for use with magnetic disks | |
| JP2917594B2 (ja) | キャッシュ制御装置 | |
| US5450543A (en) | Flag-based high-speed I/O data transfer | |
| EP0049112A2 (en) | Method and apparatus for controlling writing and reading of data in cassette memories | |
| JP2838912B2 (ja) | 半導体記憶装置 | |
| JPH06214939A (ja) | Ｄｍａコントローラ | |
| JPH04373058A (ja) | バッファ制御方式 | |
| JPS592113B2 (ja) | 磁気バブルメモリ制御方式 | |
| JPH0635620A (ja) | 記憶装置の制御方式 | |
| JPH05204670A (ja) | 複数プロセス間の並列実行用通信制御システム | |
| JPS62271029A (ja) | デイスクキヤツシユ制御方式 | |
| JPH0217549A (ja) | データ処理装置 | |
| JPS60251434A (ja) | 情報検索方式 | |
| JPS631598A (ja) | Ｘｙプロツタへのデ−タ出力制御装置 | |
| JPH05165725A (ja) | 非同期式ファイル制御装置 |