JPS5914931B2 - 自動位相制御回路 - Google Patents
自動位相制御回路Info
- Publication number
- JPS5914931B2 JPS5914931B2 JP51015702A JP1570276A JPS5914931B2 JP S5914931 B2 JPS5914931 B2 JP S5914931B2 JP 51015702 A JP51015702 A JP 51015702A JP 1570276 A JP1570276 A JP 1570276A JP S5914931 B2 JPS5914931 B2 JP S5914931B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- variable
- output
- frequency
- phase control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G3/00—Gain control in amplifiers or frequency changers
- H03G3/20—Automatic control
- H03G3/30—Automatic control in amplifiers having semiconductor devices
- H03G3/34—Muting amplifier when no signal is present
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/20—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a harmonic phase-locked loop, i.e. a loop which can be locked to one of a number of harmonically related frequencies applied to it
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
Description
【発明の詳細な説明】
本発明は例えばＦＭラジオ受信機のチューナーの局部発
振周波数信号を得るのに使用して好適な自動位相制御回
路に関し、特にそのロックレンジを制御して間欠的に所
要局部発振周波数信号を得る様にしたものである。
振周波数信号を得るのに使用して好適な自動位相制御回
路に関し、特にそのロックレンジを制御して間欠的に所
要局部発振周波数信号を得る様にしたものである。
従来の自動位相制御回路は第１図に示す如くに構成され
ていた。
ていた。
即ち第１図に於いて、１は電圧制御形の可変周波数発振
回路を示し、この可変周波数発振回路１は可変容量コン
デンサ１ａとコイル１ｂとの並列回路を有すると共に、
この並列回路に並列に接続されたコンデンサ１ｃと可変
容量ダイオード１ｄとコンデンサ１ｅとの回路を有する
。
回路を示し、この可変周波数発振回路１は可変容量コン
デンサ１ａとコイル１ｂとの並列回路を有すると共に、
この並列回路に並列に接続されたコンデンサ１ｃと可変
容量ダイオード１ｄとコンデンサ１ｅとの回路を有する
。
そして可変容量ダイオード１ｄのアノードを制御信号入
力端子１ｆに接続する。
力端子１ｆに接続する。
この様にすると可変容量コンデンサ１ａの容量をＣ１、
コイル１ｂのインダクタンスＬとし、又コンデンサ１ｃ
。
コイル１ｂのインダクタンスＬとし、又コンデンサ１ｃ
。
可変容量ダイオード１ｄ及びコンデンサ１ｅの直列回路
の合成容量をＣ２とするとし、可変周波数発振回路１の
発振周波数をｆｓとすると となる。
の合成容量をＣ２とするとし、可変周波数発振回路１の
発振周波数をｆｓとすると となる。
そしてこの可変周波数発振回路１の出力端子１ｇからの
発振周波数信号を位相比較回路２の一方の入力端子２ａ
に供給し、この他方の入力端子２ｂに基準信号発生回路
３からの基準信号を供給する。
発振周波数信号を位相比較回路２の一方の入力端子２ａ
に供給し、この他方の入力端子２ｂに基準信号発生回路
３からの基準信号を供給する。
そしてこの位相比較回路２の出力を低域通過フィルター
回路４を介して前述の可変周波数発振回路１０制御信号
入力端子１ｆに供給する。
回路４を介して前述の可変周波数発振回路１０制御信号
入力端子１ｆに供給する。
この様な自動位相制御回路に於いて可変周波数発振回路
１の発振周波数ｆｓ、基準発振器３の発振周波数ｆＲと
すると、一般にロック状態に於いてはなる関係が成立す
る。
１の発振周波数ｆｓ、基準発振器３の発振周波数ｆＲと
すると、一般にロック状態に於いてはなる関係が成立す
る。
この状態を第２図及び第３図を参照しながら説明する。
第２図及び第３図に於いてｆは可変周波数が発振回路の
制御電圧供給端子１ｆに制御電圧が供給されない時の発
振周波数で２ｆＬはロックレンジ、２ｆｃはキャプチャ
レンジである。
制御電圧供給端子１ｆに制御電圧が供給されない時の発
振周波数で２ｆＬはロックレンジ、２ｆｃはキャプチャ
レンジである。
ここでロック状態に於いては可変周波数発振回路１の発
振周波数ｆがｆｓに完全に一致した時は位相比較回路２
の出力電圧はＯであり、可変容量コンデンサ１ａを例え
ば手動に依り可変して、この容量を小さくして可変周波
数発振回路１の発振周波数ｆをｆｓから増す様にしてい
った時、ｆ〈ｆｓ＋ｆＬの範囲に於いては位相比較回路
２の出力電圧はｆｓとｆとの差に応じた正の電圧となり
これが低域通過フィルター回路４、制御信号入力端子１
ｆを介して、可変容量ダイオード１ｄに逆方向バイアス
を減らす様に加わる。
振周波数ｆがｆｓに完全に一致した時は位相比較回路２
の出力電圧はＯであり、可変容量コンデンサ１ａを例え
ば手動に依り可変して、この容量を小さくして可変周波
数発振回路１の発振周波数ｆをｆｓから増す様にしてい
った時、ｆ〈ｆｓ＋ｆＬの範囲に於いては位相比較回路
２の出力電圧はｆｓとｆとの差に応じた正の電圧となり
これが低域通過フィルター回路４、制御信号入力端子１
ｆを介して、可変容量ダイオード１ｄに逆方向バイアス
を減らす様に加わる。
この為、可変容量ダイオード１ｄを含む合成容量Ｃ２は
増して容量（Ｃ１＋０２）を一定にする様にし、可変周
波数発振回路１の発振周波数を第２図に示す様に一定に
保つ。
増して容量（Ｃ１＋０２）を一定にする様にし、可変周
波数発振回路１の発振周波数を第２図に示す様に一定に
保つ。
又、逆に可変容量コンデンサ１ａの容量を太き（して可
変周波数発振回路１の発振周波数ｆをｆｓから減少させ
ていった時、ｆ＞ｆｓ−ｆＩ、の範囲に於いては位相比
較回路２の出力電圧は、このｆとｆｓとの差に応じた負
の電圧となり、これが低域通過フィルター回路４、制御
信号入力端子１ｆを介して可変容量ダイオード１ｄに逆
方向バイアスを増す様に加わる。
変周波数発振回路１の発振周波数ｆをｆｓから減少させ
ていった時、ｆ＞ｆｓ−ｆＩ、の範囲に於いては位相比
較回路２の出力電圧は、このｆとｆｓとの差に応じた負
の電圧となり、これが低域通過フィルター回路４、制御
信号入力端子１ｆを介して可変容量ダイオード１ｄに逆
方向バイアスを増す様に加わる。
この為、可変容量ダイオード１ｄを含む合成容量Ｃ２は
減少して容量（ＣＩ＋Ｃ２）を一定にし、第３図に示す
様に可変周波数発振回路１の発振周波数を一定に保つ。
減少して容量（ＣＩ＋Ｃ２）を一定にし、第３図に示す
様に可変周波数発振回路１の発振周波数を一定に保つ。
ここで、このロック状態が
の状態から
の状態に、もしくは
の状態に変化する場合、この自動位相制御回路がｆＬ＋
ｆｃ＜ｆＲである時は、第２図及び第３図に示す様にロ
ック状態とロック状態との間に非ロツク状態が生じ、こ
の非ロツク状態に於いては自動位相制御回路の発振周波
数は可変周波数発振回路１の自走周波数となる。
ｆｃ＜ｆＲである時は、第２図及び第３図に示す様にロ
ック状態とロック状態との間に非ロツク状態が生じ、こ
の非ロツク状態に於いては自動位相制御回路の発振周波
数は可変周波数発振回路１の自走周波数となる。
そして、この自動位相制御回路により、ＦＭラジオ受信
機のチューナの局部発振周波数信号を得ようとする場合
、この非ロックの状態で不用な雑音を生じる。
機のチューナの局部発振周波数信号を得ようとする場合
、この非ロックの状態で不用な雑音を生じる。
ところで、この自動位相制御回路の総合利得をＧとする
と、２ｆｌ：Ｇの関係がある。
と、２ｆｌ：Ｇの関係がある。
従って、総合利得を変えることによりロックレンジを変
えて非ロツク状態を失くすことか出来るが総合利得Ｇを
変えるとキャプチャレンジや雑音特性等自動位相制御回
路のすべての定数が変化する為好ましくない。
えて非ロツク状態を失くすことか出来るが総合利得Ｇを
変えるとキャプチャレンジや雑音特性等自動位相制御回
路のすべての定数が変化する為好ましくない。
本発明は斯る点に鑑み総合利得Ｇを変化することな（ロ
ックレンジを見かけ上変化させ、非ロツク状態を失くそ
うとするものである。
ックレンジを見かけ上変化させ、非ロツク状態を失くそ
うとするものである。
以下本発明自動位相制御回路の一実施例を第４図を参照
しながら説明しよう。
しながら説明しよう。
この第４図に於いて第１図と同様の機能を有するものに
は同一番号を付し、その詳細な説明は省略する。
は同一番号を付し、その詳細な説明は省略する。
又、第４図に於いては低域通過フィルター回路４の出力
信号をコントローラ回路５０入力端子に供給し、このコ
ントローラ回路５の出力電圧を可変周波数発振器１０制
御信号入力端子１ｆに供給する。
信号をコントローラ回路５０入力端子に供給し、このコ
ントローラ回路５の出力電圧を可変周波数発振器１０制
御信号入力端子１ｆに供給する。
そして、このコントローラ回路５０入力端子と出力端子
を抵抗器６を介して接続する。
を抵抗器６を介して接続する。
このコントローラ回路５の構成を第５図に示す。
即ち低域通過フィルター回路４の出力電圧を入力端子５
ａを介してシュミットトリガ−回路５ｃ及び５ｄに夫々
供給する。
ａを介してシュミットトリガ−回路５ｃ及び５ｄに夫々
供給する。
ここでシュミットトリガ−回路５ｃの出力電圧は、通常
接地電位で、その入力電圧が所定のしきい値電圧以上に
なった時、所定の正の電位となり、シュミットトリガ−
回路５ｄの出力は通常接地電位で入力電圧が後述する所
定のしきい値電圧以下になった時、所定の負の電位とな
るようになされている。
接地電位で、その入力電圧が所定のしきい値電圧以上に
なった時、所定の正の電位となり、シュミットトリガ−
回路５ｄの出力は通常接地電位で入力電圧が後述する所
定のしきい値電圧以下になった時、所定の負の電位とな
るようになされている。
そして、このコントローラ回路５０入力電圧が所定値以
内である場合は、シュミットトリガ−回路５ｃ及び５ｄ
は動作せず、従ってコントローラ回路５も動作せず、低
域通過フィルター回路４の出力電圧は抵抗器６を介して
可変周波数発振回路１０制御信号入力端子１ｆに供給さ
れる。
内である場合は、シュミットトリガ−回路５ｃ及び５ｄ
は動作せず、従ってコントローラ回路５も動作せず、低
域通過フィルター回路４の出力電圧は抵抗器６を介して
可変周波数発振回路１０制御信号入力端子１ｆに供給さ
れる。
又、この前述のシュミットトリガー回路５゜の出力電圧
を微分回路を構成するコンデンサ５ｅを介して反転増巾
器５ｆに供給し、この反転増巾器５ｆの出力電圧を微分
回路を構成するコンデンサ５ｇを介してＮＰＮ型トラン
ジスタ５ｈのベースに供給する。
を微分回路を構成するコンデンサ５ｅを介して反転増巾
器５ｆに供給し、この反転増巾器５ｆの出力電圧を微分
回路を構成するコンデンサ５ｇを介してＮＰＮ型トラン
ジスタ５ｈのベースに供給する。
又、このトランジスタ５ｈのベースを抵抗器５１を介し
て、又エミッタを抵抗器５ｊを介して例えば−１５Ｖの
負の直流電圧が供給される負極電源端子５ｋに接続する
。
て、又エミッタを抵抗器５ｊを介して例えば−１５Ｖの
負の直流電圧が供給される負極電源端子５ｋに接続する
。
そしてこのコレクタを抵抗器５１を介して出力端子５ｂ
に接続する。
に接続する。
同様に前述のシュミットトリガ−回路５ｄの出力電圧を
微分回路を構成するコンデンサ５ｍを介して、反転増巾
器５ｎに供給し、この反転増巾器５ｎの出力側を微分回
路を構成するコンデンサ５ｏを介してＰＮＰ型トランジ
スタ５ｐのベースに接続する。
微分回路を構成するコンデンサ５ｍを介して、反転増巾
器５ｎに供給し、この反転増巾器５ｎの出力側を微分回
路を構成するコンデンサ５ｏを介してＰＮＰ型トランジ
スタ５ｐのベースに接続する。
又、このトランジスタ５ｐのベースを抵抗器５ｑを介し
て、又このエミッタを抵抗器５ｒを介して夫々例えば１
５Ｖの正の直流電圧が供給される正極電源端子５ｓに接
続し、このトランジスタ５ｐのコレクタを前述のトラン
ジスタ５ｈのコレクタに接続する。
て、又このエミッタを抵抗器５ｒを介して夫々例えば１
５Ｖの正の直流電圧が供給される正極電源端子５ｓに接
続し、このトランジスタ５ｐのコレクタを前述のトラン
ジスタ５ｈのコレクタに接続する。
コントローラ回路５を第５図の様に構成すると、コント
ローラ回路５は以下の動作を行う。
ローラ回路５は以下の動作を行う。
即ちここで可変容量コンデンサ１ａの容量を小さくして
、ロック状態を周波数ｆｓ１の状態から周波数ｆｓ２の
状態に変化させようとする時、低減通過フィルター回路
４の出力電圧は上昇してゆくが、この出力電圧が第６図
Ａに示す様に破線Ｈのタイミングで、シュミットトリガ
−回路５ｃのしきい値を越えると、このシュミットトリ
ガ−回路５ｃの出力電圧は第６図Ｂに示す様に接地電位
から所定の正の電位となる。
、ロック状態を周波数ｆｓ１の状態から周波数ｆｓ２の
状態に変化させようとする時、低減通過フィルター回路
４の出力電圧は上昇してゆくが、この出力電圧が第６図
Ａに示す様に破線Ｈのタイミングで、シュミットトリガ
−回路５ｃのしきい値を越えると、このシュミットトリ
ガ−回路５ｃの出力電圧は第６図Ｂに示す様に接地電位
から所定の正の電位となる。
これがコンデンサ５ｅによって微分され反転増巾器５ｆ
の入力端子に供給される。
の入力端子に供給される。
この為、この反転増幅器５ｆの入力端子の電圧は第６図
Ｃに示す様になる。
Ｃに示す様になる。
するとこの反転増巾器５ｆの出力電圧は第６図りに示す
様になり、これがコンデンサ５ｇと抵抗器５１とで構成
される微分回路によって微分され、トランジスタ５ｈの
ベース電圧波形は第６図Ｅに示す如くになる。
様になり、これがコンデンサ５ｇと抵抗器５１とで構成
される微分回路によって微分され、トランジスタ５ｈの
ベース電圧波形は第６図Ｅに示す如くになる。
このトランジスタ５ｈは第６図Ｆに示す様にベースの電
位が正となる区間のみオン状態となり、出力端子の電位
は破線■で示される時間負極電源端子５ｋに供給される
負の電圧まで立下がりその後、元に戻る。
位が正となる区間のみオン状態となり、出力端子の電位
は破線■で示される時間負極電源端子５ｋに供給される
負の電圧まで立下がりその後、元に戻る。
このコントローラ回路５の出力電圧が可変周波数発振器
１０制御信号入力端子１ｆに加えられる。
１０制御信号入力端子１ｆに加えられる。
又、低域通過フィルター回路４の出力電圧は抵抗器６を
介して可変周波数発振回路１の制御信号入力端子１ｆに
加えられているが、この低域通過フィルター回路４の出
力電圧にコントローラ回路５の出力電圧が重畳して加わ
る為、可変容量ダイオード１ｄの逆方向電圧は急激に増
し、この可変容量ダイオード１ｄの容量は減る。
介して可変周波数発振回路１の制御信号入力端子１ｆに
加えられているが、この低域通過フィルター回路４の出
力電圧にコントローラ回路５の出力電圧が重畳して加わ
る為、可変容量ダイオード１ｄの逆方向電圧は急激に増
し、この可変容量ダイオード１ｄの容量は減る。
この為、可変周波数発振回路１の発振周波数ｆｓは式（
１）によって表わされるから、この発振周波数ｆＳは大
きくなる。
１）によって表わされるから、この発振周波数ｆＳは大
きくなる。
この大きくなった可変周波数発振器１の発振周波数ｆ８
が周波数ｆ８□のロック状態に於けるキャプチャレンジ
内にはいっていれば、自動位相制御回路は第６図Ｇに示
す様に周波数ｆ８□のロック状態に入る。
が周波数ｆ８□のロック状態に於けるキャプチャレンジ
内にはいっていれば、自動位相制御回路は第６図Ｇに示
す様に周波数ｆ８□のロック状態に入る。
一方、可変容量コンデンサ１ａの容量を大きくしてロッ
クの状態を周波数ｆｓ１の状態から周波数ｆｓ３の状態
に変化させようとする時、低域通過フィルター回路４の
出力電圧は下降してゆくが、この出力電圧が第７図Ａに
示す様に破線Ｊのタイミングでシュミットトリガ−回路
５ｄのしきい値より下降するとこのシュミットトリガ−
回路５ｄの出力電圧は第７図Ｂに示す様に接地電位から
負の電位となる。
クの状態を周波数ｆｓ１の状態から周波数ｆｓ３の状態
に変化させようとする時、低域通過フィルター回路４の
出力電圧は下降してゆくが、この出力電圧が第７図Ａに
示す様に破線Ｊのタイミングでシュミットトリガ−回路
５ｄのしきい値より下降するとこのシュミットトリガ−
回路５ｄの出力電圧は第７図Ｂに示す様に接地電位から
負の電位となる。
これがコンデンサ５ｍによっテ微分され、反転増巾器５
ｎの入力端子に供給される。
ｎの入力端子に供給される。
この為、この反転増幅器５ｎの入力端子の電圧は第７図
Ｃに示す様になる。
Ｃに示す様になる。
この反転増巾器５ｎの出力電圧はコンデンサ５ｏと抵抗
器５ｑとで構成される微分回路によって微分されｌ・ラ
ンジスタ５ｐのベースの電圧波形は第γ図Ｅに示す如く
になる。
器５ｑとで構成される微分回路によって微分されｌ・ラ
ンジスタ５ｐのベースの電圧波形は第γ図Ｅに示す如く
になる。
このトランジスタ５ｐは第γ図Ｆに示す様にベースの電
位が負となる区間のみオン状態となり、出力端子の電位
は波線にで示される時間正極電源端子５ｒに供給される
正の電圧まで立上がり、その後、元に戻る。
位が負となる区間のみオン状態となり、出力端子の電位
は波線にで示される時間正極電源端子５ｒに供給される
正の電圧まで立上がり、その後、元に戻る。
このコントローラ回路５の出力電圧が可変周波数発振回
路１０制御信号入力端子１ｆに加えられる。
路１０制御信号入力端子１ｆに加えられる。
又、低域通過フィルター回路４、出力電圧Ｃは抵抗器６
を介して可変周波数発振回路１の制御信号入力端子１ｆ
に加えられているが、この低域通過フィルター回路４の
出力電圧にコントローラ回路５の出力電圧が重畳して加
わる為に可変容量ダイオード１ｄの逆方向電圧は急激に
減り、この可変容量ダイオード１ｄの容量は増す。
を介して可変周波数発振回路１の制御信号入力端子１ｆ
に加えられているが、この低域通過フィルター回路４の
出力電圧にコントローラ回路５の出力電圧が重畳して加
わる為に可変容量ダイオード１ｄの逆方向電圧は急激に
減り、この可変容量ダイオード１ｄの容量は増す。
この為、可変周波数発振回路１の発振周波数ｆＳは式（
１）によって表わされるから、この発振周波数ｆｓは小
さくなる。
１）によって表わされるから、この発振周波数ｆｓは小
さくなる。
この小さくなった可変周波数発振器１の発振周波数ｆｓ
が周波数ｆＳ３のロック状態に於けるキャプチャレンジ
内にはいっていれば自動位相制御回路は第７図Ｇに示す
様に周波数ｆ８３のロック状態に入る。
が周波数ｆＳ３のロック状態に於けるキャプチャレンジ
内にはいっていれば自動位相制御回路は第７図Ｇに示す
様に周波数ｆ８３のロック状態に入る。
以上述べた様に斯る本発明によればコントローラ回路５
内のシュミットトリガ−回路５ｃ及び５ｄのしきい値電
圧を適当に選ぶことにより総合利得Ｇを変えることなく
、晃かげ上のロックレンジを変化でき、非ロツク状態を
失（すことができる。
内のシュミットトリガ−回路５ｃ及び５ｄのしきい値電
圧を適当に選ぶことにより総合利得Ｇを変えることなく
、晃かげ上のロックレンジを変化でき、非ロツク状態を
失（すことができる。
従って本発明に依る自動位相制御回路をＦＭラジオ受信
機のチューナの局部発振周波数信号を得るのに使用した
場合、各局を連続的に受信することができるようにでき
、各局間で局部発振周波数信号が非ロックの状態となり
不用な雑音を生じることのない様にできる。
機のチューナの局部発振周波数信号を得るのに使用した
場合、各局を連続的に受信することができるようにでき
、各局間で局部発振周波数信号が非ロックの状態となり
不用な雑音を生じることのない様にできる。
尚、本発明は上述実施例に限ることな（本発明の要旨を
逸脱することなく、その他種々の構成がとり得ることは
勿論である。
逸脱することなく、その他種々の構成がとり得ることは
勿論である。
第１図は従来の自動位相制御回路の例を示す構成図、第
２図及び第３図は夫々従来の自動位相制御回路の動作の
説明に供する線図、第４図は本発明に依る自動位相制御
回路の一実施例を示す構成図、第５図は本発明に依る自
動位相制御回路の要部の例を示す構成図、第６図及び第
７図は夫々本発明の説明に供する線図である。 １は可変周波数発振回路、１ａは可変容量コンデンサ、
１ｄは可変容量ダイオード、２は位相比較回路、３は基
準信号発生回路、４は低域通過フィルター回路、５はコ
ントローラ回路である。
２図及び第３図は夫々従来の自動位相制御回路の動作の
説明に供する線図、第４図は本発明に依る自動位相制御
回路の一実施例を示す構成図、第５図は本発明に依る自
動位相制御回路の要部の例を示す構成図、第６図及び第
７図は夫々本発明の説明に供する線図である。 １は可変周波数発振回路、１ａは可変容量コンデンサ、
１ｄは可変容量ダイオード、２は位相比較回路、３は基
準信号発生回路、４は低域通過フィルター回路、５はコ
ントローラ回路である。
Claims (1)
- １ 制御電圧により制御される発振周波数可変手段を有
する可変周波数発振器と、該可変周波数発振器の出力信
号及び基準信号を比較する位相比較回路と、該位相比較
回路の出力側に得られる誤差信号が供給される低域通過
フィルター回路とを有し、該低域通過フィルター回路の
出力側に得られる制御電圧を上記発振周波数可変手段に
供給する様にした自動位相制御回路に於いて、上記制御
電圧が正及び負の所定値に達したときに一対の制御パル
ス信号を発生する一対のシュミットトリガ−回路と、こ
れらシュミットトリガ−回路のそれぞれの制御パルス信
号を微分する一対の微分回路と、これら微分回路の出力
によりそれぞれ駆動される一対のスイッチングトランジ
スタとを有し、これらスイッチングトランジスタのそれ
ぞれの出力パルス信号を上記制御電圧に加えることによ
り上記可変周波数発振器のロックを外すようにしたこと
を特徴とする自動位相制御回路。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51015702A JPS5914931B2 (ja) | 1976-02-16 | 1976-02-16 | 自動位相制御回路 |
| US05/767,024 US4095191A (en) | 1976-02-16 | 1977-02-09 | Phase locked loop circuit |
| GB551477A GB1560811A (en) | 1976-02-16 | 1977-02-10 | Phase-locked loop circuits |
| CA271,590A CA1094177A (en) | 1976-02-16 | 1977-02-11 | Phase locked loop circuit |
| AU22194/77A AU515112B2 (en) | 1976-02-16 | 1977-02-11 | Phase locked loop |
| DE19772706609 DE2706609C2 (de) | 1976-02-16 | 1977-02-16 | Phasenstarre Schaltungsanordnung |
| NL7701649A NL189839C (nl) | 1976-02-16 | 1977-02-16 | Van een fasevergrendelde lus voorziene schakeling. |
| FR7704422A FR2341226A1 (fr) | 1976-02-16 | 1977-02-16 | Circuit a boucle verrouillee en phase |
| CA350,815A CA1095999A (en) | 1976-02-16 | 1980-04-28 | Phase locked loop circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP51015702A JPS5914931B2 (ja) | 1976-02-16 | 1976-02-16 | 自動位相制御回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5299055A JPS5299055A (en) | 1977-08-19 |
| JPS5914931B2 true JPS5914931B2 (ja) | 1984-04-06 |
Family
ID=11896089
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP51015702A Expired JPS5914931B2 (ja) | 1976-02-16 | 1976-02-16 | 自動位相制御回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4095191A (ja) |
| JP (1) | JPS5914931B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6041493B2 (ja) * | 1977-03-16 | 1985-09-17 | ソニー株式会社 | 受信機 |
| JPS5672510A (en) * | 1979-11-20 | 1981-06-16 | Toshiba Corp | Muting circuit |
| US7035417B1 (en) * | 1999-04-05 | 2006-04-25 | Packard Thomas N | System for reducing noise in the reproduction of recorded sound signals |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3487311A (en) * | 1966-11-16 | 1969-12-30 | Us Army | Transceiver with tunable phase locked oscillator and tuning voltage generator |
| US3775695A (en) * | 1968-12-27 | 1973-11-27 | Westinghouse Electric Corp | Phase lock loop for a voltage controlled oscillator |
-
1976
- 1976-02-16 JP JP51015702A patent/JPS5914931B2/ja not_active Expired
-
1977
- 1977-02-09 US US05/767,024 patent/US4095191A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4095191A (en) | 1978-06-13 |
| JPS5299055A (en) | 1977-08-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4433308A (en) | PLL Detection circuit | |
| JPH027718A (ja) | 高速位相同期電流低下及びクランプ回路を具備する位相同期ループ回路 | |
| CA1241711A (en) | Low-pass filter circuit | |
| JP2001510295A (ja) | 電子機器用ウェイクアップ回路 | |
| US4482869A (en) | PLL Detection circuit having dual bandwidth loop filter | |
| JPS5912050B2 (ja) | 自動位相制御回路 | |
| US4346351A (en) | High frequency voltage-controlled oscillator | |
| US4095191A (en) | Phase locked loop circuit | |
| JPS602682Y2 (ja) | 制御電圧検出装置 | |
| JPS6017944Y2 (ja) | 遅延形低域濾波器 | |
| CA1094177A (en) | Phase locked loop circuit | |
| JPH0448018Y2 (ja) | ||
| JP2529209B2 (ja) | ラジオ受信回路 | |
| JPS61251303A (ja) | 増幅回路 | |
| JPH0644192Y2 (ja) | Ｆｍ−ａｍ受信機 | |
| JPH0314825Y2 (ja) | ||
| JP2760171B2 (ja) | 選択呼出受信機 | |
| SU1575316A1 (ru) | ЧМ-приемник | |
| JPH0733465Y2 (ja) | クロック形成回路 | |
| JP2507124B2 (ja) | 高周波発振装置 | |
| JPS61251314A (ja) | 電子同調式受信機 | |
| JPS6035302Y2 (ja) | 自動同調回路 | |
| JPH0138993Y2 (ja) | ||
| JPS5935534B2 (ja) | Ｐｌｌ回路 | |
| JPS6247377B2 (ja) |