JPH0448018Y2 - - Google Patents

Description

【考案の詳細な説明】 本考案は、PLL（位相制御回路）シンセサイザ
方式のチユーナに用いられるループフイルター
（ローパスフイルタ）に関するものである。

第１図は、PLLの基本ループである。

同図において、rは比較周波数、１は位相比較
器およびチヤージポンプ（以下、両者を総称して
PDという）、２はループフイルター、３はチユー
ニング電圧（以下、TVという）、４は電圧制御
発振器（VCO）、および５は可変分周器である。

ループフイルター２はエミツタフオロワQ₁と
ダーリントントランジスタQ₂、抵抗R₁〜R₅およ
びコンデンサC₁，C₃から構成されている。

TV３が低い場合には、PD１端子の電圧が
“Ｌ”となり、Q₁，Q₂ともにカツトオフとなり、
R₃，C₁，R₂，R₁の経路で充電され、TVが上昇
する。

また、TVが高い場合には、PD１端子の電圧
が“Ｈ”となり、Q₁，Q₂がともにターンオンし、
Q₂のコレクク−エミツタ電圧V_CEがほぼ飽和値に
なることで、コンデンサC₁から放電され、TVが
下降する。

これら二つの作用が瞬時に行なわれることで、
TVが一定に保たれ、PLLはロツクされる。

第２図Ａは従来のFMループフイルター２Ａ、
第２図Ｂは従来のAM用ループフイルター２Ｂの
各回路図である。

すなわち、従来はFMとAMとで別々のループ
フイルター２Ａ，２Ｂを用いていた。

あるいは、第３図のように、FM，AM共用の
ループフイルター２Ｃもあつた。

この場合、FMにおける比較周波数が25KHz
（パルススワロー方式）のため、AMを優先にし
た設定をすることが出来、設計が容易であつた。

しかし、パルススワロー方式でない場合におい
ては、FMの比較周波数は5KHzになつてしまい、
第３図のように構成すると、FMかAMのどちか
を犠牲にしなければならなかつた。

このように、従来は第２図Ａ，Ｂのように、
FM用とAM用とで別々にループフイルターを構
成していたので、部品点数が倍必要となり、コス
ト、スペースともに不利であつた。

また、第３図のように構成した場合でも、部品
点数は半分となりコスト、スペースともに有利に
はなるが、上記のようにFMとAMとでループフ
イルターの設計が異なることが多いため、設計が
困難であつた。

本考案の目的は、上記従来のループフイルター
の欠点を克服し、コスト、スペースともに有利
で、かつFMとAMとを別々に設計し得るループ
フイルターを提供することにある。

以下、図によつて本考案を具体的に説明する。

第４図は、本考案の一実施例よりなるループフ
イルターの回路図である。

同図において、１０はFM・AM共用のPD、２
０はループフイルター、３０はFM用TV、およ
び４０はAM用TVである。

ループフイルタ２０は、チヤージポンプの位相
比較器１０の出力に接続されたベースを有するト
ランジスタQ₁を含むエミツタフオロワと、該エ
ミツタフオロワのトランジスタQ₁のエミツタに
接続されたベースを有するダーリントントランジ
スタQ₂と、前記エミツタフオロワのトランジス
タQ₁のベースと前記ダーリントントランジスタ
Q₂のコレクタとの間に接続されてこれらエミツ
タフオロワとダーリントントランジスタのオン・
オフによつて充放電制御される抵抗R₂とコンデ
ンサC₁の直列回路およびこの直列回路と並列に
接続されたコンデンサC₂とからなる充放電回路
とを備えている。

なお、上記抵抗R₂およびコンデンサC₁の直列
回路と並列に接続された充放電回路のコンデンサ
C₂は、高域におけるゲインを下げるためのもの
である。

そして、上記ダーリントントランジスタQ₂の
コレクタからは、それぞれ抵抗R₆，R₅を介して
AM用およびFM用のチユーニング電圧が取出さ
れるが、FM用のチユーニング電圧の出力端であ
る上記抵抗R₆の他端と接地間にはコンデンサC₃
が接続されている。

ここで重要なことは、本考案においては、ルー
プフイルター２０のダーリントントランジスタ
Q₂のコレクタから、FM用TV３０とAM用TV４
０とに分けて、それぞれ別系路でTVを供給する
ように構成していることである。

従来のような第３図の構成であれば、R₅，C₃
の影響をFM，AMとも受けていたが、本考案に
おいては、FMのときはR₆，C₃の影響でループフ
イルターのカツトオフ周波数を下げることにな
る。

一方、AMのときには、ダーリントントランジ
スタQ₂のコレクタから抵抗R₅を介してチユーニ
ング電圧４０が出力されるが、このときには上記
FM側の抵抗R₆とコンデンサC₃の直列回路がこの
ダーリントントランジスタQ₂と並列に接続され
ているだけで、カツトオフ周波数を下げる機能は
殆どなくなる。

したがつて、FM受信用の特性とAM受信用の
特性とをそれぞれ別個に設定することができるの
で、安定度の高いループフイルタを得ることがで
きる。

なお、AM用のチユーニング電圧の出力端と接
地との間に接続し得るものとして図示された電解
コンデンサC₄は、AM受信時のＣ／Ｎ比を向上さ
せるために調整を行う必要がある場合などに挿入
されるものである。

本考案は上記したように、部品として高価な能
動素子を共用し、安価な受動素子を追加するだけ
で、比較周波数の異なるループフイルターを個別
に構成できるので、安定度の高いループフイルタ
ーを各受信バンド毎に設計でき、しかも、受信バ
ンド毎に設計するものよりも部品点数を削減して
安価に製造できると共に、スペース的にも有利で
ある等の効果を有するものである。

【図面の簡単な説明】

第１図はPLLの基本ループを示すブロツク図、
第２図Ａ，Ｂは従来のFM用・AM用ループフイ
ルターの回路図、第３図は従来のFM・AM共用
ループフイルターの回路図、および第４図は本考
案の一実施例よりなるFM・AM共用ループフイ
ルターの回路図である。 ２０……ループフイルター、Q₁……エミツタ
フオロワ、Q₂……ダーリントントランジスタ。

Claims (1)

1. 【実用新案登録請求の範囲】 電圧制御発振器、可変分周器、位相比較器およ
   びチヤージポンプを備え、比較周波数を減衰させ
   るためのループフイルタによつてチユーニング電
   圧を発生させ、電圧制御発振器をコントロールす
   るPLLシンセサイザ方式のチユーナに用いられ
   るループフイルタにおいて、 該ループフイルタが、前記位相比較器に接続さ
   れたベースを有するトランジスタを含むエミツタ
   フオロワと、該トランジスタのエミツタに接続さ
   れたベースを有するダーリントントランジスタ
   と、前記トランジスタのベースと前記ダーリント
   ントランジスタのコレクタとの間に接続されて前
   記トランジスタと前記ダーリントントランジスタ
   のオン・オフによつて充放電制御される充放電回
   路とから構成されており、かつ、前記ダーリント
   ントランジスタのコレクタからそれぞれ抵抗を介
   してAM用およびFM用のチユーニング電圧を取
   出すとともに、少なくともFM用のチユーニング
   電圧の出力端と接地間にコンデンサが接続されて
   いることを特徴とするループフイルタ。