JPS59149505A - プロセス制御装置 - Google Patents
プロセス制御装置Info
- Publication number
- JPS59149505A JPS59149505A JP1465583A JP1465583A JPS59149505A JP S59149505 A JPS59149505 A JP S59149505A JP 1465583 A JP1465583 A JP 1465583A JP 1465583 A JP1465583 A JP 1465583A JP S59149505 A JPS59149505 A JP S59149505A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- control
- disturbance compensation
- disturbance
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B13/00—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion
- G05B13/02—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric
- G05B13/0205—Adaptive control systems, i.e. systems automatically adjusting themselves to have a performance which is optimum according to some preassigned criterion electric not using a model or a simulator of the controlled system
Landscapes
- Engineering & Computer Science (AREA)
- Health & Medical Sciences (AREA)
- Artificial Intelligence (AREA)
- Computer Vision & Pattern Recognition (AREA)
- Evolutionary Computation (AREA)
- Medical Informatics (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は外乱の時ボ数′ｒＤ≧プロセスの時定数Ｔｐの
関係を有するときのフィードバック制御系と外乱による
影響を抑制するフィードフォワード制御系との最適組み
合せのプロセス制御装置を提供することにある。
関係を有するときのフィードバック制御系と外乱による
影響を抑制するフィードフォワード制御系との最適組み
合せのプロセス制御装置を提供することにある。
プロセス制御を行なう際、フィードバック制御にフィー
ドフォワード制御を取り入れてプロセスを制御する場合
がある。大きく分けると次の二つのケースが考えられる
。
ドフォワード制御を取り入れてプロセスを制御する場合
がある。大きく分けると次の二つのケースが考えられる
。
ケース人・外乱の時定数ＴＤ〈プロセスの時定数Ｔ。
ケースＢ・・・外乱の時定数゛１＋Ｄ４プロセスの時定
数Ｔｐ フィ−ドフォワード制御を行なう場合の外乱補償伝達関
数（フィードフォワードモデル）ＣＴＦ’ｉは となシ、ケースＡの場合は１式の出力は進みとなシ、ケ
ースＢの場合は（１）式の出力は遅れとなる。
数Ｔｐ フィ−ドフォワード制御を行なう場合の外乱補償伝達関
数（フィードフォワードモデル）ＣＴＦ’ｉは となシ、ケースＡの場合は１式の出力は進みとなシ、ケ
ースＢの場合は（１）式の出力は遅れとなる。
ケースＡの場合が一般的には多いが、ケースＢの場合も
蒸留塔などの制御では集中的に存在する。
蒸留塔などの制御では集中的に存在する。
ケースＡに適したフィードバック制御とフィードバック
制御の最適組み合せたプロセス制御装置として５８年１
月１３日付で出願しています。しかしこのプロセス制御
装置の欠点は単一外乱の場合は問題ないが、複数外乱の
場合には非常に複雑となってしまうこと、制御ループの
ゲイン自動修正のタイミングが早くなりすぎ、オーバー
鳴止するという大きな欠陥がある。
制御の最適組み合せたプロセス制御装置として５８年１
月１３日付で出願しています。しかしこのプロセス制御
装置の欠点は単一外乱の場合は問題ないが、複数外乱の
場合には非常に複雑となってしまうこと、制御ループの
ゲイン自動修正のタイミングが早くなりすぎ、オーバー
鳴止するという大きな欠陥がある。
その−例を示す第１図のプロセス制御装置を参照しなが
ら説明する。
ら説明する。
設定値（ＳＶ）１と制御量（ＰＶ）２とを減算器３に導
びいて、偏差信号４を得て、これを速度形調節演算部Ｇ
Ｃ，５に入力し、 この演算部５でＰ（比例）、■（積
分）、Ｄ（微４））の組み合せ調節演算して得られた速
度形調節出力信号へＣｎを乗算器６に出力する。
びいて、偏差信号４を得て、これを速度形調節演算部Ｇ
Ｃ，５に入力し、 この演算部５でＰ（比例）、■（積
分）、Ｄ（微４））の組み合せ調節演算して得られた速
度形調節出力信号へＣｎを乗算器６に出力する。
外乱信号（ＤＩ ） １２は係θ器１３で係数に１を乗
じたのち、この静ｔｐ＋性補償信号Ｄｎを前記乗算器６
に導ひいて、この乗算器６は前記の速度形調節出力信号
△Ｃｎに、この静特性補償信号Ｄｎを乗じて得られた信
号を加算器７に入れる１、 静特性補償信号］）ｎを差分演算部１４に入れて速度影
信号△Ｄｎ −＝ Ｊ）ｎ −ＪＪｎ −ｔにして前記
加算器７に導き、前記乗算器６の信号と加算し、この合
成信号へＭＶｎを速度形→位置影信号演算部８に導き、
ここで位置影信号ＭＶｎに変換して、加算器９に導ひき
、静特性補償信号Ｄｎを不完全微分部１５に入れて、不
完全微分９が加算した合成信号ＭＶｏｎを操作信号とし
て、プロセス１１に印加して、制御量２が所定のＳＶ値
と一致するように制御する。
じたのち、この静ｔｐ＋性補償信号Ｄｎを前記乗算器６
に導ひいて、この乗算器６は前記の速度形調節出力信号
△Ｃｎに、この静特性補償信号Ｄｎを乗じて得られた信
号を加算器７に入れる１、 静特性補償信号］）ｎを差分演算部１４に入れて速度影
信号△Ｄｎ −＝ Ｊ）ｎ −ＪＪｎ −ｔにして前記
加算器７に導き、前記乗算器６の信号と加算し、この合
成信号へＭＶｎを速度形→位置影信号演算部８に導き、
ここで位置影信号ＭＶｎに変換して、加算器９に導ひき
、静特性補償信号Ｄｎを不完全微分部１５に入れて、不
完全微分９が加算した合成信号ＭＶｏｎを操作信号とし
て、プロセス１１に印加して、制御量２が所定のＳＶ値
と一致するように制御する。
ところで、例えば、蒸留塔の塔頂温度制御におけ禍外乱
つまシ原料流量と、リポイラスチーム流世などのように
、外乱の伝達関数の異なる２神の外乱の場合、第１図の
ごときの構成で示すと第２図に示すごとき、第１図の係
数器１３を介［また外乱信号Ｄ１に、係数器２３を介し
た外乱信号１〕２を加算器２１で、静特性補償信号同志
を加算し、さらに係数器１３ の出力を入力する不完
全微分部１５の出力に係数器２３の出力を入力する不完
全微分部２４の出力を加算器２５で動特性補償信号同志
を加算して、フィードバック制御と組み合せている。
つまシ原料流量と、リポイラスチーム流世などのように
、外乱の伝達関数の異なる２神の外乱の場合、第１図の
ごときの構成で示すと第２図に示すごとき、第１図の係
数器１３を介［また外乱信号Ｄ１に、係数器２３を介し
た外乱信号１〕２を加算器２１で、静特性補償信号同志
を加算し、さらに係数器１３ の出力を入力する不完
全微分部１５の出力に係数器２３の出力を入力する不完
全微分部２４の出力を加算器２５で動特性補償信号同志
を加算して、フィードバック制御と組み合せている。
外乱補償伝達関数ＧＦＩは（１）式からと表わされる。
従来技術では、 ＴＤ１≧′ｒＰの関係の場合には、次
の大きな欠陥がある。つまり、 （１）外乱補償信号は遅れとなっているのに、外乱補償
信号によるフィードバック調節のゲイン修正は、遅れな
しにかかっておシ、ゲイン修正が行き過ぎとなってしま
う。
の大きな欠陥がある。つまり、 （１）外乱補償信号は遅れとなっているのに、外乱補償
信号によるフィードバック調節のゲイン修正は、遅れな
しにかかっておシ、ゲイン修正が行き過ぎとなってしま
う。
（２）外乱が複数の場合は、非常に複雑となってしまう
。
。
などのプロセス制御の実用上、致命的欠陥があった。
本発明の目的は、従来の欠点を除去するために、フィー
ドバック制御演算信号とフィードフォワード制御信号を
組み合せて、フィードフォワードモデル（外乱補償伝達
関数）を最適化するプロセス制御装置を提供することに
ある。
ドバック制御演算信号とフィードフォワード制御信号を
組み合せて、フィードフォワードモデル（外乱補償伝達
関数）を最適化するプロセス制御装置を提供することに
ある。
本発明の目的を達成するだめの概要は、（２）弐またけ
、（２）式にむだ時間を組蚕合せたフィードフォワード
モデルＧＦ１は で表わされる。いずれにしても、 ＴＤ１≧ＴＰ。
、（２）式にむだ時間を組蚕合せたフィードフォワード
モデルＧＦ１は で表わされる。いずれにしても、 ＴＤ１≧ＴＰ。
ＬＤＩ ＞ ＪＪＰなるしＩ］係のある場合にはフィー
ドブ入力など）の単位入力でも ＦＦモデルＧｒｌの出力≦に１ ・・・・・・・・（
４）が成立する。この特性を利用すれは、フィードバッ
ク制御の速度形調節苗封出力信号とフィードフォワード
制御出力信号は、非礼に簡単に組み合せることができ、
従来技術の欠陥を完全に除去したプロセス制御装置を提
供することができる。以下、この発明の実施例を図面に
もとすいて、詳細に説明する。
ドブ入力など）の単位入力でも ＦＦモデルＧｒｌの出力≦に１ ・・・・・・・・（
４）が成立する。この特性を利用すれは、フィードバッ
ク制御の速度形調節苗封出力信号とフィードフォワード
制御出力信号は、非礼に簡単に組み合せることができ、
従来技術の欠陥を完全に除去したプロセス制御装置を提
供することができる。以下、この発明の実施例を図面に
もとすいて、詳細に説明する。
本願発明の一実施例の第３図を参照しながら説明する。
第１図の回路、素子等と同一機能を営なむ回路・素子等
には同一番号を付し、その説明を省略して説明する。
には同一番号を付し、その説明を省略して説明する。
相違する箇所は、第１図の係数器１３を第３図では外乱
補償伝達関数手段３１に置換え、第１図の不完全微分部
１５および加算器９を第３図では除去して、速度形−位
置形信号演昇部８の出力をプロセスに与え、この外乱補
償伝達関数手段３１で、静特性補償成分と動特性補償成
分を分離して処理していたものを一体にして処理するよ
うにしたものである。
補償伝達関数手段３１に置換え、第１図の不完全微分部
１５および加算器９を第３図では除去して、速度形−位
置形信号演昇部８の出力をプロセスに与え、この外乱補
償伝達関数手段３１で、静特性補償成分と動特性補償成
分を分離して処理していたものを一体にして処理するよ
うにしたものである。
次にこのように構成されたプロセス制御装置の作動を説
明する。
明する。
外乱補償伝達関数手段３１の伝達関数ＧＦ１は
または
で表わされ、操作出力信号Ｈ）ＭＶｏｎはＭ Ｖ ｏ
ｎ−Σ（Ｄ Ｉ Ｘ Ｇｌｉ’ ｔ 込Ｃｎ＋△Ｄｎ）
＝ Ｄｔ Ｘ ＧＦｔ Ｘ Ｃｎ ＋ Ｄｎ＝＝ ＤＩ
ＸＧＦＩ （１＋Ｃｎ） となる。
ｎ−Σ（Ｄ Ｉ Ｘ Ｇｌｉ’ ｔ 込Ｃｎ＋△Ｄｎ）
＝ Ｄｔ Ｘ ＧＦｔ Ｘ Ｃｎ ＋ Ｄｎ＝＝ ＤＩ
ＸＧＦＩ （１＋Ｃｎ） となる。
棟だ第１図の操作出力信号１０ＭＶｏｎはとなる。これ
ら両式を比較すると従来技術の（７）式では、外乱Ｄ１
の大きさが変化すると、即フィードバック制御系の調節
出力ゲインが変化する。これはＴＤＩ≧ＴＰＯ場合には
、負荷変化などの外乱の影響が遅れて来るので当然この
遅れに従って調節ゲインを変化させるべきで、従来の技
術では調節計のゲインを過大修正することに表る。しか
しく６）式では調節せておシ、最適ゲイン修正となって
いる。
ら両式を比較すると従来技術の（７）式では、外乱Ｄ１
の大きさが変化すると、即フィードバック制御系の調節
出力ゲインが変化する。これはＴＤＩ≧ＴＰＯ場合には
、負荷変化などの外乱の影響が遅れて来るので当然この
遅れに従って調節ゲインを変化させるべきで、従来の技
術では調節計のゲインを過大修正することに表る。しか
しく６）式では調節せておシ、最適ゲイン修正となって
いる。
次に本願の一実施例の他の実施例を第４図を参照しなが
ら説明する。
ら説明する。
第３図の回路素子等と同一機能を営なむ回路、素子等に
同一番号を付しそれらの説明を省略して説明する。
同一番号を付しそれらの説明を省略して説明する。
相違する箇所は、外乱補償伝達関数手段３１の機能を拡
張させて、外乱補償伝達関数手段３１の出力を差分演算
部１４の°入力信号とするとともに、この外乱補償伝達
関数手段３１ の出力側と乗算器６の入力側との間に
信号」二下限制限器４１および係数合せの係数器４２を
図示のｉ７ｈり直列に接続した直列回路を挿入接続し、
信号上下限制限器４１、係数器４２を順々に通ってきた
外乱補償伝達関数手段３１の出力を乗算器６の入力側に
供給接続するようにするものである。
張させて、外乱補償伝達関数手段３１の出力を差分演算
部１４の°入力信号とするとともに、この外乱補償伝達
関数手段３１ の出力側と乗算器６の入力側との間に
信号」二下限制限器４１および係数合せの係数器４２を
図示のｉ７ｈり直列に接続した直列回路を挿入接続し、
信号上下限制限器４１、係数器４２を順々に通ってきた
外乱補償伝達関数手段３１の出力を乗算器６の入力側に
供給接続するようにするものである。
次にこのような構成からなるプロセス制御装置の作動を
説明する。
説明する。
信号上下限制限器４１の設定によって、回路構成を変更
することなく一般制御方式と最適化制御方式のうちのい
ずれが一方の制御方式を選択可能となる。
することなく一般制御方式と最適化制御方式のうちのい
ずれが一方の制御方式を選択可能となる。
一般制御方式・信号上下限制限器４１の上限設定Ｈ−下
限設定Ｌ＝５０ チに設定したとき このときは、信号上下限制限器４１の制限比率値と係数
器４２の係数値（例えば１１５ｏ）との関係で係数器４
２の出力ＫｎはＫｎ＝ ｌ となる。
限設定Ｌ＝５０ チに設定したとき このときは、信号上下限制限器４１の制限比率値と係数
器４２の係数値（例えば１１５ｏ）との関係で係数器４
２の出力ＫｎはＫｎ＝ ｌ となる。
操作出力信号ＭＶｏｎは
ＭＶｏｎ ＝Σ（△Ｃｎ＋△Ｄｎ ） ＝ Ｃｎ ＋Ｄ
ｎ＝ Ｃｎ ＋ ＤＩ ×Ｇｌｉ’ １ で表わされ、フィードバック制御系の出力Ｃｎとフィー
ドフォワード制御系の出力ＧＸＧＦＩとを加算的に組合
せた一般制御方式をとる。
ｎ＝ Ｃｎ ＋ ＤＩ ×Ｇｌｉ’ １ で表わされ、フィードバック制御系の出力Ｃｎとフィー
ドフォワード制御系の出力ＧＸＧＦＩとを加算的に組合
せた一般制御方式をとる。
最適化制御方式・・・信号上下限制限器４１の上限設定
Ｈ＝１００％下限 設定Ｌ−３０％とした場合 信号上下限制限器４１の制限比率値と係数器４２の係数
値（例えば局。）との関係で係数器４２の出力ＫｎＩｌ
−ｉＩ（ｎ−０，６〜２．０ の値をとり、操作出力
信号ＭＶｏｎは となシ、フィードバック制御出力信号Ｃｎ でフイー
ドフオ゛ワード制御出力信号ＤＩＸＧＦＩの係数を自動
１−正し、最適化を計っている。
Ｈ＝１００％下限 設定Ｌ−３０％とした場合 信号上下限制限器４１の制限比率値と係数器４２の係数
値（例えば局。）との関係で係数器４２の出力ＫｎＩｌ
−ｉＩ（ｎ−０，６〜２．０ の値をとり、操作出力
信号ＭＶｏｎは となシ、フィードバック制御出力信号Ｃｎ でフイー
ドフオ゛ワード制御出力信号ＤＩＸＧＦＩの係数を自動
１−正し、最適化を計っている。
そして、信号上上限制限器４１の下限設定Ｌ＝３０％と
しているので、異常で外乱信号１〕１＝０となっても、
フィードバック制御出力信号Ｃｎによって制御性は低下
するが、制御は安全に続行できる。
しているので、異常で外乱信号１〕１＝０となっても、
フィードバック制御出力信号Ｃｎによって制御性は低下
するが、制御は安全に続行できる。
次に本願発明の他の実施例を第５図を参照しながら説明
する。
する。
第３図と同一機能を有する回路素子に同一番号を付し、
その説明を省略して説明する。
その説明を省略して説明する。
第５図は、外乱補償伝達関数の異なるｎ種（図では２種
）の外乱補償に適用した場合のもので、それぞれの外乱
信号ＤＩ＋ Ｄ２は対応した外乱補償伝達関数手段３１
．５１に入力され、各外乱補償伝達関数手段の出力は加
算器２１で加算ののち乗算器６および差分演算部１４に
入力する。 これを除いて他の構成は第３図の構成と同
一であり説明を省略する。
）の外乱補償に適用した場合のもので、それぞれの外乱
信号ＤＩ＋ Ｄ２は対応した外乱補償伝達関数手段３１
．５１に入力され、各外乱補償伝達関数手段の出力は加
算器２１で加算ののち乗算器６および差分演算部１４に
入力する。 これを除いて他の構成は第３図の構成と同
一であり説明を省略する。
このようなプロセス制御装置においては、外乱がＮ個あ
っても、それぞれの外乱補償伝達関数の出力信号を加算
して、あとは単一外乱のときと同一演算処理となり、非
常に回路構成を単純化される。
っても、それぞれの外乱補償伝達関数の出力信号を加算
して、あとは単一外乱のときと同一演算処理となり、非
常に回路構成を単純化される。
本願のように、外乱補償伝達関数手段によって得られた
外乱補償信号のフィードフォワード制御信号成分をフィ
ードバック制御信号に乗算するように構成したため、 ■ 制御ループのゲインの自動修正が、外乱の制御量へ
の影響の動特性にマツチして行なわれ、フィードバック
制御とフィードフォワード制御の最適化組合せができる
。
外乱補償信号のフィードフォワード制御信号成分をフィ
ードバック制御信号に乗算するように構成したため、 ■ 制御ループのゲインの自動修正が、外乱の制御量へ
の影響の動特性にマツチして行なわれ、フィードバック
制御とフィードフォワード制御の最適化組合せができる
。
■ 外乱補償伝達関数の異なる袂数の外乱補償の場合の
構成が非常に簡翳になる。
構成が非常に簡翳になる。
等の効果があり、さらに信号上下限制限器で制限ののち
係数倍された外乱補償伝速関数手段で得られだ外乱補償
信号のフイードフオワ−ド制御信号成分をフィードバッ
ク制御信号に乗算する構成にしたため、 （１） ブロック構成は不変で、信号上下限設定の設
定値の設定によシフイードバック制御とフィードフォワ
ード制御を加算的に組み合せだ一般制御方式とフィード
バック制御出力によって、フィードフォワード制御の係
数を最適化修正する最適化制御方式の２つの制御方式が
選択できる。これは実用上、非常に大きなメリットであ
る。
係数倍された外乱補償伝速関数手段で得られだ外乱補償
信号のフイードフオワ−ド制御信号成分をフィードバッ
ク制御信号に乗算する構成にしたため、 （１） ブロック構成は不変で、信号上下限設定の設
定値の設定によシフイードバック制御とフィードフォワ
ード制御を加算的に組み合せだ一般制御方式とフィード
バック制御出力によって、フィードフォワード制御の係
数を最適化修正する最適化制御方式の２つの制御方式が
選択できる。これは実用上、非常に大きなメリットであ
る。
（２） さらに信号上下限設定の下限設定りの設定に
より、外乱信号が異常でＺｅｒｏになったとき、フィー
ドフォワード制御の機能は消失するが、フィードバック
制御の機能を生かすことができ、制御の安全性は確保で
きる。
より、外乱信号が異常でＺｅｒｏになったとき、フィー
ドフォワード制御の機能は消失するが、フィードバック
制御の機能を生かすことができ、制御の安全性は確保で
きる。
なお本願の一実施例として外乱補償信号を速度形調節演
算出力信号に乗じているが、この速度形調籍演算部の演
算式は 但、ＬＫｐ・・比例ゲイン ｅ ・・・偏差 Ｔ１・・・積分定数 ’ｒＤ・・微分定数 と表わせるので、外乱補償信号を比例ゲインＫＰまたは
制御偏差ｅに乗する構成にしても作用は全く同じで作用
効果も同じとなる。例えば制御偏差ｅに外乱補償信号を
乗するような場合、第３図における乗算器６を取り除い
て、この乗算・湯６を減算器３の出力側と速度形調節演
算部５の入力側との間に挿入接続し、偏差信号に外乱補
償信号を乗算器で乗算した結果を速度形調節演算部５の
入力側に供給し、この速度形調節演算部の出力を加算器
７に加えるような構成を取る。
算出力信号に乗じているが、この速度形調籍演算部の演
算式は 但、ＬＫｐ・・比例ゲイン ｅ ・・・偏差 Ｔ１・・・積分定数 ’ｒＤ・・微分定数 と表わせるので、外乱補償信号を比例ゲインＫＰまたは
制御偏差ｅに乗する構成にしても作用は全く同じで作用
効果も同じとなる。例えば制御偏差ｅに外乱補償信号を
乗するような場合、第３図における乗算器６を取り除い
て、この乗算・湯６を減算器３の出力側と速度形調節演
算部５の入力側との間に挿入接続し、偏差信号に外乱補
償信号を乗算器で乗算した結果を速度形調節演算部５の
入力側に供給し、この速度形調節演算部の出力を加算器
７に加えるような構成を取る。
またそれ以外に本願の一実施例において速度形調節演算
部８を用いるように記述したがこれに限定せず位置形調
節演算部に置換えて一実施されても同等の作用効果を奏
する。位置形調節演算部を用いた場合、第３図、第４図
および第５図の回路構成ｌよ速度形調節演算部を位置形
調節演算部に置き換え、差分演算部１４および速度形→
位置形信号演算部８を取υ除く代シに、外乱補償伝達関
数手段の出力と加算器７の入力側を短絡して、加算器７
の出力をプロセスに与えるようにする。
部８を用いるように記述したがこれに限定せず位置形調
節演算部に置換えて一実施されても同等の作用効果を奏
する。位置形調節演算部を用いた場合、第３図、第４図
および第５図の回路構成ｌよ速度形調節演算部を位置形
調節演算部に置き換え、差分演算部１４および速度形→
位置形信号演算部８を取υ除く代シに、外乱補償伝達関
数手段の出力と加算器７の入力側を短絡して、加算器７
の出力をプロセスに与えるようにする。
このような構成を取ると速度形演算処理に比べ
■自動−手動切換時のバンプレス化が劣る。
■操作端特性補正が複雑
の面で劣るが他は同様な作用がある。
【図面の簡単な説明】
第１図は従来のプロセス制御装置の構成をブロック構成
にて示す図、第２図は外乱補償伝達関数の異なる２種の
外乱の補償を行なう従来のプロセス制御装置をブロック
構成にして示す図、第３図は本願光間のプロセス制御装
置をブロック構成にして示す図、第４図は本願発明の他
の実施例を示す図、第５図は外乱補償伝達関数の異なる
２種類の外乱の補正を行なう本発明のプロセス制御装置
をブロック構成にして示す図でちる。 ３・・減算器、５・・・速度形調節′＄、算部。 ６・・・乗算器、８・・・速度形→（Ｘ’１置形信号演
算部。 １１・・・プロセス、１３・・・係数器、１４・差分演
算部。 １５・・・不完全微分部、２１・・・加ｎ器、２３・・
・係数器。 ２４・・・不完全微分部、３１ ・外乱補償伝達関数
手段。 ４１・・・信号上下限制限器、５１・・・外乱補償伝達
関数手段。 代理人 弁理士 則近所佑 ほか１名 １２１′う 第 １ 図 第 ２ 図 第３０ １ ビ？ 翫 第 ４ 図 幼 第５図
にて示す図、第２図は外乱補償伝達関数の異なる２種の
外乱の補償を行なう従来のプロセス制御装置をブロック
構成にして示す図、第３図は本願光間のプロセス制御装
置をブロック構成にして示す図、第４図は本願発明の他
の実施例を示す図、第５図は外乱補償伝達関数の異なる
２種類の外乱の補正を行なう本発明のプロセス制御装置
をブロック構成にして示す図でちる。 ３・・減算器、５・・・速度形調節′＄、算部。 ６・・・乗算器、８・・・速度形→（Ｘ’１置形信号演
算部。 １１・・・プロセス、１３・・・係数器、１４・差分演
算部。 １５・・・不完全微分部、２１・・・加ｎ器、２３・・
・係数器。 ２４・・・不完全微分部、３１ ・外乱補償伝達関数
手段。 ４１・・・信号上下限制限器、５１・・・外乱補償伝達
関数手段。 代理人 弁理士 則近所佑 ほか１名 １２１′う 第 １ 図 第 ２ 図 第３０ １ ビ？ 翫 第 ４ 図 幼 第５図
Claims (1)
- 【特許請求の範囲】 １、 設定値と制御量の１＠差値から、調節演算部で調
節演算した調節演算信号を操作信号として出力するプロ
セス制御装置において、フィードフォワード制御用の外
乱補償伝達関数手段を備え、この外乱補ｉｔｔ伝達関数
手段の出力である外乱補償信号を前記偏差信号まだは調
節演算信号に乗じて、外乱補償信号成分を含む調節演算
信号を操作信号とすることを特徴とするプロセス制御装
置。 ２ 外乱補償伝達関数手段に信号制限器および係数器を
備え、信号制限器で制限されて係数器で係数を乗じられ
た外乱補償信号を出力するようにしたことを特徴とする
特許請求の範囲第１項記載のプロセス制御装置。 ３、調節演算部が速度形調節演算する速度形調節演算部
まだは位１６：形調節演算する位置形調節演算部である
ことを特徴とする特許請求の範囲第１項まだは第２項記
載のプロセス制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1465583A JPS59149505A (ja) | 1983-02-02 | 1983-02-02 | プロセス制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1465583A JPS59149505A (ja) | 1983-02-02 | 1983-02-02 | プロセス制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS59149505A true JPS59149505A (ja) | 1984-08-27 |
Family
ID=11867225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1465583A Pending JPS59149505A (ja) | 1983-02-02 | 1983-02-02 | プロセス制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS59149505A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999056185A1 (en) * | 1998-04-24 | 1999-11-04 | Hitachi, Ltd. | Controller and control method |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55115103A (en) * | 1979-02-27 | 1980-09-04 | Toshiba Corp | Feedforward controller for inverse response process |
-
1983
- 1983-02-02 JP JP1465583A patent/JPS59149505A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55115103A (en) * | 1979-02-27 | 1980-09-04 | Toshiba Corp | Feedforward controller for inverse response process |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999056185A1 (en) * | 1998-04-24 | 1999-11-04 | Hitachi, Ltd. | Controller and control method |
| US6310456B1 (en) | 1998-04-24 | 2001-10-30 | Hitachi, Ltd. | Control system and method |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0192245A2 (en) | Process controller having an adjustment system with two degrees of freedom | |
| EP0296638B1 (en) | Process control having improved combination of feedforward feedback control | |
| EP0333477A2 (en) | Process control system | |
| EP0592245B1 (en) | Process control apparatus | |
| JPS59149505A (ja) | プロセス制御装置 | |
| US5200681A (en) | Process control system | |
| EP0445940A1 (en) | Process control system | |
| US5172579A (en) | Steering control apparatus for rolled plates | |
| JPS631604B2 (ja) | ||
| JPS59128603A (ja) | プロセス制御装置 | |
| JPH05313704A (ja) | 適応制御装置 | |
| SU1200241A1 (ru) | Система управлени объектом с запаздыванием | |
| JPS59128602A (ja) | プロセス制御装置 | |
| JPS58165105A (ja) | プロセス制御装置 | |
| JPS5936804A (ja) | フイ−ドフオワ−ドモデルの自動修正方法 | |
| JPH05216506A (ja) | 適応制御装置 | |
| JPH0562361B2 (ja) | ||
| JP2766395B2 (ja) | 制御装置 | |
| JPH05297908A (ja) | 適応制御装置 | |
| JPH05341806A (ja) | 適応制御装置 | |
| JPS59149504A (ja) | プロセス制御装置 | |
| JPS5947607A (ja) | プロセス制御装置 | |
| JPH07224610A (ja) | 蒸気タービンの負荷制御装置 | |
| SU1585780A2 (ru) | Устройство дл компенсации зоны нечувствительности | |
| JPH0372884B2 (ja) |